JP2002271191A - 周波数同期ループ回路および位相同期ループ回路 - Google Patents

周波数同期ループ回路および位相同期ループ回路

Info

Publication number
JP2002271191A
JP2002271191A JP2002038092A JP2002038092A JP2002271191A JP 2002271191 A JP2002271191 A JP 2002271191A JP 2002038092 A JP2002038092 A JP 2002038092A JP 2002038092 A JP2002038092 A JP 2002038092A JP 2002271191 A JP2002271191 A JP 2002271191A
Authority
JP
Japan
Prior art keywords
frequency
phase
oscillator
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002038092A
Other languages
English (en)
Inventor
Horst Diewald
ディーヴァルト ホルスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Publication of JP2002271191A publication Critical patent/JP2002271191A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 特定のパラメータの測定用回路と共により少
ない回路スペースを使用し、かつ高い費用効果で製造で
きるＰＬＬ（ＦＬＬ）回路を提供する。 【解決手段】 このＰＬＬ（ＦＬＬ）回路は、追従型発
振器３の出力信号の位相関係（周波数）と基準発振器２
の出力信号の位相関係（周波数）を比較し、位相（周波
数）偏移を特徴づける出力信号を発振器３に供給する
と、位相（周波数）誤差が小さくなるようにこの信号を
制御する位相（周波数）比較器６と、信号の位相関係
（周波数）が外部パラメータに影響される制御可能な発
振器３と、信号の位相関係（周波数）が一定な基準発振
器２と、さらに、位相（周波数）偏移を特徴づける出力
信号を表す信号を受信して外部パラメータの実際の値を
表す測定値に変えることができる外部パラメータ監視用
の素子１０とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、位相同期ループ回
路（phase-locked loop circuit:PLL）および周波数同
期ループ回路（frequency-locked loop circuit:FLL）
に関する。
【０００２】
【従来の技術】現在のところＰＬＬ回路およびＦＬＬ回
路は、周波数を制御可能な追従型発振器（frequency-co
ntorollable tracking oscillator）（通常は電圧制御
発振器「ＶＣＯ」）を、電圧制御発振器と比較して位相
または周波数がそれぞれ本質的に一定である（水晶制御
発振器のような）基準発振器の信号に、位相または周波
数のいずれかで同期させるために電子回路内で複数の用
途に使用されている。追従型発振器によって発生するク
ロック周波数は或る因子（たとえば１００）だけ基準発
振器の周波数よりも高く、分周器（frequency divide
r）を介して追従型発振器の制御用信号をそれぞれ発生
する位相比較器または周波数比較器に使用される。追従
型発振器で発生する出力信号は、たとえば、マイクロプ
ロセッサのシステムクロック信号として使用されうる。
【０００３】ＰＬＬおよびＦＬＬまたはそれらのいずれ
かとは別に、現今は、各種機能を満たすために複数のい
ろいろな回路要素（circuit components）が同一チップ
上に集積されるのが一般的である。これらには、たとえ
ば、周囲温度や変化する供給電圧のようなある種のパラ
メータであって、この情報が重要な機能を備えた他の回
路要素にこの情報を使用できるようにする前記パラメー
タを測定するための回路要素が含まれる。
【０００４】マイクロエレクトロニックス業界では、複
数の回路要素のすべてに対してマイクロチップ上で利用
可能なスペースを最大限使用可能にすることともに、こ
れらの回路要素のサイズを最大限可能な程度に小さくす
ることが絶えず追求されている。温度および電圧または
それらのいずれかをそれぞれ測定するための回路ととも
に使用されるＰＬＬおよびＦＬＬの双方またはそれらの
いずれかを含むこれまでの回路において可能な最善の方
法でも、この要求条件は満足されていなかった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、（温
度や供給電圧のような）特定のパラメータの測定用回路
とともに、これまでの実施例による解決方法よりも少な
い回路スペースを使用して、高い費用効果で製造するこ
とができるＰＬＬまたはＦＬＬ回路をそれぞれ提供する
ことである。
【０００６】
【課題を解決する手段】この要求条件は、追従型発振器
によって供給される信号の位相関係と基準発振器によっ
て供給される信号の位相関係を比較し、位相偏移（phas
e shift）を特徴づける出力信号を追従型発振器に供給
すると、位相誤差が小さくなるようにこの信号が制御さ
れる位相比較器とともに、信号の位相関係が外部パラメ
ータによって影響を受ける制御可能な追従型発振器、お
よび信号の位相関係が一定である基準発振器と一緒に使
用され、さらに、位相偏移を特徴づける出力信号を表す
信号を受信でき、それを外部パラメータの実際の値を表
す測定値に変えることができるように考慮されている外
部パラメータ監視用の素子が設けられている位相同期ル
ープ回路（ＰＬＬ回路）によって満たされる。
【０００７】その上、この要求条件は、追従型発振器に
よって供給される周波数と、基準発振器によって供給さ
れる信号の周波数を比較するとともに、周波数誤差を特
徴づける出力信号を追従型発振器に供給すると、周波数
誤差が小さくなるようにこの信号が制御される周波数比
較器とともに、周波数が外部パラメータの影響を受ける
制御可能な追従型発振器、および周波数が一定の基準発
振器と一緒に使用され、さらに、周波数偏移を特徴づけ
る出力信号を表す信号を受信でき、それを外部パラメー
タの実際の値を表す測定値に変えることができるように
考慮されている外部パラメータ監視用の素子が設けられ
ている周波数同期ループ回路（ＦＬＬ回路）によって満
たされる。
【０００８】本発明は、追従型同期装置の周波数が、周
囲温度のような１つだけの外部パラメータによって影響
を受ける場合には、ＰＬＬまたはＦＬＬ制御回路の動作
中に、位相／周波数比較器が出力する信号のレベルがこ
のパラメータを特徴づけるので、周囲温度のようなパラ
メータの測定値は、１つの別の素子を使用することによ
って前記信号レベルから決定される。したがって、本発
明は以前に使用したパラメータ決定用回路要素をＰＬＬ
またはＦＬＬ回路自体に集積して、従来の解決方法に比
べて回路スペースの要求条件を緩和するとともに、製造
原価を削減する。
【０００９】外部パラメータを測定するために使用され
る素子は、マイクロプロセッサで構成されることが望ま
しい。マイクロプロセッサにクロックパルスを供給する
ために追従型発振器が使用されるとすれば、既存の従来
方法と比較してもパラメータの決定とともに、位相また
は周波数に追従する回路素子を更に備える必要はない。
本発明の更なる有利な展開は、従属請求項に指定されて
いる。
【００１０】
【発明の実施の形態】以下、図面を参照しつつ代表的な
型式で本発明を説明する。
【００１１】図１は、本発明の好適実施例を示す。
【００１２】図１の左側部分は従来のＰＬＬ回路１を表
す。この従来のＰＬＬ回路は、この場合水晶制御発振器
で構成された基準発振器２と、この場合デジタル制御発
振器（ＤＣＯ）である制御された追従型発振器３とを含
む。
【００１３】追従型発振器３の周波数ｆＭＣＬＫは、基
準発振器２の周波数ｆＡＣＬＫよりも因子Ｎだけ高い。
これは、追従型発振器３の出力に接続された分周器４に
よって基準発振器２の周波数になる。
【００１４】第１の入力が基準発振器の出力に接続さ
れ、第２の入力が分周器の出力に接続され、基準発振器
の出力の信号の位相と分周器４からの信号の位相を比較
し、さらにこれら２つの信号の間の位相偏移の特徴であ
る出力信号７を出力する位相比較器６がさらに設けられ
ている。
【００１５】位相比較器６の出力に接続されたデジタル
フィルタ８により、位相偏移がゼロになって、同時に条
件、ｆＭＣＬＫ＝Ｎ＊ｆＡＣＬＫが満足されるように、
すなわち、追従型発振器３の周波数が基準発振器２の
（一定な）周波数のＮ倍の周波数に対応するように制御
可能な追従型発振器３を制御するために、この出力信号
７は対応するデジタル信号９に変換される。
【００１６】制御信号９によって発生する周波数、ｆＭ
ＣＬＫの変化が本質的に外部パラメータの影響の結果で
あるように具体化されていると想定されたい。本例にお
けるこの外部パラメータは周囲温度Ｔであると想定す
る。
【００１７】周囲温度が変化すると、これにより追従型
発振器３の周波数、ｆＭＣＬＫの変化が生起する。これ
が生起すると、位相比較器６からの出力信号７のレベル
に対応する変化が生じ、デジタル形式の出力信号を特徴
づけるデジタルフィルタ８の出力信号９のレベルにも対
応する変化が生じる。ＰＬＬ回路の動作中に温度が変化
するのと同じ速度で、位相比較器６からの出力信号また
はデジタルフィルタ８からの出力信号９に対応する変化
が発生して、デジタル形式のこの出力信号をそれぞれ特
徴づける。
【００１８】次にこのデジタル出力信号９は、位相偏移
によって特徴づけられた信号、つまり、温度変化から温
度を決定することができるように具体化されているマイ
クロプロセッサ１０の信号入力１１に印加される。
【００１９】マイクロプロセッサ１０は、たとえば、対
応する温度の値について、デジタルフィルタによって出
力されたデジタル値の割り当てを格納するメモリの中に
ルックアップテーブルを保持することができる。この割
り当てシステムを使用して、マイクロプロセッサの信号
入力１１に供給される制御信号９のデジタル値と、テー
ブルに格納されている値を比較することにより、現在温
度の値を決定することが可能になる。
【００２０】好適実施例におけるマイクロプロセッサ１
０は、基準発振器２によって供給される周波数fACLKの
出力信号が存在するクロック入力１２を更に備えてい
る。温度測定のサンプルの時系列は、対応する位相比較
器６と制御信号９の配信におけるその予定時間とになっ
ているので、クロック入力１２があることは有利であ
る。デジタル制御信号が丁度生起した場合にのみ意味が
あるとして、温度測定値の更新されたサンプリング処理
が表示されることを意味する。デジタル制御信号９の変
化が基準発振器２によって供給される周波数fACLKの信
号によって制御されるとすれば、温度値のサンプリング
処理の時系列は、この信号によって優先的に制御され
る。これは、たとえば、位相比較器６が基準発振器の信
号の正の傾きのところでデジタル制御信号９を出力する
ときは、いつも温度決定のための新しいサンプル値を評
価用のマイクロプロセッサに供給することができること
を意味する。
【００２１】本発明の他の実施例においては、基準発振
器のクロック信号はマイクロプロセッサのクロック信号
として使用することができるので、マイクロプロセッサ
１０自体が専用のクロック信号発生器を備える必要はな
い。
【００２２】温度の値の精密な決定は、数理統計学で既
知の各種の異なる数値計算法によってなされる。
【００２３】たとえば、温度の平均値を計算して測定の
精度を上げるために、特定の数のサンプリングの値を、
マイクロプロセッサ１０のメモリの中に指定した時間間
隔で逐次格納して累積することが可能である。
【００２４】いくつかのサンプリングの値の最小値を最
新のサンプリング値で置き換えることによって、移動平
均値（sliding average value）を求めることができ
る。
【００２５】本発明による追従型同期回路は、ＰＬＬ回
路の利用に限定されるものでないことは勿論であり、周
波数追従型同期回路によって同等に使用され、この場合
は、図１に示す位相比較器の代わりに周波数比較器が設
けられる。
【００２６】追従型発振器がデジタル制御発振器として
具体化されることは必ずしも必要ではないことは勿論で
あり、従来の電圧制御発振器（ＶＣＯ）を同等に使用し
てもよい。
【００２７】追従型発振器の周波数（または位相）が決
まる外部パラメータは、周囲温度によって代表される必
要はない。たとえば、追従型発振器の周波数または位相
に本質的に影響を与えるのは、追従型発振器の供給電圧
でありうる。かかる場合、図１に示すマイクロプロセッ
サは、追従型発振器の供給電圧の測定値を供給すること
ができる。
【００２８】デジタルフィルタであっても、必要な前提
条件から構成されていないことは勿論である。低域通過
フィルタによって供給されるアナログ信号が、マイクロ
プロセッサの中のアナログ・デジタル変換器によってデ
ジタル化される実施例も同等に考慮されうる。
【００２９】外部パラメータの測定用素子をマイクロプ
ロセッサで構成すべきことは必ずしも必要ではないこと
は勿論であるが、制御信号９からパラメータの測定値を
発生することができる論理回路も同等に適切である。
【００３０】以上の説明に関して更に以下の項を開示す
る。 （１）追従型発振器によって供給される信号の位相関係
と、基準発振器によって供給される信号の位相関係を比
較し、前記追従型発振器の位相偏移を特徴づける出力信
号を前記追従型発振器に供給すると、前記位相誤差が小
さくなるようにこの信号が制御される位相比較器ととも
に、信号／位相関係が本質的に外部パラメータに依存す
る制御可能な前記追従型発振器、および信号の位相関係
が一定の前記基準発振器を備えた位相同期ループ回路
（ＰＬＬ回路）であって、前記位相偏移を特徴づける出
力信号を表す信号をデジタルフィルタから受信し、さら
にルックアップテーブルに格納された前記信号を、前記
外部パラメータの実際の値を示す測定値に変換するよう
に具体化されている前記外部パラメータを監視するため
の素子を更に含むことを特徴とする前記回路。
【００３１】（２）追従型発振器によって供給される信
号の周波数と、基準発振器によって供給される信号の位
相関係を比較し、前記追従型発振器の周波数誤差を特徴
づける出力信号を前記追従型発振器に供給すると、前記
周波数誤差が小さくなるようにこの信号が制御される周
波数比較器とともに、信号が本質的に外部パラメータに
依存する制御可能な前記追従型発振器、および周波数が
一定の前記基準発振器を備えた周波数同期ループ回路
（ＦＬＬ回路）であって、前記周波数偏移を特徴づける
出力信号を表す信号をデジタルフィルタから受信し、さ
らにルックアップテーブルに格納された前記信号を、前
記外部パラメータの実際の値を示す測定値に変換するよ
うに具体化されている前記外部パラメータを監視するた
めの素子を更に含むことを特徴とする前記回路。
【００３２】（３）第１項または２項の１つに記載の回
路において、前記外部パラメータは、前記周囲温度によ
って代表される前記回路。
【００３３】（４）第１項または２項の１つに記載の回
路において、前記外部パラメータは、前記追従型発振器
の供給電圧によって代表される前記回路。
【００３４】（５）第１項から４項の１つに記載の回路
において、前記外部パラメータの測定するための前記素
子は、前記周波数偏移を特徴づける出力信号を表す前記
信号を受信することができる信号入力を備えたマイクロ
プロセッサから構成される前記回路。
【００３５】（６）第５項記載の回路において、アナロ
グ・デジタル変換器が設けられ、前記アナログ・デジタ
ル変換器は、前記位相比較器または周波数比較器の出力
と、前記マイクロプロセッサの前記信号入力との間に接
続される前記回路。
【００３６】（７）第６項記載の回路において、前記追
従型発振器は、前記アナログ・デジタル変換器で発生す
る前記デジタル信号を受信するデジタル制御発振器であ
る、前記回路。
【００３７】（８）第１項から７項の１つに記載の回路
において、前記基準発振器の周波数は、前記追従型発振
器の基本周波数よりも低く、前記追従型発振器の出力と
前記位相または周波数比較器の入力との間に分周器が設
けられる前記回路。
【００３８】（９）第５項から８項の１つに記載の回路
において、前記マイクロプロセッサのメモリは、中に比
較用の値が格納されるルックアップテーブルを格納し、
前記マイクロプロセッサは前記値を使用して、パラメー
タのサンプリング値から前記パラメータの測定値を決定
することができる前記回路。
【００３９】（１０）第５項から９項の１つに記載の回
路において、前記基準発振器の出力は前記マイクロプロ
セッサのクロック入力に接続され、前記基準発振器のク
ロック信号は、前記位相比較器の出力信号を特徴づける
前記信号の値のサンプリングが実行される時点を決定す
る前記回路。
【００４０】（１１）第９項記載の回路において、前記
マイクロプロセッサは、複数のサンプリング値を累積し
て、その値からパラメータの平均値を計算することがで
きるように具体化されている前記回路。
【００４１】（１２）第１０項記載の回路において、前
記マイクロプロセッサは、前記基準発振器からのクロッ
ク信号を前記マイクロプロセッサのクロック信号として
使用することができるように具体化されている前記回
路。
【００４２】（１３）本発明は、その出力信号が、位相
または周波数の誤差を小さくできるように前記追従型発
振器を制御するために使用される位相または周波数比較
器とともに、その信号の位相関係または周波数が外部の
パラメータによって影響を受ける制御可能な追従型発振
器を備えた位相同期ループ回路および周波数同期ループ
回路（ＰＬＬ回路およびＦＬＬ回路）に関する。本発明
は、外部パラメータを測定するための位相比較器または
周波数比較器の出力信号を表す信号を受信して、その信
号を外部パラメータの現在の値を表す測定値に変換する
ことができる（マイクロプロセッサのような）素子を備
えている。この外部パラメータは、たとえば、周囲温度
や追従型発振器の供給電圧を表すことができる。
【図面の簡単な説明】
【図１】温度の測定にマイクロプロセッサを使用する本
発明によるＰＬＬ回路を示す図。
【符号の説明】 １ 従来のＰＬＬ回路 ２ 基準発振器 ３ 追従型発振器 ４ 分周器 ６ 位相比較器 ７ 位相比較器の出力信号 ８ デジタルフィルタ ９ デジタル信号 １０ 温度決定用マイクロプロセッサ １１、１２ マイクロプロセッサの入力端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 追従型発振器によって供給される信号の
    位相関係と、基準発振器によって供給される信号の位相
    関係を比較し、前記追従型発振器の位相偏移を特徴づけ
    る出力信号を前記追従型発振器に供給すると、前記位相
    誤差が小さくなるようにこの信号が制御される位相比較
    器とともに、信号／位相関係が本質的に外部パラメータ
    に依存する制御可能な前記追従型発振器、および信号の
    位相関係が一定の前記基準発振器を備えた位相同期ルー
    プ回路（ＰＬＬ回路）であって、 前記位相偏移を特徴づける出力信号を表す信号をデジタ
    ルフィルタから受信し、さらにルックアップテーブルに
    格納された前記信号を、前記外部パラメータの実際の値
    を示す測定値に変換するように具体化されている前記外
    部パラメータを監視するための素子を更に含むことを特
    徴とする前記回路。
JP2002038092A 2001-02-15 2002-02-15 周波数同期ループ回路および位相同期ループ回路 Pending JP2002271191A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10106941.3 2001-02-15
DE10106941A DE10106941C2 (de) 2001-02-15 2001-02-15 Phasen- und Frequenznachlaufsynchronisationsschaltungen

Publications (1)

Publication Number Publication Date
JP2002271191A true JP2002271191A (ja) 2002-09-20

Family

ID=7674074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038092A Pending JP2002271191A (ja) 2001-02-15 2002-02-15 周波数同期ループ回路および位相同期ループ回路

Country Status (4)

Country Link
US (1) US6828869B2 (ja)
EP (1) EP1233520B1 (ja)
JP (1) JP2002271191A (ja)
DE (1) DE10106941C2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2946488B1 (fr) * 2009-06-03 2012-05-04 St Ericsson Sa Correction de decalage de frequence
US9041475B1 (en) * 2013-12-27 2015-05-26 Cambridge Silicon Radio Limited Thermally stable low power chip clocking
GB2566116B (en) * 2017-08-29 2020-10-07 Cirrus Logic Int Semiconductor Ltd Temperature monitoring using locked loop circuits
CN107830940A (zh) 2017-10-13 2018-03-23 京东方科技集团股份有限公司 一种温度传感器、阵列基板、显示装置
US11177797B2 (en) * 2019-01-02 2021-11-16 Beijing Boe Technology Development Co., Ltd. Measuring device and measuring method
US20220278688A1 (en) * 2020-02-20 2022-09-01 2Pi-Labs Gmbh Reference oscillator arrangement, radar system and synchronization method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454483A (en) * 1982-03-25 1984-06-12 Cubic Corporation Temperature compensation of an oscillator by fractional cycle synthesis
US5216389A (en) * 1992-01-31 1993-06-01 Motorola, Inc. Temperature compensation of a crystal reference using direct digital synthesis
DE4209843A1 (de) * 1992-03-26 1993-11-18 Telefunken Microelectron Temperaturkompensierte Oszillatoranordnung
US5576666A (en) * 1993-11-12 1996-11-19 Nippondenso Technical Center Usa, Inc. Fractional-N frequency synthesizer with temperature compensation
JPH0856151A (ja) * 1994-08-12 1996-02-27 Nec Miyagi Ltd 電圧制御発振回路
FI98577C (fi) * 1995-03-28 1997-07-10 Nokia Mobile Phones Ltd Oskillaattorin keskitaajuuden viritysmenetelmä
EP0753726A1 (de) * 1995-07-11 1997-01-15 Landis & Gyr Technology Innovation AG Anordnung zur Ermittlung eines mittels eines Sensors gemessenen Parameters
JP3764785B2 (ja) * 1996-10-31 2006-04-12 富士通株式会社 Ｐｌｌ回路及びその自動調整回路並びに半導体装置
JPH10271002A (ja) * 1997-03-21 1998-10-09 Sony Corp 発振制御装置
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same

Also Published As

Publication number Publication date
US6828869B2 (en) 2004-12-07
US20020118073A1 (en) 2002-08-29
EP1233520B1 (en) 2018-09-12
DE10106941A1 (de) 2002-09-19
DE10106941C2 (de) 2003-05-08
EP1233520A2 (en) 2002-08-21
EP1233520A3 (en) 2004-02-04

Similar Documents

Publication Publication Date Title
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
EP1816741B1 (en) Phase detector
JP4855190B2 (ja) 位相同期発振器及びその制御方法
JPH0661851A (ja) 周波数シンセサイザ
CN108259035B (zh) 参考时钟确定方法及装置
JP2022522305A (ja) ２つの周波数間の比率を特定するための回路および方法
US5886583A (en) Oscillator control circuit including a phase difference change-detecting circuit
JP2002271191A (ja) 周波数同期ループ回路および位相同期ループ回路
US20220052703A1 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
US7724860B2 (en) Auto-adaptive digital phase-locked loop for large frequency multiplication factors
JPH0818446A (ja) クロック従属同期装置の高速引込み制御回路
JP4494935B2 (ja) 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力
JP2531269B2 (ja) 同期検出方式
US7157942B2 (en) Digital frequency difference detector with inherent low pass filtering and lock detection
JPWO2007123054A1 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
JP2000040958A (ja) 基準周波数・タイミング発生装置
JPH10322200A (ja) 位相ロック検出回路
CN111642138A (zh) 锁频环、电子设备和频率生成方法
JP2963552B2 (ja) 周波数シンセサイザ
US11356104B2 (en) Phase locked loop circuit
JPH0969773A (ja) クロック抽出回路
JP2002217714A (ja) 基準周波数発生装置
JPH08167842A (ja) 発振装置
JP2004007152A (ja) 半導体集積回路
JPH07106962A (ja) 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080229

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080529

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081031