JPWO2007123054A1 - キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法 - Google Patents

Abstract

入力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路をキャリブレーションするキャリブレーション装置であって、ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力部と、ジッタ測定回路が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路におけるゲインを算出するゲイン算出部とを備えるキャリブレーション装置を提供する。

Description

本発明は、キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法に関する。特に本発明は、入力信号のジッタを測定するジッタ測定回路をキャリブレーションするキャリブレーション装置に関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．米国特許出願第１１／４０７，５８８ 出願日 ２００６年４月２０日

従来、オンチップでジッタを測定する回路が知られている。当該回路は、チップ内で生成される高周波信号のジッタを測定し、被測定信号のジッタ振幅を電圧振幅に変換して出力する。

被測定信号のジッタ値は、ジッタ測定回路の出力振幅をジッタ測定回路のジッタ出力ゲインで除算することにより求めることができる。従来、ジッタ測定回路のジッタ出力ゲインは、回路設計に基づく設計値が用いられている。また、他の方式として、チップ外から既知のジッタを有する信号をジッタ測定回路に与え、ジッタ測定回路の出力振幅を測定する場合もある。

なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

しかし、半導体の製造プロセスが微細化するに伴い、ジッタ測定回路のトランジスタ、抵抗、容量等の回路要素の特性が、プロセス変動により大きくばらつくようになっている。このため、実際のジッタ出力ゲインは設計値に対して大きな誤差を有してしまう。

また、チップ外部から既知のジッタを有する信号を入力する方式では、ジッタ測定回路の特性が、オンチップの高周波信号を測定する場合と同等となるように、オンチップの高周波信号と同等の周波数を有する信号を外部から入力する必要がある。しかし、チップの入力ピンから、例えば数ＧＨｚ程度の高周波数の信号をチップ内に供給することは困難である。

また係る場合には、高周波信号は容易に品質劣化するので、ジッタ測定回路に入力される信号のジッタ振幅は、チップ外において印加した信号のジッタ振幅と等しくならない。このため、ジッタ測定回路に実際に入力される信号のジッタ振幅が不明確となり、ジッタ出力ゲインを精度よく求めることが困難である。

また、信号品質を劣化させることなく高周波信号をジッタ測定回路に入力すれば、ジッタ出力ゲインを精度よく求めることができるが、この場合、多大な設計コストを要するという問題が生じる。

そこで本発明は、上記の課題を解決することのできるキャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第１の形態によると、入力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路をキャリブレーションするキャリブレーション装置であって、ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力部と、ジッタ測定回路が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路におけるゲインを算出するゲイン算出部とを備えるキャリブレーション装置を提供する。

ジッタ測定回路は、入力信号のそれぞれのエッジに対して、当該エッジのタイミングと、理想的なエッジのタイミングとの差分に応じたレベルを示すジッタ測定信号を出力し、ゲイン算出部は、第１の入力信号及び第２の入力信号に対応するそれぞれのジッタ測定信号のレベル差と、第１の周期及び第２の周期の周期差とに基づいて、ジッタ測定回路におけるゲインを算出してよい。

ゲイン算出部は、第１の入力信号のそれぞれのエッジに対するジッタ測定信号のレベルが略一定となるようにジッタ測定回路を調整する初期調整部と、初期調整部が調整したジッタ測定回路に、第２の入力信号を入力した場合のジッタ測定信号のレベルと、第１の周期及び第２の周期の周期差とに基づいて、ジッタ測定回路におけるゲインを算出する算出部とを有してよい。

算出部は、ジッタ測定信号の包絡線の傾きに基づいて、ジッタ測定回路におけるゲインを算出してよい。

ゲイン算出部は、第１の入力信号及び第２の入力信号の周期を測定する周期測定部を更に有してよい。

信号入力部は、ジッタ測定回路と同一チップに設けられ、与えられる参照信号に同期した発振信号を生成するＰＬＬ回路と、ＰＬＬに入力する参照信号の周期を変化させることにより、第１の入力信号及び第２の入力信号を順次生成させる周期制御部とを有してよい。

信号入力部は、ジッタ測定回路と同一チップに設けられ、与えられる制御電圧に応じた周期の発振信号を生成する電圧制御発振器と、電圧制御発振器に入力する制御電圧の電圧値を変化させることにより、第１の入力信号及び第２の入力信号を順次生成させる周期制御部とを有してよい。

入力部は、ジッタ測定回路と同一チップに設けられ、与えられる電源電圧に応じた周期の発振信号を生成する発振器と、発振器に与える電源電圧の電圧値を変化させることにより、第１の入力信号及び第２の入力信号を順次生成させる周期制御部とを有してよい。

本発明の第２の形態においては、入力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路をキャリブレーションするキャリブレーション方法であって、ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力段階と、ジッタ測定回路が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路におけるゲインを算出するゲイン算出段階とを備えるキャリブレーション方法を提供する。

本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路と、ジッタ測定信号に基づいて被試験デバイスの良否を判定する判定部と、ジッタ測定回路を予めキャリブレーションするキャリブレーション装置とを備え、キャリブレーション装置は、ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力部と、ジッタ測定回路が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路におけるゲインを算出するゲイン算出部とを有する試験装置を提供する。

本発明の第４の形態においては、被試験デバイスを試験する試験方法であって、被試験デバイスが出力する出力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定段階と、ジッタ測定信号に基づいて被試験デバイスの良否を判定する判定段階と、ジッタ測定回路を予めキャリブレーションするキャリブレーション段階とを備え、キャリブレーション段階は、ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力段階と、ジッタ測定回路が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路におけるゲインを算出するゲイン算出段階とを有する試験方法を提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、本発明の実施形態に係るキャリブレーション装置１００の構成の一例を示す図である。 図２は、ジッタ測定回路３００の構成の一例を示す図である。 図３は、積分器３７０が出力するジッタ測定信号の波形の一例を示す図である。 図４Ａ及び図４Ｂは、信号入力部１０が生成する第１及び第２の入力信号、並びにそれぞれのジッタ測定信号の波形の一例を示す図である。 図５Ａ及び図５Ｂは、信号入力部１０が生成する第１及び第２の入力信号、並びにそれぞれのジッタ測定信号の波形の他の例を示す図である。 図６は、ゲイン算出部５０の構成の一例を示す図である。 図７は、ゲイン算出部５０の構成の他の例を示す図である。 図８Ａ、図８Ｂ、図８Ｃは、信号入力部１０の構成の一例を示す図である。 図９は、ジッタ測定回路３００の構成の他の例を示す図である。 図１０は、図９において説明したパルス発生器３３０の動作の一例を示す図である。 図１１は、ジッタ測定回路３００の構成の他の例を示す図である。 図１２は、相補データ生成器３４０の動作の一例を示すタイミングチャートである。 図１３は、相補データ生成器３４０の構成の一例を示す図である。 図１４は、本発明の実施形態に係る試験装置４００の構成の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係るキャリブレーション装置１００の構成の一例を示す図である。キャリブレーション装置１００は、ジッタ測定回路３００をキャリブレーションする。ここで、ジッタ測定回路３００は、例えば電子デバイス２００からの入力信号に含まれるジッタの振幅（ジッタ量）を測定し、当該ジッタ量に応じたジッタ測定信号を出力する回路である。また、ジッタ測定回路３００のキャリブレーションとは、ジッタ測定回路３００の入力信号に含まれるジッタ量に対するジッタ測定信号の信号レベルの比、即ちジッタ出力ゲインを測定することをいう。

また、電子デバイス２００は、例えば半導体回路等のデバイスである。電子デバイス２００及びジッタ測定回路３００は、同一のチップに設けられてよい。即ち、電子デバイス２００及びジッタ測定回路３００は、同一のパッケージの内部に設けられてよい。

キャリブレーション装置１００は、信号入力部１０及びゲイン算出部５０を備える。信号入力部１０は、ジッタ測定回路３００に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する。ここで、信号入力部１０は、第１の周期及び第２の周期とは、予め定められた周期でなくてもよい。つまり、第１の入力信号及び第２の入力信号は、周期の差が既知であればよく、それぞれの周期が既知でなくともよい。

ゲイン算出部５０は、ジッタ測定回路３００が、第１の入力信号及び第２の入力信号に対してそれぞれ出力するジッタ測定信号に基づいて、ジッタ測定回路３００におけるジッタ出力ゲインを算出する。

ジッタ測定回路３００は、例えば所定の時間間隔で配置された理想タイミングと、入力信号のエッジタイミングとの差分に応じた信号レベルのジッタ測定信号を出力する。このため、入力信号にジッタがない場合、ジッタ測定回路３００は、当該時間間隔と、入力信号の周期との差分に応じた信号レベルのジッタ測定信号を出力する。

つまり、ジッタ測定回路３００は、当該時間間隔と入力信号の周期との差分をジッタとして測定し、当該差分にジッタ出力ゲインを乗じた信号レベルのジッタ測定信号を出力する。このため、周期の異なる第１及び第２の入力信号を入力した場合、第１及び第２の周期の差分が入力されるジッタ量の差分となり、それぞれのジッタ測定信号の信号レベルの差分が、当該ジッタ量の差分にジッタ出力ゲインを乗じたものとなる。

このため、ゲイン算出部５０は、第１及び第２の入力信号に対して、ジッタ測定回路３００が出力するそれぞれのジッタ測定信号に基づいて、ジッタ測定回路３００のジッタ出力ゲインを算出することができる。例えばゲイン算出部５０は、それぞれのジッタ測定信号の信号レベルの差分を、第１及び第２の入力信号の周期の差分で除算することにより、ジッタ測定回路３００のジッタ出力ゲインを算出してよい。この場合、信号入力部１０は、ゲイン算出部５０に当該周期の差分、又は第１及び第２の入力信号の周期を通知してよい。

また、キャリブレーション装置１００は、ジッタ測定回路３００に電子デバイス２００からの入力信号、又は信号入力部１０からの入力信号のいずれを入力するかを切り替えるスイッチ７０を更に備えてよい。

図２は、ジッタ測定回路３００の構成の一例を示す図である。本例におけるジッタ測定回路３００は、パルス発生器３３０、低域通過フィルタ３５０、及び積分器３７０を有する。パルス発生器３３０は、入力信号のエッジに応じて予め定められたパルス幅のパルス信号を出力する。

パルス発生器３３０は、可変遅延回路３３２及び排他的論理和回路３３４を有する。可変遅延回路３３２は、パルス発生器３３０が出力するパルス信号が有するべきパルス幅Ｗに応じた遅延量で、入力信号を遅延させる。排他的論理和回路３３４は、入力信号と、可変遅延回路３３２が出力する信号との排他的論理和を出力する。但し、パルス発生器３３０の構成は、当該構成に限定されない。例えばパルス発生器３３０は、論理積回路等を用いた構成をとることもできる。

低域通過フィルタ３５０は、パルス信号から、入力信号のキャリア周波数成分を除去することにより、入力信号の周期ジッタを復調する。

積分器３７０は、低域通過フィルタ３５０が出力する周期ジッタを積分することにより、入力信号のタイミングジッタを復調する。例えば積分器３７０は、パルス発生器３３０が出力するパルス信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、当該パルス信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。

このような動作により、積分器３７０は、入力信号のタイミングジッタを復調することができる。但し、積分器３７０の動作は当該動作例には限定されない。積分器３７０の動作は、入力信号のタイミングジッタを復調できる動作であればよい。

本例における積分器３７０は、ソース電流源３７２、シンク電流源３７６、キャパシタ３７８、及び充放電制御部３７４を有する。ソース電流源３７２は、ジッタ測定信号の上述した増加率を規定するソース電流を生成し、シンク電流源３７６は、ジッタ測定信号の上述した減少率を規定するシンク電流を生成する。

キャパシタ３７８は、ソース電流源３７２及びシンク電流源３７６によって充放電されることにより、ジッタ測定信号の電圧レベルを生成する。また、充放電制御部３７４は、パルス信号がＨ論理を示す間、ソース電流に基づいてキャパシタを充電し、パルス信号がＬ論理を示す間、ソース電流からシンク電流を減じた電流に基づいてキャパシタを放電する。

このような構成により、入力信号のタイミングジッタを復調したジッタ測定信号を生成することができる。

図３は、積分器３７０が出力するジッタ測定信号の波形の一例を示す図である。また、本例におけるパルス発生器３３０は、入力信号の立ち上がりエッジ及び立ち下がりエッジに応じてパルス信号を出力する。

上述したように、積分器３７０は、パルス信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、パルス信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。図３においては、当該ジッタ測定信号を点線で示す。

入力信号にジッタがない場合、点線で示されるジッタ信号の極値は所定のレベルとなる。例えば、極小値は略零のレベルとなり、極大値は一定のレベルとなる。しかし、入力信号にタイミングジッタがある場合、図３に示すようにそれぞれの極値は、当該所定のレベルに対してジッタ量に応じた差分ΔＶを有する。即ち、ジッタ測定信号は、入力信号に含まれるジッタ量に応じた信号レベルを示す。

また、積分器３７０は、ジッタ測定信号の信号レベルを所定のタイミングでサンプル・ホールドするサンプル・ホールド回路を更に有してよい。サンプル・ホールド回路は、パルス発生器３３０が出力する信号がＨ論理を示す間、ジッタ測定信号を通過して出力し、パルス発生器３３０が出力する信号がＬ論理を示す間、ジッタ測定信号の信号レベルをホールドして出力してよい。この場合、サンプル・ホールド回路が出力するジッタ測定信号は、図３において実線で示す波形となる。

このように、ジッタ測定回路３００は、入力信号のそれぞれのエッジに対して、当該エッジのタイミングと、理想的なエッジのタイミング（０、Ｔ、２Ｔ、・・・）との差分に応じたレベルを示すジッタ測定信号を出力する。理想的なエッジのタイミングは、点線で示すジッタ測定信号の増加率を規定するソース電流と、減少率を規定するシンク電流を制御することにより調整することができる。

図４Ａ及び図４Ｂは、信号入力部１０が生成する第１及び第２の入力信号、並びにそれぞれのジッタ測定信号の波形の一例を示す図である。本例において、第１の入力信号のエッジと、理想的なエッジのタイミングとの差分は、各エッジにおいてΔＴ１ずつ増加する。また、第２の入力信号のエッジと、理想的なエッジのタイミングとの差分は、各エッジにおいてΔＴ２ずつ増加する。

まず、図４Ａに示すように、信号入力部１０は、第１の入力信号をジッタ測定回路３００に入力する。ジッタ測定回路３００は、第１の入力信号のそれぞれのエッジに対して、当該エッジのタイミングと、理想的なエッジのタイミングとの差分に応じたレベルを示すジッタ測定信号を出力する。ここで、ジッタ測定信号のレベルは、第１の入力信号のそれぞれのエッジに応じて、ΔＶ１ずつ増加する。ΔＶ１は、ΔＴ１にジッタ測定回路３００のジッタ出力ゲインを乗じた値となる。このとき、ゲイン算出部５０は、ΔＶ１を測定してよい。

次に、図４Ｂに示すように、信号入力部１０は、第２の入力信号をジッタ測定回路３００に入力する。ジッタ測定回路３００は、第２の入力信号に対応するジッタ測定信号を出力する。ここで、ジッタ測定信号のレベルは、第２の入力信号のそれぞれのエッジに応じて、ΔＶ２ずつ増加する。ΔＶ２は、ΔＴ２にジッタ測定回路３００のジッタ出力ゲインを乗じた値となる。このとき、ゲイン算出部５０は、ΔＶ２を測定してよい。

ジッタ測定回路３００のジッタ出力ゲインは、入力されるジッタの変動に対する、ジッタ測定信号の信号レベルの変動の比で定まる。第１及び第２の入力信号におけるジッタの変動は、上述したように第１及び第２の入力信号の周期の差ΔＴ＝ΔＴ２−ΔＴ１に対応する。

また、当該ジッタの変動に対する、ジッタ測定信号の信号レベルの変動は、ΔＶ＝ΔＶ２−ΔＶ１に対応するので、ゲイン算出部５０は、ΔＶをΔＴで除算することにより、ジッタ測定回路３００のジッタ出力ゲインを求めることができる。ここで、周期の差ΔＴは、信号入力部１０から通知される。

このような動作により、それぞれの入力信号の周期の絶対値、及びジッタ測定回路３００における理想的なエッジのタイミング（０、Ｔ、２Ｔ、・・・）が不知であっても、ジッタ測定回路３００のジッタ出力ゲインを求めることができる。

また、信号入力部１０は、ジッタ測定回路３００と同一チップに設けられたＰＬＬ（Ｐｈａｓｅ Ｌｏｏｋｅｄ Ｌｏｏｐ）回路等が出力する信号の周期を制御することにより、第１の入力信号及び第２の入力信号を生成してよい。例えば、ＰＬＬ回路が出力する信号の周期を制御する場合、信号入力部１０は、ＰＬＬ回路に与える参照信号の周期を制御することにより、第１及び第２の入力信号の周期を制御してよい。

チップ外からの信号をジッタ測定回路３００に入力した場合、信号劣化により、ジッタ測定回路３００に入力される信号の周期の絶対値を精確に制御することは困難である。また、チップ内のＰＬＬ回路が出力する信号の周期をチップ外から制御した場合であっても、ＰＬＬ回路が実際に出力する信号の周期の絶対値を精確に制御することは困難である。

これに対し、チップ内のＰＬＬ回路が出力する信号の周期の変動量は、チップ外からＰＬＬ回路に与える参照信号の周期の変動量に基づいて、精確に制御することができる。

本例におけるキャリブレーション装置１００は、例えばＰＬＬ回路等に与える参照信号の周期を制御することにより、ジッタ測定回路３００に入力する第１及び第２の入力信号の周期差を精度よく制御する。そして、上述したように、ジッタ測定回路３００のジッタ出力ゲインを、当該周期差に基づいて算出する。このため、ジッタ測定回路３００のジッタ出力ゲインを精度よく求めることができる。

また、第１及び第２の入力信号にジッタがない場合、上述したようにゲイン算出部５０は、レベル差ΔＶを周期差ΔＴで除算することにより、ジッタ出力ゲインを精度よく求めることができる。しかし、入力信号にジッタが含まれている場合、ΔＶ１及びΔＶ２は、ΔＴ１及びΔＴ２と、それぞれの入力信号に含まれるジッタで定まる。このため、精度よくジッタ出力ゲインを求めるべく、当該ジッタの影響を排除することが好ましい。

ゲイン算出部５０は、ジッタ測定信号の包絡線の傾きに基づいて、ジッタ測定回路３００におけるゲインを算出してよい。例えばゲイン算出部５０は、それぞれのジッタ測定信号の包絡線α１、α２の傾きの差分に基づいて、ジッタ測定回路３００におけるゲインを算出してよい。

ジッタ測定信号の包絡線とは、例えば図４に示すように、ジッタ測定信号の各エッジの頂点群を直線で近似したものであってよく、ジッタ測定信号のピーク群を直線で近似したものであってもよい。

入力信号にジッタがない場合、当該包絡線の傾きはジッタ測定回路３００のジッタ出力ゲインに比例する。また、入力信号にジッタがある場合であっても、ランダム成分の正負の成分がお互いキャンセルする程度の期間測定すれば、ジッタのランダム成分は包絡線の傾きに影響を与えない。

そして、また、それぞれの入力信号のジッタの確定成分は略等しいと考えられ、それぞれのジッタ測定信号の包絡線の傾きの差分を求めることにより、ジッタの確定成分の影響を低減することができる。このような動作により、ジッタ測定回路３００におけるジッタ出力ゲインを精度よく求めることができる。

図５Ａ及び図５Ｂは、信号入力部１０が生成する第１及び第２の入力信号、並びにそれぞれのジッタ測定信号の波形の他の例を示す図である。本例におけるキャリブレーション装置１００は、図５Ａに示すように、第１の入力信号をジッタ測定回路３００に入力した場合のジッタ測定信号が、略一定のレベルを示すように、ジッタ測定回路３００を調整する。

例えばゲイン算出部５０は、図３に関連して説明したジッタ測定回路３００における理想的なエッジのタイミング間隔（０、Ｔ、２Ｔ、・・・）が、第１の入力信号の周期と略一致するように、ジッタ測定回路３００を調整してよい。この場合、ゲイン算出部５０は、ジッタ測定信号のレベルが略一定となるように、ソース電流源３７２及びシンク電流源３７６における電流値を調整してよい。

次に、図５Ｂに示すように、信号入力部１０は、第２の入力信号をジッタ測定回路３００に入力する。第２の入力信号の周期は、第１の入力信号の周期に対してΔＴだけ大きいとする。この場合、理想的なタイミングに対する、第２の入力信号のそれぞれの立ち上がりエッジのタイミングのずれは、ΔＴずつ増加する。また、ジッタ測定信号の信号レベルは、第２の入力信号の立ち上がりエッジに応じてΔＶずつ増加する。このとき、ΔＶは、ΔＴにジッタ測定回路３００のゲインを乗じた値となる。

ΔＴは、図４において説明した第１及び第２の入力信号の周期差ΔＴ２−ΔＴ１に対応し、ΔＶは、ΔＶ２−ΔＶ１に対応する。このため、ゲイン算出部５０は、ΔＶをΔＴで除算することにより、ジッタ測定回路３００のゲインを求めることができる。このとき、ゲイン算出部５０には、第１及び第２の入力信号の周期差ΔＴが、信号入力部１０から通知されてよい。

また、本例においても、ゲイン算出部５０は、ジッタ測定信号の包絡線αの傾きに基づいてジッタ測定回路３００のジッタ出力ゲインを求めてもよい。本例においては、第１の入力信号に対応するジッタ測定信号の包絡線の傾きは略零であるので、第２の入力信号に対応するジッタ測定信号の包絡線の傾きに基づいて、ジッタ測定回路３００のジッタ出力ゲインを求めることができる。

また、ジッタ測定信号のレベルは、例えば図２に示したキャパシタ３７８の容量により制限される。このため、ジッタ測定信号の包絡線の傾きに基づいてジッタ出力ゲインを求める場合、所定の測定時間内においてジッタ測定信号のレベルが飽和しない程度に、微小なΔＴを設定することが好ましい。

図６は、ゲイン算出部５０の構成の一例を示す図である。本例におけるゲイン算出部５０は、図５において説明したように、第１の入力信号に対応するジッタ測定信号のレベルが略一定となるようにジッタ測定回路３００を調整する。

ゲイン算出部５０は、初期調整部５２及び算出部５４を有する。初期調整部５２は、第１の入力信号のそれぞれのエッジに対するジッタ測定信号のレベルが略一定となるように、ジッタ測定回路３００を調整する。初期調整部５２は、図５において説明したように、ジッタ測定信号のレベルが略一定となるように、ジッタ測定回路３００のソース電流源３７２及びシンク電流源３７６における電流値を調整してよい。

算出部５４は、初期調整部５２が調整したジッタ測定回路３００に、第２の入力信号を入力した場合のジッタ測定信号のレベルと、第１及び第２の入力信号の周期差とに基づいて、ジッタ測定回路３００におけるジッタ出力ゲインを算出する。算出部５４は、図５において説明した方法により、ジッタ出力ゲインを算出してよい。

また、初期調整部５２は、ジッタ測定回路３００の調整が終了した旨を算出部５４に通知してよい。また、信号入力部１０は、第１及び第２の入力信号の周期差を算出部５４に通知してよい。また、算出部５４は、算出したジッタ出力ゲインを、ジッタ測定回路３００に通知してよい。

図７は、ゲイン算出部５０の構成の他の例を示す図である。本例におけるゲイン算出部５０は、図６において説明したゲイン算出部５０の構成に加え、周期測定部５６を更に備える。他の構成要素は、図６において同一の符号を付して説明した構成要素と同一の機能を有する。

周期測定部５６は、第１の入力信号及び第２の入力信号の周期を測定する。また、周期測定部５６は、第１及び第２の入力信号の周期差を測定してもよい。算出部５４は、周期測定部５６における測定結果に基づいて、ジッタ測定回路３００のジッタ出力ゲインを算出する。

このような構成により、信号入力部１０が生成する第１及び第２の入力信号の周期差の設定が不知であっても、ジッタ測定回路３００のジッタ出力ゲインを算出することができる。

図８Ａ、図８Ｂ、図８Ｃは、信号入力部１０の構成の一例を示す図である。

図８Ａに示す信号入力部１０は、周期制御部１２及びＰＬＬ回路１４を有する。ＰＬＬ回路１４は、ジッタ測定回路３００と同一チップ内に設けられ、与えられる参照信号に同期した発振信号を生成する。ＰＬＬ回路１４は、生成した発振信号を、入力信号としてジッタ測定回路３００に入力する。

周期制御部１２は、ＰＬＬ回路に入力する参照信号の周期を変化させることにより、参照信号の周期の変動に応じた周期差を有する第１及び第２の入力信号を順次生成させる。

このような構成により、ジッタ測定回路３００に入力する第１及び第２の入力信号の周期差を、参照信号の周期の変動量に基づいて精度よく制御することができる。

図８Ｂに示す信号入力部１０は、周期制御部１２及び電圧制御発振器１６を有する。電圧制御発振器１６は、ジッタ測定回路３００と同一チップ内に設けられ、与えられる制御電圧に応じた周期の発振信号を生成する。電圧制御発振器１６は、生成した発振信号を、入力信号としてジッタ測定回路３００に入力する。

周期制御部１２は、電圧制御発振器１６に入力する制御電圧の電圧値を変化させることにより、制御電圧の電圧値の変動に応じた周期差を有する第１及び第２の入力信号を順次生成させる。

このような構成により、ジッタ測定回路３００に入力する第１及び第２の入力信号の周期差を、制御電圧の電圧値の変動量に基づいて精度よく制御することができる。

図８Ｃに示す信号入力部１０は、周期制御部１２及び発振器１８を有する。発振器１８は、ジッタ測定回路３００と同一チップ内に設けられ、与えられる電源電圧に応じた周期の発振信号を生成する。発振器１８は、例えばリングオシレータ等であってよい。発振器１８は、生成した発振信号を、入力信号としてジッタ測定回路３００に入力する。

周期制御部１２は、発振器１８に与える電源電圧を変化させることにより、電源電圧の電圧値の変動に応じた周期差を有する第１及び第２の入力信号を順次生成させる。

このような構成により、ジッタ測定回路３００に入力する第１及び第２の入力信号の周期差を、電源電圧の電圧値の変動量に基づいて精度よく制御することができる。

図９は、ジッタ測定回路３００の構成の他の例を示す図である。本例におけるジッタ測定回路３００は、入力される信号の周期ジッタを復調したジッタ測定信号を出力する回路であり、パルス発生器３３０及び低域通過フィルタ３５０を有する。

パルス発生器３３０は、入力信号のエッジに応じて予め定められたパルス幅のパルス信号を出力する。パルス発生器３３０は、図２において説明したパルス発生器３３０と同一であってよい。

低域通過フィルタ３５０は、パルス信号から、入力信号のキャリア周波数成分を除去することにより、入力信号の周期ジッタを復調する。低域通過フィルタ３５０は、図２において説明した低域通過フィルタ３５０と同一であってよい。

図１０は、図９において説明したパルス発生器３３０の動作の一例を示す図である。本例においてパルス発生器３３０は、入力信号の立ち上がりエッジに応じて予め定められたパルス幅Ｗのパルス信号を出力する。

係るパルス信号から、入力信号のキャリア周波数成分を除去することにより、入力信号の周期ジッタに応じたジッタ測定信号を生成することができる。また、ジッタ測定回路３００は、低域通過フィルタ３５０が出力するジッタ測定信号のレベルを、入力信号の理想周期に応じた周期でサンプル・ホールドして出力するサンプル・ホールド回路を更に有してもよい。

また、ジッタ測定回路３００が入力信号の周期ジッタを測定する場合、信号入力部１０は、サイクル毎に周期が漸増又は漸減する入力信号を生成してよい。

図１１は、ジッタ測定回路３００の構成の他の例を示す図である。本例において入力信号はデータ信号であり、ジッタ測定回路３００は、当該データ信号のジッタを復調する。本例におけるジッタ測定回路３００は、相補データ生成器３４０、排他的論理和回路３６０、及び復調回路３９０を有する。

相補データ生成器３４０は、データ信号のデータ値が遷移しないビット境界で、データ値が遷移する相補データ信号を生成する。

排他的論理和回路３６０は、データ信号と相補データ信号との排他的論理和を出力する。

復調回路３９０は、排他的論理和回路３６０が出力する信号のジッタを復調する。復調回路３９０は、図２に関連して説明したジッタ測定回路３００と同一の構成を有してよく、図９に関連して説明したジッタ測定回路３００と同一の構成を有してもよい。

また、ジッタ測定回路３００は、入力信号の相補データ信号を生成するか否かを切り替えるスイッチ３２１を更に有してよい。スイッチ３２１は、入力信号がデータ信号でない場合、当該入力信号を復調回路３９０に入力し、入力信号がデータ信号である場合、当該入力信号を相補データ生成器３４０及び排他的論理和回路３６０に入力する。

図１２は、相補データ生成器３４０の動作の一例を示すタイミングチャートである。相補データ生成器３４０は、入力データ信号を受け取り、入力データ信号の相補データ信号（complementary data signal)を生成する。相補データ信号とは、入力データ信号のデータ区間の境界毎に、当該データ区間の境界において入力データ信号のデータ値の遷移が無いことを条件としてエッジが設けられる信号である。例えば、相補データ信号は、入力データ信号のエッジと、相補データ信号のエッジとを同一の時間軸に並べた場合に、これらのエッジが略同一の時間間隔で配列される信号であってよい。また、入力データ信号のデータ区間とは、例えばシリアル伝送される入力データ信号において連続しない一つのデータが保持される時間を指す。また、多値化して伝送される入力データ信号においては、シンボルのデータが保持される時間を指してもよい。つまり、データ区間とは、入力データ信号のビット間隔であってよく、またシンボル間隔であってもよい。例えば、図１２においては、入力データ信号のデータ区間はＴであり、時間（０−６Ｔ）におけるデータパターンは、１１０００１である。

図１２に示した例においては、区間（０−Ｔ、Ｔ−２Ｔ、３Ｔ−４Ｔ、・・・）が、データ区間（Ｄ１、Ｄ２、Ｄ３、・・・）に対応する。また、それぞれのデータ区間の境界は、（０、Ｔ、２Ｔ、３Ｔ、・・・）である。本例において、データ区間の境界（０、２Ｔ、５Ｔ）で、入力データ信号のデータ値が遷移し、データ区間の境界（Ｔ、３Ｔ、４Ｔ）において、入力データ信号のデータ値が遷移しない。このため、相補データ生成器３４０は、入力データ信号のエッジが存在しないデータ区間の境界（Ｔ、３Ｔ、４Ｔ）においてエッジを有する相補データ信号を生成する。

入力データ信号は、略一定のデータ区間を有するので、入力データ信号のエッジのタイミングは、タイミング（０、Ｔ、２Ｔ、・・・）のいずれかと略同一となる。このような場合、相補データ生成器３４０は、入力データ信号のエッジが存在しないデータ区間の境界で、エッジを有する相補データ信号を生成することが好ましい。これにより、入力データ信号及び相補データ信号の双方のエッジを考慮すると、略一定間隔にエッジが配列される。このような動作により、ジッタ測定回路３００は、略一定間隔で動作することができ、動作間隔等の差異による出力のバラツキを低減し、精度よくジッタを復調することができる。

排他的論理和回路３６０は、入力データ信号及び相補データ信号の排他的論理和を出力する。これにより、略一定間隔にエッジが配列された信号を生成することができる。そして、当該信号には、入力データ信号のジッタ成分が保存される。

復調回路３９０は、当該信号のエッジに応じたパルス信号を出力し、当該パルス信号に基づいてジッタ成分を復調する。

図１３は、相補データ生成器３４０の構成の一例を示す図である。本例における相補データ生成器３４０は、クロック再生器３４１、第１のＤフリップフロップ３４２、第２のＤフリップフロップ３４３、一致検出器３４４、第３のＤフリップフロップ３４５、及び分周器３４６を有する。

クロック再生器３４１は、入力データ信号に基づいて、入力データ信号のデータ区間と略同一の周期を有するクロック信号を生成する。第１のＤフリップフロップ３４２は、入力データ信号を、当該クロック信号に応じて取り込み、出力する。

第２のＤフリップフロップ３４３は、第１のＤフリップフロップ３４２が出力する信号を、当該クロック信号に応じて取り込み、出力する。つまり、第２のＤフリップフロップ３４３は、第１のＤフリップフロップ３４２が出力する信号を、入力データ信号のデータ区間の１周期分遅延させて出力する。

一致検出器３４４は、第１のＤフリップフロップ３４２が出力する信号の値と、第２のＤフリップフロップ３４３が出力する信号の値とが一致した場合にＨ論理を示す一致信号を出力する。

第３のＤフリップフロップ３４５は、一致検出器３４４が出力する信号を、当該クロック信号に応じて取り込んで出力し、当該出力信号により内部データがリセットされる。つまり、第３のＤフリップフロップ３４５は、当該クロック信号の立ち上がりエッジを受け取ったときに、一致検出器３４４から受け取る信号が論理値Ｈを示す場合に、入力データ信号のデータ区間より短い微少パルス幅のパルスを出力する。

分周器３４６は、第３のＤフリップフロップ３４５が出力する信号を２分周し、相補データ信号を生成する。ここで２分周とは、第３のＤフリップフロップ３４５が出力する信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて論理値が遷移する信号を生成することをいう。

このような構成により、入力データ信号の相補データ信号を容易に生成することができる。また、相補データ生成器３４０の構成は、当該構成例には限定されない。相補データ生成器３４０は、多様な構成を有することができる。

図１４は、本発明の実施形態に係る試験装置４００の構成の一例を示す図である。試験装置４００は、半導体回路等の電子デバイス２００を試験する装置であって、ジッタ測定回路３００、キャリブレーション装置１００、及び判定部４１０を備える。ジッタ測定回路３００及びキャリブレーション装置１００は、図１から図１３において説明したジッタ測定回路３００及びキャリブレーション装置１００と同一である。

判定部４１０は、電子デバイス２００が出力する被測定信号に対して、ジッタ測定回路３００が出力するジッタ測定信号と、キャリブレーション装置１００が算出したジッタ出力ゲインに基づいて、電子デバイス２００の良否を判定する。例えば判定部４１０は、ジッタ測定信号のレベルをジッタ出力ゲインで除算した値が、所定の範囲内であるか否かに基づいて電子デバイス２００の良否を判定してよい。

また、ジッタ測定回路３００は、電子デバイス２００の内部に設けられていてもよい。この場合、試験装置４００は、ジッタ測定回路３００を備えなくともよい。上述したように、電子デバイス２００の内部にジッタ測定回路３００が設けられている場合であっても、キャリブレーション装置１００は、ジッタ測定回路３００のジッタ出力ゲインを精度よく算出することができる。このため、電子デバイス２００の良否を精度よく判定することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、ジッタ測定回路のジッタ出力ゲインを精度よく算出することができる。また、被試験デバイスの良否を精度よく判定することができる。

特に、ジッタ測定回路が被試験デバイスの内部に設けられている場合に、ジッタ測定回路のジッタ出力ゲインを精度よく算出することができる。

Claims (11)

1. 入力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路をキャリブレーションするキャリブレーション装置であって、
   前記ジッタ測定回路に、第１の周期を有する第１の前記入力信号と、第２の周期を有する第２の前記入力信号とを順次入力する信号入力部と、
   前記ジッタ測定回路が、前記第１の入力信号及び前記第２の入力信号に対してそれぞれ出力する前記ジッタ測定信号に基づいて、前記ジッタ測定回路におけるゲインを算出するゲイン算出部と
   を備えるキャリブレーション装置。
2. 前記ジッタ測定回路は、前記入力信号のそれぞれのエッジに対して、当該エッジのタイミングと、理想的なエッジのタイミングとの差分に応じたレベルを示す前記ジッタ測定信号を出力し、
   前記ゲイン算出部は、前記第１の入力信号及び前記第２の入力信号に対応するそれぞれの前記ジッタ測定信号のレベル差と、前記第１の周期及び前記第２の周期の周期差とに基づいて、前記ジッタ測定回路におけるゲインを算出する
   請求項１に記載のキャリブレーション装置。
3. 前記ゲイン算出部は、
   前記第１の入力信号のそれぞれのエッジに対する前記ジッタ測定信号のレベルが略一定となるように前記ジッタ測定回路を調整する初期調整部と、
   前記初期調整部が調整した前記ジッタ測定回路に、前記第２の入力信号を入力した場合の前記ジッタ測定信号のレベルと、前記第１の周期及び前記第２の周期の周期差とに基づいて、前記ジッタ測定回路におけるゲインを算出する算出部と
   を有する請求項２に記載のキャリブレーション装置。
4. 前記算出部は、前記ジッタ測定信号の包絡線の傾きに基づいて、前記ジッタ測定回路におけるゲインを算出する
   請求項３に記載のキャリブレーション装置。
5. 前記ゲイン算出部は、前記第１の入力信号及び前記第２の入力信号の周期を測定する周期測定部を更に有する
   請求項３に記載のキャリブレーション装置。
6. 前記信号入力部は、
   前記ジッタ測定回路と同一チップに設けられ、与えられる参照信号に同期した発振信号を生成するＰＬＬ回路と、
   前記ＰＬＬに入力する前記参照信号の周期を変化させることにより、前記第１の入力信号及び前記第２の入力信号を順次生成させる周期制御部と
   を有する請求項１に記載のキャリブレーション装置。
7. 前記信号入力部は、
   前記ジッタ測定回路と同一チップに設けられ、与えられる制御電圧に応じた周期の発振信号を生成する電圧制御発振器と、
   前記電圧制御発振器に入力する前記制御電圧の電圧値を変化させることにより、前記第１の入力信号及び前記第２の入力信号を順次生成させる周期制御部と
   を有する請求項１に記載のキャリブレーション装置。
8. 前記入力部は、
   前記ジッタ測定回路と同一チップに設けられ、与えられる電源電圧に応じた周期の発振信号を生成する発振器と、
   前記発振器に与える前記電源電圧の電圧値を変化させることにより、前記第１の入力信号及び前記第２の入力信号を順次生成させる周期制御部と
   を有する請求項１に記載のキャリブレーション装置。
9. 入力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路をキャリブレーションするキャリブレーション方法であって、
   前記ジッタ測定回路に、第１の周期を有する第１の前記入力信号と、第２の周期を有する第２の前記入力信号とを順次入力する信号入力段階と、
   前記ジッタ測定回路が、前記第１の入力信号及び前記第２の入力信号に対してそれぞれ出力する前記ジッタ測定信号に基づいて、前記ジッタ測定回路におけるゲインを算出するゲイン算出段階と
   を備えるキャリブレーション方法。
10. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する出力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定回路と、
    前記ジッタ測定信号に基づいて前記被試験デバイスの良否を判定する判定部と、
    前記ジッタ測定回路を予めキャリブレーションするキャリブレーション装置と
    を備え、
    前記キャリブレーション装置は、
    前記ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力部と、
    前記ジッタ測定回路が、前記第１の入力信号及び前記第２の入力信号に対してそれぞれ出力する前記ジッタ測定信号に基づいて、前記ジッタ測定回路におけるゲインを算出するゲイン算出部と
    を有する試験装置。
11. 被試験デバイスを試験する試験方法であって、
    前記被試験デバイスが出力する出力信号に含まれるジッタ量に応じたジッタ測定信号を出力するジッタ測定段階と、
    前記ジッタ測定信号に基づいて前記被試験デバイスの良否を判定する判定段階と、
    前記ジッタ測定回路を予めキャリブレーションするキャリブレーション段階と
    を備え、
    前記キャリブレーション段階は、
    前記ジッタ測定回路に、第１の周期を有する第１の入力信号と、第２の周期を有する第２の入力信号とを順次入力する信号入力段階と、
    前記ジッタ測定回路が、前記第１の入力信号及び前記第２の入力信号に対してそれぞれ出力する前記ジッタ測定信号に基づいて、前記ジッタ測定回路におけるゲインを算出するゲイン算出段階と
    を有する試験方法。

Images