JP5202324B2 - キャリブレーション装置、キャリブレーション方法、及び試験装置 - Google Patents

Description

本発明は、キャリブレーション装置、キャリブレーション方法、及び試験装置に関する。特に本発明は、入力信号のジッタを測定するジッタ測定回路をキャリブレーションするキャリブレーション装置に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１． 出願番号 １１／５８２，１４２ 出願日 ２００６年１０月１７日

ジッタを測定する回路として、オンチップでジッタを測定する回路が考えられる。例えば、当該回路は、チップ内で生成される高周波信号のジッタを測定し、被測定信号のジッタ振幅を電圧振幅に変換してチップ外に出力する。当該電圧振幅を、ジッタ測定回路のジッタ出力ゲインで除算することにより、チップ外においてジッタ値を検出することができる。

ジッタ測定回路のジッタ出力ゲインは、回路設計に基づく設計値を用いることができる。また、他の方式として、チップ外から既知のジッタを有する信号をジッタ測定回路に与え、ジッタ測定回路の出力振幅を測定する場合も考えられる。

なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

しかし、半導体の製造プロセスが微細化するに伴い、ジッタ測定回路のトランジスタ、抵抗、容量等の回路要素の特性が、プロセス変動により大きくばらつくようになっている。このため、実際のジッタ出力ゲインは設計値に対して大きな誤差を有してしまう。

また、チップ外部から既知のジッタを有する信号を入力する方式では、ジッタ測定回路の特性が、オンチップの高周波信号を測定する場合と同等となるように、オンチップの高周波信号と同等の周波数を有する信号を外部から入力する必要がある。しかし、チップの入力ピンから、例えば数ＧＨｚ程度の高周波数の信号をチップ内に供給することは困難である。

また係る場合には、高周波信号は容易に品質劣化するので、ジッタ測定回路に入力される信号のジッタ振幅は、チップ外において印加した信号のジッタ振幅と等しくならない。このため、ジッタ測定回路に実際に入力される信号のジッタ振幅が不明確となり、ジッタ出力ゲインを精度よく求めることが困難である。

また、信号品質を劣化させることなく高周波信号をジッタ測定回路に入力すれば、ジッタ出力ゲインを精度よく求めることができるが、この場合、多大な設計コストを要するという問題が生じる。

そこで本明細書に含まれる技術革新（イノベーション）の１つの側面においては、上記の課題を解決することのできるキャリブレーション装置、キャリブレーション方法、及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本明細書に含まれるイノベーションに関連する第１の側面によるキャリブレーション装置の一つの例によると、入力信号のジッタに応じてＨ論理又はＬ論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション装置であって、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、電流制御部が充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定する電圧測定部と、電圧測定部が測定した電圧変化に基づいて、積分部のゲインを算出するゲイン算出部とを備えるキャリブレーション装置を提供する。

本明細書に含まれるイノベーションに関連する第２の側面によるキャリブレーション方法の一つの例によると、入力信号のジッタに応じてＨ論理又はＬ論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション方法であって、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させ、積分部に、充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定し、測定した電圧変化に基づいて、積分部のゲインを算出するキャリブレーション方法を提供する。

本明細書に含まれるイノベーションに関連する第３の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号と、可変遅延回路により被測定信号を遅延させた遅延信号とに基づいて、被測定信号のジッタ量に応じたレベルのジッタ測定信号を出力するジッタ測定回路と、ジッタ測定信号に基づいて被試験デバイスの良否を判定する判定部と、ジッタ測定回路を予めキャリブレーションするキャリブレーション装置とを備え、キャリブレーション装置は、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、電流制御部が充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定する電圧測定部と、電圧測定部が測定した電圧変化に基づいて、積分部のゲインを算出するゲイン算出部とを有する試験装置を提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、本発明の一つの実施形態に係るキャリブレーション装置１００の構成の一例を示す図である。 図２は、ジッタ測定回路３００の詳細な構成の一例を示す図である。 図３は、ジッタ測定回路３００が入力信号のジッタを測定する場合の動作の一例を示す図である。 図４は、充電電流Ｉ１及び放電電流Ｉ２の、キャパシタ３７８の電圧Ｖｏｕｔに対する特性の一例を示す図である。 図５は、第１の時間波形及び第２の時間波形の一例を示す図である。 図６は、ジッタ測定回路３００の構成の他の例を示す図である。 図７は、ジッタ測定回路３００の構成の他の例を示す図である。 図８は、相補データ生成器３３８の動作の一例を示すタイミングチャートである。 図９は、相補データ生成器３３８の構成の一例を示す図である。 図１０は、本発明の一つの実施形態に係る試験装置４００の構成の一例を示す図である。

符号の説明

１００・・・キャリブレーション装置、５０・・・ゲイン算出部、７０・・・電圧測定部、９０・・・調整部、３００・・・ジッタ測定回路、３２１・・・スイッチ、３３０・・・ジッタ信号生成部、３３２・・・可変遅延回路、３３４・・・排他的論理和回路、３３６・・・位相周波数検出器、３３８・・・相補データ生成器、３４１・・・クロック再生器、３４２・・・第１のＤフリップフロップ、３４３・・・第２のＤフリップフロップ、３４４・・・一致検出器、３４５・・・第３のＤフリップフロップ、３４６・・・周波数分周器、３５０・・・スイッチ、３６０・・・排他的論理和回路、３７０・・・積分部、３７２・・・ソース側電流源、３７４・・・充放電制御部、３７６・・・シンク側電流源、３７８・・・キャパシタ、３８０・・・充電制御部、３８２・・・放電制御部、４００・・・試験装置、４１０・・・判定部、５００・・・被測定回路、６００・・・半導体パッケージ

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係るキャリブレーション装置１００の構成の一例を示す図である。また、図２は、ジッタ測定回路３００の詳細な構成の一例を示す図である。キャリブレーション装置１００は、ジッタ測定回路３００をキャリブレーションする。ここで、ジッタ測定回路３００は、例えば半導体回路等の被測定回路からの入力信号に含まれるジッタの振幅（ジッタ量）を測定し、当該ジッタ量に応じたジッタ測定信号を出力する回路である。

まず、ジッタ測定回路３００の構成及びジッタを測定する場合の動作を説明する。ジッタ測定回路３００は、ジッタ信号生成部３３０及び積分部３７０を備える。ジッタ信号生成部３３０及び積分部３７０は、同一の半導体パッケージ６００の内部に設けられる。半導体パッケージ６００は、内部と外部とを絶縁する樹脂等の材料で形成され、内部の回路を保護する。また、半導体パッケージ６００に設けられた端子を介して、内部と外部との間で信号を伝送する。

ジッタ信号生成部３３０は、入力信号と、遅延回路により入力信号を遅延させた遅延信号とに基づいて、入力信号のジッタに応じてＨ論理又はＬ論理の少なくとも一方の持続時間が変化するジッタ信号を生成する。例えばジッタ信号生成部３３０は、入力信号に略同期したジッタ信号であって、入力信号のそれぞれの立ち上がりエッジタイミングに応じて、各周期におけるパルス幅が変化するジッタ信号を生成する。

本例におけるジッタ信号生成部３３０は、遅延回路の一例としての可変遅延回路３３２、及び排他的論理和回路３３４を有する。可変遅延回路３３２は、ジッタ信号生成部３３０が出力するパルスが有するべきパルス幅Ｗに応じた遅延量で、入力信号を遅延させる。排他的論理和回路３３４は、入力信号と、可変遅延回路３３２が出力する信号との排他的論理和をジッタ信号として出力する。但し、ジッタ信号生成部３３０の構成は、当該構成に限定されない。例えばジッタ信号生成部３３０は、排他的論理和回路３３４に代えて論理積回路を用いた構成をとることもできる。

スイッチ３５０は、積分部３７０に、ジッタ信号を入力するか、又はキャリブレーション装置１００からの制御信号を入力するかを選択する。例えばスイッチ３５０は、入力信号のジッタを測定する場合にジッタ信号を選択し、ジッタ測定回路３００のキャリブレーションを行う場合に制御信号を選択する。まず、入力信号のジッタを測定する場合の積分部３７０の動作を説明する。

積分部３７０は、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する。例えば積分部３７０は、ジッタ信号がＨ論理及びＬ論理を示す時間に応じて、キャパシタ３７８を充放電するチャージポンプであってよい。上述したように、ジッタ信号の各周期においてＨ論理又はＬ論理が持続する時間は、入力信号のジッタ量に応じて変化するので、ジッタ測定信号のレベルは、入力信号のジッタ量に応じたレベルとなる。例えばジッタ測定信号のレベルを、入力信号の立ち上がりエッジに応じてサンプリングすることにより、入力信号の立ち上がりエッジにおけるタイミングジッタを検出することができる。

積分部３７０は、ジッタ信号生成部３３０が出力するジッタ信号を積分することにより、入力信号のタイミングジッタを復調する。例えば積分部３７０は、ジッタ信号生成部３３０が出力するジッタ信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、当該ジッタ信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。

このような動作により、積分部３７０は、入力信号のタイミングジッタを復調することができる。

本例における積分部３７０は、ソース側電流源３７２、シンク側電流源３７６、キャパシタ３７８、及び充放電制御部３７４を有する。ソース側電流源３７２は、ジッタ測定信号の上述した増加率を規定するソース電流を生成し、シンク側電流源３７６は、ジッタ測定信号の上述した減少率を規定するシンク電流を生成する。

キャパシタ３７８は、ソース側電流源３７２及びシンク側電流源３７６によって充放電されることにより、ジッタ測定信号の電圧レベルを生成する。また、充放電制御部３７４は、ジッタ信号がＨ論理を示す間、ソース電流からシンク電流を減じた電流でキャパシタ３７８を充電させ、ジッタ信号がＬ論理を示す間、シンク電流でキャパシタ３７８を放電させる。

このような構成により、入力信号のタイミングジッタを復調したジッタ測定信号を生成することができる。但し、積分部３７０の構成は、当該構成に限定されない。

例えば、本例においては、充放電制御部３７４とシンク側電流源３７６との接続点に、キャパシタ３７８を接続しているが、他の例においては、充放電制御部３７４とソース側電流源３７２との接続点に、キャパシタ３７８を接続してもよい。この場合、ジッタ信号がＨ論理を示す間、シンク電流からソース電流を減じた電流でキャパシタを放電させ、ジッタ信号がＬ論理を示す間、ソース電流でキャパシタ３７８を充電させる。

図３は、ジッタ測定回路３００が入力信号のジッタを測定する場合の動作の一例を示す図である。上述したように、積分部３７０は、ジッタ信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、ジッタ信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。

積分部３７０は、入力信号にジッタがない場合にジッタ測定信号の極値が所定のレベルとなるように、ソース側電流源３７２及びシンク側電流源３７６の電流値が予め調整される。例えば、極小値が略零のレベルとなり、極大値が一定のレベルとなるように、電流値が予め調整される。

当該調整がされた後に、タイミングジッタを有する入力信号が与えられた場合、ジッタ測定信号の極値は、図３に示すように、当該所定のレベルに対してジッタ量ΔＴに応じた差分ΔＶを有する。即ち、ジッタ測定信号は、入力信号に含まれるジッタ量に応じた信号レベルを示す。当該差分ΔＶをジッタ測定回路３００のゲインで除算することにより、タイミングジッタΔＴを算出することができる。

また、積分部３７０は、ジッタ測定信号の信号レベルを所定のタイミングでサンプル・ホールドするサンプル・ホールド回路を更に有してよい。サンプル・ホールド回路は、ジッタ信号生成部３３０が出力する信号がＨ論理を示す間、ジッタ測定信号を通過して出力し、ジッタ信号生成部３３０が出力する信号がＬ論理を示す間、ジッタ測定信号の信号レベルをホールドして出力してよい。

次に、図１に示したキャリブレーション装置１００の構成及び動作を説明する。キャリブレーション装置１００は、ジッタ測定回路３００のジッタ出力ゲインを測定する。ジッタ出力ゲインとは、例えばジッタ測定回路３００の入力信号に含まれるジッタ量に対する、ジッタ測定信号の信号レベルの比である。

キャリブレーション装置１００は、電流制御部１０、ゲイン算出部５０、電圧測定部７０、及び調整部９０を備える。キャリブレーション装置１００は、半導体パッケージ６００の外部に設けられてよい。

電流制御部１０は、積分部３７０に、キャパシタ３７８を充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる。本例における電流制御部１０は、スイッチ３５０に制御信号を入力する。また、電流制御部１０は、スイッチ３５０を制御して、電流制御部１０からの制御信号を選択させ、積分部３７０に入力させる。

例えば電流制御部１０は、図２に示した構成の積分部３７０に対して、充電電流を出力させる場合にＨ論理の制御信号を入力し、放電電流を出力させる場合にＬ論理の制御信号を入力する。

電圧測定部７０は、電流制御部１０が積分部３７０において、充電電流又は放電電流を出力させている状態で、キャパシタ３７８の電圧変化を測定する。つまり、電圧測定部７０は、キャパシタ３７８の電圧の、単位時間当たりの変化量を測定する。ゲイン算出部５０は、電圧測定部７０が測定した電圧変化に基づいて、積分部３７０のジッタ出力ゲインを算出する。

ジッタ信号生成部３３０は、入力信号の隣り合う２つのエッジにおけるタイミングジッタの差分を出力するので、伝達関数ｓでタイミングジッタを伝達する。ここで、ｓはラプラス変換を示す。また、積分部３７０は、タイミングジッタの差分を積分し、タイミングジッタを比例定数Ｉ／Ｃで電圧に変換するので、タイミングジッタを伝達関数Ｉ／（Ｃ・ｓ）で伝達する。ここで、Ｉは充放電電流の電流値、Ｃはキャパシタ３７８の容量値である。また、充電電流及び放電電流の値が異なる場合、Ｉは充電電流及び放電電流の平均値であってよい。

上記より、ジッタ測定回路３００のジッタ出力ゲインＧ（即ちジッタ伝達関数）は、以下の式で表される。
Ｇ＝ｓ・Ｉ／（Ｃ・ｓ）＝Ｉ／Ｃ

即ち、ジッタ測定回路３００のゲインは、積分部３７０における充放電電流値とキャパシタ３７８の容量値との比により定まる。一方、キャパシタ３７８を充放電電流Ｉで充放電する場合、キャパシタ電圧ｖ（ｔ）は、下式で与えられる。
ｖ（ｔ）＝ｔ・Ｉ／Ｃ

従って、電圧測定部７０が測定する、キャパシタ３７８の電圧の単位時間当たりの変化量からジッタ測定回路３００のジッタ出力ゲインを求めることができる。また、半導体パッケージ６００を介して高周波の信号を送受信せずに、ジッタ出力ゲインを求めることができるので、精度よくジッタ出力ゲインを求めることができる。

また、調整部９０は、ジッタがない入力信号をジッタ測定回路３００に入力した場合に、ジッタ測定信号のレベルが略一定の値を示すように、ソース側電流源３７２及びシンク側電流源３７６の電流値を予め調整してよい。

例えば調整部９０は、図３に示したジッタ測定信号の極大値及び極小値のレベルが、それぞれ略一定となるように、ソース側電流源３７２及びシンク側電流源３７６における電流値を調整してよい。

キャリブレーション装置１００は、ジッタのない入力信号を生成させ、ジッタ測定回路３００に入力させる機能を更に備えてよい。この場合、ジッタの無い入力信号を生成する装置が、半導体パッケージ６００の内部に設けられることが好ましい。調整部９０は、当該装置に入力信号を生成させ、ジッタ測定回路３００に入力させてよい。

また、調整部９０は、ゲイン算出部５０が算出したゲインに基づいて、ジッタ測定回路３００を調整してよい。例えば調整部９０は、ジッタ測定回路３００のゲインが所定の値となるように、ジッタ測定回路３００を調整してよい。この場合、調整部９０は、積分部３７０における充電電流又は放電電流の少なくとも一方を調整してよい。

また、調整部９０は、算出したゲインを、ジッタ測定回路３００に通知してよい。ジッタ測定回路３００は、通知されたゲインを格納するレジスタを更に備えてよい。外部の装置は、ジッタ測定信号と、当該ゲインとをジッタ測定回路３００から受け取ることにより、入力信号のジッタ量を算出することができる。

図４は、充電電流Ｉ１及び放電電流Ｉ２の、キャパシタ３７８の電圧Ｖｏｕｔに対する特性の一例を示す図である。ソース側電流源３７２及びシンク側電流源３７６の特性が理想的である場合、充電電流Ｉ１及び放電電流Ｉ２は、キャパシタ電圧Ｖｏｕｔが変化しても、略一定の電流値となる。この場合、キャパシタ電圧の時間変化率は、キャパシタ電圧の値によらず一定となる。このため、ジッタ測定回路３００のゲインは、キャパシタ３７８を充放電させている状態での任意のキャパシタ電圧Ｖｏｕｔにおける、キャパシタ３７８の電圧Ｖｏｕｔの時間変化率から求めることができる。

しかし、ソース側電流源３７２及びシンク側電流源３７６の特性が理想的でない場合、ソース側電流源３７２及びシンク側電流源３７６の電流値は、キャパシタ３７８の電圧Ｖｏｕｔに応じて変化する。このため、充電電流Ｉ１及び放電電流Ｉ２の電流値が、キャパシタ３７８の電圧Ｖｏｕｔに応じて変化する。この場合、キャパシタ３７８の電圧Ｖｏｕｔの時間変化率は、キャパシタ３７８の電圧Ｖｏｕｔの値に応じて変化する。

ゲイン算出部５０は、所定の動作点におけるキャパシタ３７８の電圧Ｖｏｕｔの時間変化率に基づいて、ジッタ測定回路３００のジッタ出力ゲインを算出してよい。所定の動作点とは、キャパシタ３７８の電圧Ｖｏｕｔが、所定の電圧値となる点である。

ゲイン算出部５０は、キャパシタ３７８の電圧Ｖｏｕｔ、充電電流Ｉ１、又は放電電流Ｉ２のいずれか、若しくはこれらの組み合わせが所定の条件を満たす場合における、電圧Ｖｏｕｔの時間変化率に基づいてゲインを算出してよい。例えばゲイン算出部５０は、キャパシタ３７８の電圧Ｖｏｕｔが、ソース側電流源３７２の電源電圧ＶＤＤの略半分となる動作点における、キャパシタ３７８の電圧Ｖｏｕｔの時間変化率に基づいてゲインを算出してよい。

また、ゲイン算出部５０は、図４に示した充電電流Ｉ１の波形と放電電流Ｉ２の波形とが交差するときの電圧Ｖ１を動作点としてゲインを算出してもよい。この場合、キャリブレーション装置１００は、充電電流Ｉ１及び放電電流Ｉ２の、キャパシタ３７８の電圧Ｖｏｕｔに対する特性を測定する機能を更に備えることが好ましい。

また、電圧測定部７０は、キャパシタ３７８に蓄積される電荷量を略飽和させた状態からキャパシタ３７８に蓄積される電荷量が略零になる状態までキャパシタ３７８を放電させたときの、キャパシタ３７８の電圧の第１の時間波形と、キャパシタ３７８に蓄積される電荷量が略零の状態からキャパシタ３７８に蓄積される電荷量が略飽和した状態までキャパシタ３７８を充電させたときの、キャパシタ３７８の電圧の第２の時間波形とを測定してよい。この場合、ゲイン算出部５０は、第１の時間波形が所定の動作点における電圧値Ｖ１と交差する点における、キャパシタ３７８の電圧Ｖｏｕｔの時間変化率に基づいてゲインを算出してよい。また、ゲイン算出部５０は、第２の時間波形が所定の動作点における電圧値Ｖ１と交差する点における、キャパシタ３７８の電圧Ｖｏｕｔの時間変化率に基づいてゲインを算出してもよい。

図５は、第１の時間波形及び第２の時間波形の一例を示す図である。電流制御部１０は、キャパシタ３７８に蓄積される電荷量を略飽和させた状態からキャパシタ３７８に蓄積される電荷量が略零になる状態までキャパシタ３７８を放電させ、電圧測定部７０は、このときのキャパシタ３７８の電圧Ｖｏｕｔの第１の時間波形を測定する。また、電流制御部１０は、キャパシタ３７８に蓄積される電荷量が略零の状態からキャパシタ３７８に蓄積される電荷量が略飽和した状態までキャパシタ３７８を充電させ、電圧測定部７０は、このときのキャパシタ３７８の電圧Ｖｏｕｔの第２の時間波形を測定する。図５において横軸は、キャパシタ３７８を電荷量が略零の状態又は略飽和した状態において、充放電を開始した時刻からの経過時間を示す。

上述したように、ゲイン算出部５０は、第１の時間波形及び第２の時間波形が所定の動作点における電圧Ｖ１と交差する点におけるキャパシタ３７８の電圧Ｖｏｕｔの時間変化率に基づいて、ゲインを算出してよい。つまり、第１の時間波形をｆ（ｔ）、第２の時間波形をｇ（ｔ）とした場合に、ｆ（ｔ１）＝Ｖ１となる動作点（ｔ１、Ｖ１）及びｇ（ｔ２）＝Ｖ１となる動作点（ｔ２、Ｖ１）における、電圧Ｖｏｕｔの時間変化率に基づいてゲインを算出してよい。このとき、ゲイン算出部５０は、第１の時間波形の微分値ｆ'（ｔ１）の絶対値に基づいてゲインを算出してよく、第２の時間波形の微分値ｇ'（ｔ２）の絶対値に基づいてゲインを算出してよく、またｆ'（ｔ１）及びｇ'（ｔ２）の絶対値の平均値に基づいてゲインを算出してもよい。

このような動作により、ジッタ測定回路３００の動作点Ｖ１におけるゲインを精度よく算出することができる。

また、キャリブレーション装置１００は、キャリブレーションにおいて用いた動作点の電圧を、キャパシタ３７８に印加する手段を更に備えてよい。つまり、ジッタ測定回路３００が入力信号のジッタを測定する場合に、当該手段は、キャパシタ３７８の初期電圧を、当該動作点の電圧に予め設定する。入力信号にジッタがある場合、図３に示したジッタ測定信号において、当該初期電圧と極値の電圧との差分がジッタ量に対応する。

図６は、ジッタ測定回路３００の構成の他の例を示す図である。本例におけるジッタ信号生成部３３０は、可変遅延回路３３２、位相周波数検出器３３６を有する。可変遅延回路３３２は、入力信号の周期の整数倍の遅延を生成する。

位相周波数検出器３３６は、与えられる２つの信号において、対応するエッジの位相差に応じたパルス幅の信号を出力する。可変遅延回路３３２における遅延量が、入力信号の１周期と略等しい遅延量である場合、位相周波数検出器３３６は、入力信号のそれぞれのエッジの位相と、当該エッジの前の周期におけるエッジの位相との位相差に応じたパルス幅のジッタ信号を、充電制御部３８０及び放電制御部３８２のゲート端子に出力する。位相周波数検出器３３６は、図３に示したジッタ信号と略同一のジッタ信号を生成してよい。

第１のスイッチ３５０−１及び第２のスイッチ３５０−２は、積分部３７０に、ジッタ信号を入力するか、又はキャリブレーション装置１００からの制御信号を入力するかを選択する。例えば第１のスイッチ３５０−１及び第２のスイッチ３５０−２は、入力信号のジッタを測定する場合にジッタ信号を選択し、ジッタ測定回路３００のキャリブレーションを行う場合に制御信号を選択する。

ジッタ測定回路３００のキャリブレーションを行う場合、電流制御部１０は、第１のスイッチ３５０−１及び第２のスイッチ３５０−２に制御信号を入力する。また、電流制御部１０は、第１のスイッチ３５０−１及び第２のスイッチ３５０−２を制御して、電流制御部１０からの制御信号を選択させ、積分部３７０に入力させる。例えば電流制御部１０は、キャパシタ３７８を充電させる場合に、第１のスイッチ３５０−１及び第２のスイッチ３５０−２にＬ論理の制御信号を入力し、キャパシタ３７８を放電させる場合に、第１のスイッチ３５０−１及び第２のスイッチ３５０−２にＨ論理の制御信号を入力してよい。

本例における積分部３７０は、ソース側電流源３７２、シンク側電流源３７６、キャパシタ３７８、充電制御部３８０、及び放電制御部３８２を有する。ソース側電流源３７２、シンク側電流源３７６、及びキャパシタ３７８は、図２において同一の符号を付したものと同様の機能を有する。

充電制御部３８０は、ジッタ信号に応じて、ソース側電流源３７２によりキャパシタ３７８を充電するか否かを切り替える。また放電制御部３８２は、ジッタ信号に応じて、シンク側電流源３７６によりキャパシタ３７８を放電するか否かを切り替える。

充電制御部３８０及び放電制御部３８２は、例えばＦＥＴであって、それぞれ異なる極性を有する。例えば、充電制御部３８０及び放電制御部３８２は、ジッタ信号をゲート端子に受け取り、充電制御部３８０は、ジッタ信号がＬ論理を示す場合にキャパシタ３７８を充電させ、放電制御部３８２は、ジッタ信号がＨ論理を示す場合にキャパシタ３７８を放電させる。

このような構成によっても、入力信号のジッタを復調したジッタ測定信号を生成することができる。そして、キャリブレーション装置１００は、ジッタ測定回路３００のゲインを算出することができる。キャリブレーション装置１００の機能及び構成は、図１に関連して説明したキャリブレーション装置１００と同様である。尚、ジッタ測定回路３００は、図２に示したジッタ信号生成部３３０と、図６に示した積分部３７０とを組み合わせた構成であってよく、図６に示したジッタ信号生成部３３０と、図２に示した積分部３７０とを組み合わせた構成であってもよい。

図７は、ジッタ測定回路３００の構成の他の例を示す図である。本例において入力信号はデータ信号であり、ジッタ測定回路３００は、当該データ信号のジッタを復調する。本例におけるジッタ測定回路３００は、図２又は図６において説明したジッタ測定回路３００の構成に加え、相補データ生成器３３８、排他的論理和回路３６０、及びスイッチ３２１を有する。

相補データ生成器３３８は、データ信号のデータ値が遷移しないビット境界で、データ値が遷移する相補データ信号を生成する。相補データ生成器３３８の動作例及び構成例は、図８及び図９において後述する。

排他的論理和回路３６０は、データ信号と相補データ信号との排他的論理和を出力する。相補データ生成信号は、データ信号のデータ値が遷移しないビット境界で、データ値が遷移するので、データ信号との排他的論理和は、データ信号のそれぞれのビット境界でエッジを有するクロック信号となる。

ここで、クロック信号とは、略一定の周期でエッジを有する信号であり、データ信号とは、略一定の周期でエッジを有するとは限らない信号である。

スイッチ３２１は、入力信号又は排他的論理和回路３６０が出力する信号のいずれかを選択して、ジッタ信号生成部３３０に入力する。例えばスイッチ３２１は、入力信号がデータ信号である場合に、排他的論理和回路３６０が出力する信号を選択し、入力信号がクロック信号である場合に、入力信号を選択してジッタ信号生成部３３０に入力する。

このような構成により、ジッタ測定回路３００は、データ信号のジッタを測定することができる。また、本例におけるジッタ測定回路３００に対しても、キャリブレーション装置１００は、積分部３７０のゲインを算出することができる。キャリブレーション装置１００の機能及び構成は、図１に関連して説明したキャリブレーション装置１００と同様である。

図８は、相補データ生成器３３８の動作の一例を示すタイミングチャートである。相補データ生成器３３８は、入力信号（データ信号）を受け取り、入力信号の相補データ信号（complementary data signal)を生成する。相補データ信号とは、入力信号のデータ区間の境界毎に、当該データ区間の境界において入力信号のデータ値の遷移が無いことを条件としてエッジが設けられる信号である。例えば、相補データ信号は、入力信号のエッジと、相補データ信号のエッジとを同一の時間軸に並べた場合に、これらのエッジが略同一の時間間隔で配列される信号であってよい。また、入力信号のデータ区間とは、例えばシリアル伝送される入力信号において連続しない一つのデータが保持される時間を指す。また、多値化して伝送される入力信号においては、シンボルのデータが保持される時間を指してもよい。つまり、データ区間とは、入力信号のビット間隔であってよく、またシンボル間隔であってもよい。例えば、図８においては、入力信号のデータ区間はＴであり、時間（０−６Ｔ）におけるデータパターンは、１１０００１である。

図８に示した例においては、区間（０−Ｔ、Ｔ−２Ｔ、３Ｔ−４Ｔ、・・・）が、データ区間（Ｄ１、Ｄ２、Ｄ３、・・・）に対応する。また、それぞれのデータ区間の境界は、（０、Ｔ、２Ｔ、３Ｔ、・・・）である。本例において、データ区間の境界（０、２Ｔ、５Ｔ）で、入力信号のデータ値が遷移し、データ区間の境界（Ｔ、３Ｔ、４Ｔ）において、入力信号のデータ値が遷移しない。このため、相補データ生成器３３８は、入力信号のエッジが存在しないデータ区間の境界（Ｔ、３Ｔ、４Ｔ）においてエッジを有する相補データ信号を生成する。

入力信号は、略一定のデータ区間を有するので、入力信号のエッジのタイミングは、タイミング（０、Ｔ、２Ｔ、・・・）のいずれかと略同一となる。このような場合、相補データ生成器３３８は、入力信号のエッジが存在しないデータ区間の境界で、エッジを有する相補データ信号を生成することが好ましい。これにより、入力信号及び相補データ信号の双方のエッジを考慮すると、略一定間隔にエッジが配列される。このような動作により、ジッタ測定回路３００は、略一定間隔で動作することができ、動作間隔等の差異による出力のバラツキを低減し、精度よくジッタを復調することができる。

排他的論理和回路３６０は、入力信号及び相補データ信号の排他的論理和を出力する。これにより、略一定間隔にエッジが配列された信号を生成することができる。そして、当該信号には、入力信号のジッタ成分が保存される。

図９は、相補データ生成器３３８の構成の一例を示す図である。本例における相補データ生成器３３８は、クロック再生器３４１、第１のＤフリップフロップ３４２、第２のＤフリップフロップ３４３、一致検出器３４４、第３のＤフリップフロップ３４５、及び周波数分周器３４６を有する。

クロック再生器３４１は、入力信号に基づいて、入力信号のデータ区間と略同一の周期を有するクロック信号を生成する。第１のＤフリップフロップ３４２は、入力信号を、当該クロック信号に応じて取り込み、出力する。

第２のＤフリップフロップ３４３は、第１のＤフリップフロップ３４２が出力する信号を、当該クロック信号に応じて取り込み、出力する。つまり、第２のＤフリップフロップ３４３は、第１のＤフリップフロップ３４２が出力する信号を、入力信号のデータ区間の１周期分遅延させて出力する。

一致検出器３４４は、第１のＤフリップフロップ３４２が出力する信号の値と、第２のＤフリップフロップ３４３が出力する信号の値とが一致した場合にＨ論理を示す一致信号を出力する。

第３のＤフリップフロップ３４５は、一致検出器３４４が出力する信号を、当該クロック信号に応じて取り込んで出力し、当該出力信号により内部データがリセットされる。つまり、第３のＤフリップフロップ３４５は、当該クロック信号の立ち上がりエッジを受け取ったときに、一致検出器３４４から受け取る信号が論理値Ｈを示す場合に、入力信号のデータ区間より短い微少パルス幅のパルスを出力する。

周波数分周器３４６は、第３のＤフリップフロップ３４５が出力する信号を２分周し、相補データ信号を生成する。ここで２分周とは、第３のＤフリップフロップ３４５が出力する信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて論理値が遷移する信号を生成することをいう。

このような構成により、入力信号の相補データ信号を容易に生成することができる。また、相補データ生成器３３８の構成は、当該構成例には限定されない。相補データ生成器３３８は、多様な構成を有することができる。例えば、相補データ生成器３３８は、入力信号をサンプリングしたデジタルデータに基づいてクロック信号を演算により求めて出力してもよい。

図１０は、本発明の一つの実施形態に係る試験装置４００の構成の一例を示す図である。試験装置４００は、半導体回路等の被測定回路５００を試験する装置であって、キャリブレーション装置１００及び判定部４１０を備える。また、被測定回路５００は、ジッタ測定回路３００と同一の半導体パッケージ６００の内部に設けられる。ジッタ測定回路３００及びキャリブレーション装置１００は、図１から図９において説明したジッタ測定回路３００及びキャリブレーション装置１００と同一である。

キャリブレーション装置１００は、ジッタ測定回路３００のゲインを予め測定する。キャリブレーション装置１００がジッタ測定回路３００のゲインを算出した後、ジッタ測定回路３００は、被測定回路５００が出力する被測定信号のジッタに応じたジッタ測定信号を出力する。

判定部４１０は、ジッタ測定回路３００が出力するジッタ測定信号に基づいて、被測定回路５００の良否を判定する。例えば判定部４１０は、ジッタ測定信号のレベルを、調整部９０から通知されるゲインで除算することにより、被測定信号のジッタを算出してよい。判定部４１０は、被測定信号のジッタが、所定値より大きいか否かにより、被測定回路５００の良否を判定してよい。

上述したように、半導体パッケージ６００の内部にジッタ測定回路３００が設けられている場合であっても、キャリブレーション装置１００は、ジッタ測定回路３００のジッタ出力ゲインを精度よく算出することができる。このため、被測定回路５００の良否を精度よく判定することができる。

上記説明から明らかなように、以上の実施形態によれば、ジッタ測定回路３００のジッタ出力ゲインを精度よく算出することができる。また、被測定回路５００の良否を精度よく判定することができる。

特に、ジッタ測定回路３００が被測定回路５００と同一の半導体パッケージ６００の内部に設けられている場合に、ジッタ測定回路３００のジッタ出力ゲインを精度よく算出することができる。

以上、本発明の（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (8)

1. 入力信号のジッタに応じてＨ論理又はＬ論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、前記ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、前記ジッタ信号を積分し、前記入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション装置であって、
   前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、
   前記電流制御部が前記充電電流又は放電電流を出力させている状態において、前記キャパシタの電圧変化を測定する電圧測定部と、
   前記電圧測定部が測定した前記電圧変化に基づいて、前記積分部のゲインを算出するゲイン算出部と
   を備え、
   前記電圧測定部は、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定するキャリブレーション装置。
2. 前記積分部は、前記充電電流を生成するソース側電流源、及び前記放電電流を生成するシンク側電流源を有し、前記ソース側電流源及び前記シンク側電流源は、前記キャパシタの電圧に応じて電流値が変化する特性を有し、
   前記電流制御部は、前記キャパシタに蓄積される電荷量を略飽和させた状態、又は前記キャパシタに蓄積される電荷量を略零にさせた状態から、前記キャパシタを放電させ、又は前記キャパシタを充電する
   請求項１に記載のキャリブレーション装置。
3. 前記ゲイン算出部は、前記積分部の動作点における前記キャパシタの電圧変化に基づいてゲインを算出する
   請求項２に記載のキャリブレーション装置。
4. 前記ジッタ信号生成部は、前記入力信号のジッタに応じてＨ論理又はＬ論理の一方の持続時間が変化するジッタ信号を生成し、
   前記積分部は、前記ジッタ信号の一方の論理値に応じて所定の充電電流を前記キャパシタに供給するソース側電流源、及び前記ジッタ信号の他方に応じて所定の放電電流を前記キャパシタから引き抜くシンク側電流源を有し、
   前記電流制御部は、前記入力信号のジッタに応じて持続時間が変化する前記ジッタ信号の論理値により制御される前記ソース側電流源又は前記シンク側電流源と、前記キャパシタとを接続し、
   前記電圧測定部は、前記電流制御部が、前記ソース側電流源又は前記シンク側電流源と、前記キャパシタとを接続している状態において、前記キャパシタの電圧変化を測定する
   請求項１に記載のキャリブレーション装置。
5. ジッタがない前記入力信号を前記ジッタ測定回路に入力した場合に、前記ジッタ測定信号のレベルが略一定の値を示すように、前記ソース側電流源及び前記シンク側電流源の電流値を予め調整する調整部を更に備える
   請求項４に記載のキャリブレーション装置。
6. 前記ジッタ測定回路は、半導体パッケージの内部に形成され、
   前記電流制御部は、前記半導体パッケージの外部から、前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる制御信号を供給する
   請求項１に記載のキャリブレーション装置。
7. 入力信号のジッタに応じてＨ論理又はＬ論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、前記ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、前記ジッタ信号を積分し、前記入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション方法であって、
   前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させ、
   前記積分部に、前記充電電流又は放電電流を出力させている状態において、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定し、
   測定した前記電圧変化に基づいて、前記積分部のゲインを算出するキャリブレーション方法。
8. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスが出力する被測定信号と、可変遅延回路により前記被測定信号を遅延させた遅延信号とに基づいて、前記被測定信号のジッタ量に応じたレベルのジッタ測定信号を出力するジッタ測定回路と、
   前記ジッタ測定信号に基づいて前記被試験デバイスの良否を判定する判定部と、
   前記ジッタ測定回路を予めキャリブレーションするキャリブレーション装置と
   を備え、
   前記キャリブレーション装置は、
   積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、
   前記電流制御部が前記充電電流又は放電電流を出力させている状態において、前記キャパシタの電圧変化を測定する電圧測定部と、
   前記電圧測定部が測定した前記電圧変化に基づいて、前記積分部のゲインを算出するゲイン算出部と
   を有し、
   前記電圧測定部は、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定する試験装置。

Images