JP5202324B2 - キャリブレーション装置、キャリブレーション方法、及び試験装置 - Google Patents

キャリブレーション装置、キャリブレーション方法、及び試験装置 Download PDF

Info

Publication number
JP5202324B2
JP5202324B2 JP2008539778A JP2008539778A JP5202324B2 JP 5202324 B2 JP5202324 B2 JP 5202324B2 JP 2008539778 A JP2008539778 A JP 2008539778A JP 2008539778 A JP2008539778 A JP 2008539778A JP 5202324 B2 JP5202324 B2 JP 5202324B2
Authority
JP
Japan
Prior art keywords
jitter
signal
capacitor
current
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008539778A
Other languages
English (en)
Other versions
JPWO2008047683A1 (ja
Inventor
雅裕 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2008047683A1 publication Critical patent/JPWO2008047683A1/ja
Application granted granted Critical
Publication of JP5202324B2 publication Critical patent/JP5202324B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26Measuring noise figure; Measuring signal-to-noise ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、キャリブレーション装置、キャリブレーション方法、及び試験装置に関する。特に本発明は、入力信号のジッタを測定するジッタ測定回路をキャリブレーションするキャリブレーション装置に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
1. 出願番号 11/582,142 出願日 2006年10月17日
ジッタを測定する回路として、オンチップでジッタを測定する回路が考えられる。例えば、当該回路は、チップ内で生成される高周波信号のジッタを測定し、被測定信号のジッタ振幅を電圧振幅に変換してチップ外に出力する。当該電圧振幅を、ジッタ測定回路のジッタ出力ゲインで除算することにより、チップ外においてジッタ値を検出することができる。
ジッタ測定回路のジッタ出力ゲインは、回路設計に基づく設計値を用いることができる。また、他の方式として、チップ外から既知のジッタを有する信号をジッタ測定回路に与え、ジッタ測定回路の出力振幅を測定する場合も考えられる。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
しかし、半導体の製造プロセスが微細化するに伴い、ジッタ測定回路のトランジスタ、抵抗、容量等の回路要素の特性が、プロセス変動により大きくばらつくようになっている。このため、実際のジッタ出力ゲインは設計値に対して大きな誤差を有してしまう。
また、チップ外部から既知のジッタを有する信号を入力する方式では、ジッタ測定回路の特性が、オンチップの高周波信号を測定する場合と同等となるように、オンチップの高周波信号と同等の周波数を有する信号を外部から入力する必要がある。しかし、チップの入力ピンから、例えば数GHz程度の高周波数の信号をチップ内に供給することは困難である。
また係る場合には、高周波信号は容易に品質劣化するので、ジッタ測定回路に入力される信号のジッタ振幅は、チップ外において印加した信号のジッタ振幅と等しくならない。このため、ジッタ測定回路に実際に入力される信号のジッタ振幅が不明確となり、ジッタ出力ゲインを精度よく求めることが困難である。
また、信号品質を劣化させることなく高周波信号をジッタ測定回路に入力すれば、ジッタ出力ゲインを精度よく求めることができるが、この場合、多大な設計コストを要するという問題が生じる。
そこで本明細書に含まれる技術革新(イノベーション)の1つの側面においては、上記の課題を解決することのできるキャリブレーション装置、キャリブレーション方法、及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
即ち、本明細書に含まれるイノベーションに関連する第1の側面によるキャリブレーション装置の一つの例によると、入力信号のジッタに応じてH論理又はL論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション装置であって、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、電流制御部が充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定する電圧測定部と、電圧測定部が測定した電圧変化に基づいて、積分部のゲインを算出するゲイン算出部とを備えるキャリブレーション装置を提供する。
本明細書に含まれるイノベーションに関連する第2の側面によるキャリブレーション方法の一つの例によると、入力信号のジッタに応じてH論理又はL論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション方法であって、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させ、積分部に、充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定し、測定した電圧変化に基づいて、積分部のゲインを算出するキャリブレーション方法を提供する。
本明細書に含まれるイノベーションに関連する第3の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号と、可変遅延回路により被測定信号を遅延させた遅延信号とに基づいて、被測定信号のジッタ量に応じたレベルのジッタ測定信号を出力するジッタ測定回路と、ジッタ測定信号に基づいて被試験デバイスの良否を判定する判定部と、ジッタ測定回路を予めキャリブレーションするキャリブレーション装置とを備え、キャリブレーション装置は、積分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、電流制御部が充電電流又は放電電流を出力させている状態において、キャパシタの電圧変化を測定する電圧測定部と、電圧測定部が測定した電圧変化に基づいて、積分部のゲインを算出するゲイン算出部とを有する試験装置を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
図1は、本発明の一つの実施形態に係るキャリブレーション装置100の構成の一例を示す図である。 図2は、ジッタ測定回路300の詳細な構成の一例を示す図である。 図3は、ジッタ測定回路300が入力信号のジッタを測定する場合の動作の一例を示す図である。 図4は、充電電流I1及び放電電流I2の、キャパシタ378の電圧Voutに対する特性の一例を示す図である。 図5は、第1の時間波形及び第2の時間波形の一例を示す図である。 図6は、ジッタ測定回路300の構成の他の例を示す図である。 図7は、ジッタ測定回路300の構成の他の例を示す図である。 図8は、相補データ生成器338の動作の一例を示すタイミングチャートである。 図9は、相補データ生成器338の構成の一例を示す図である。 図10は、本発明の一つの実施形態に係る試験装置400の構成の一例を示す図である。
符号の説明
100・・・キャリブレーション装置、50・・・ゲイン算出部、70・・・電圧測定部、90・・・調整部、300・・・ジッタ測定回路、321・・・スイッチ、330・・・ジッタ信号生成部、332・・・可変遅延回路、334・・・排他的論理和回路、336・・・位相周波数検出器、338・・・相補データ生成器、341・・・クロック再生器、342・・・第1のDフリップフロップ、343・・・第2のDフリップフロップ、344・・・一致検出器、345・・・第3のDフリップフロップ、346・・・周波数分周器、350・・・スイッチ、360・・・排他的論理和回路、370・・・積分部、372・・・ソース側電流源、374・・・充放電制御部、376・・・シンク側電流源、378・・・キャパシタ、380・・・充電制御部、382・・・放電制御部、400・・・試験装置、410・・・判定部、500・・・被測定回路、600・・・半導体パッケージ
以下、発明の実施の形態を通じて本発明の(一)側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係るキャリブレーション装置100の構成の一例を示す図である。また、図2は、ジッタ測定回路300の詳細な構成の一例を示す図である。キャリブレーション装置100は、ジッタ測定回路300をキャリブレーションする。ここで、ジッタ測定回路300は、例えば半導体回路等の被測定回路からの入力信号に含まれるジッタの振幅(ジッタ量)を測定し、当該ジッタ量に応じたジッタ測定信号を出力する回路である。
まず、ジッタ測定回路300の構成及びジッタを測定する場合の動作を説明する。ジッタ測定回路300は、ジッタ信号生成部330及び積分部370を備える。ジッタ信号生成部330及び積分部370は、同一の半導体パッケージ600の内部に設けられる。半導体パッケージ600は、内部と外部とを絶縁する樹脂等の材料で形成され、内部の回路を保護する。また、半導体パッケージ600に設けられた端子を介して、内部と外部との間で信号を伝送する。
ジッタ信号生成部330は、入力信号と、遅延回路により入力信号を遅延させた遅延信号とに基づいて、入力信号のジッタに応じてH論理又はL論理の少なくとも一方の持続時間が変化するジッタ信号を生成する。例えばジッタ信号生成部330は、入力信号に略同期したジッタ信号であって、入力信号のそれぞれの立ち上がりエッジタイミングに応じて、各周期におけるパルス幅が変化するジッタ信号を生成する。
本例におけるジッタ信号生成部330は、遅延回路の一例としての可変遅延回路332、及び排他的論理和回路334を有する。可変遅延回路332は、ジッタ信号生成部330が出力するパルスが有するべきパルス幅Wに応じた遅延量で、入力信号を遅延させる。排他的論理和回路334は、入力信号と、可変遅延回路332が出力する信号との排他的論理和をジッタ信号として出力する。但し、ジッタ信号生成部330の構成は、当該構成に限定されない。例えばジッタ信号生成部330は、排他的論理和回路334に代えて論理積回路を用いた構成をとることもできる。
スイッチ350は、積分部370に、ジッタ信号を入力するか、又はキャリブレーション装置100からの制御信号を入力するかを選択する。例えばスイッチ350は、入力信号のジッタを測定する場合にジッタ信号を選択し、ジッタ測定回路300のキャリブレーションを行う場合に制御信号を選択する。まず、入力信号のジッタを測定する場合の積分部370の動作を説明する。
積分部370は、ジッタ信号を積分し、入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する。例えば積分部370は、ジッタ信号がH論理及びL論理を示す時間に応じて、キャパシタ378を充放電するチャージポンプであってよい。上述したように、ジッタ信号の各周期においてH論理又はL論理が持続する時間は、入力信号のジッタ量に応じて変化するので、ジッタ測定信号のレベルは、入力信号のジッタ量に応じたレベルとなる。例えばジッタ測定信号のレベルを、入力信号の立ち上がりエッジに応じてサンプリングすることにより、入力信号の立ち上がりエッジにおけるタイミングジッタを検出することができる。
積分部370は、ジッタ信号生成部330が出力するジッタ信号を積分することにより、入力信号のタイミングジッタを復調する。例えば積分部370は、ジッタ信号生成部330が出力するジッタ信号がH論理を示す間、所定の増加率で信号レベルが増加し、当該ジッタ信号がL論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。
このような動作により、積分部370は、入力信号のタイミングジッタを復調することができる。
本例における積分部370は、ソース側電流源372、シンク側電流源376、キャパシタ378、及び充放電制御部374を有する。ソース側電流源372は、ジッタ測定信号の上述した増加率を規定するソース電流を生成し、シンク側電流源376は、ジッタ測定信号の上述した減少率を規定するシンク電流を生成する。
キャパシタ378は、ソース側電流源372及びシンク側電流源376によって充放電されることにより、ジッタ測定信号の電圧レベルを生成する。また、充放電制御部374は、ジッタ信号がH論理を示す間、ソース電流からシンク電流を減じた電流でキャパシタ378を充電させ、ジッタ信号がL論理を示す間、シンク電流でキャパシタ378を放電させる。
このような構成により、入力信号のタイミングジッタを復調したジッタ測定信号を生成することができる。但し、積分部370の構成は、当該構成に限定されない。
例えば、本例においては、充放電制御部374とシンク側電流源376との接続点に、キャパシタ378を接続しているが、他の例においては、充放電制御部374とソース側電流源372との接続点に、キャパシタ378を接続してもよい。この場合、ジッタ信号がH論理を示す間、シンク電流からソース電流を減じた電流でキャパシタを放電させ、ジッタ信号がL論理を示す間、ソース電流でキャパシタ378を充電させる。
図3は、ジッタ測定回路300が入力信号のジッタを測定する場合の動作の一例を示す図である。上述したように、積分部370は、ジッタ信号がH論理を示す間、所定の増加率で信号レベルが増加し、ジッタ信号がL論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。
積分部370は、入力信号にジッタがない場合にジッタ測定信号の極値が所定のレベルとなるように、ソース側電流源372及びシンク側電流源376の電流値が予め調整される。例えば、極小値が略零のレベルとなり、極大値が一定のレベルとなるように、電流値が予め調整される。
当該調整がされた後に、タイミングジッタを有する入力信号が与えられた場合、ジッタ測定信号の極値は、図3に示すように、当該所定のレベルに対してジッタ量ΔTに応じた差分ΔVを有する。即ち、ジッタ測定信号は、入力信号に含まれるジッタ量に応じた信号レベルを示す。当該差分ΔVをジッタ測定回路300のゲインで除算することにより、タイミングジッタΔTを算出することができる。
また、積分部370は、ジッタ測定信号の信号レベルを所定のタイミングでサンプル・ホールドするサンプル・ホールド回路を更に有してよい。サンプル・ホールド回路は、ジッタ信号生成部330が出力する信号がH論理を示す間、ジッタ測定信号を通過して出力し、ジッタ信号生成部330が出力する信号がL論理を示す間、ジッタ測定信号の信号レベルをホールドして出力してよい。
次に、図1に示したキャリブレーション装置100の構成及び動作を説明する。キャリブレーション装置100は、ジッタ測定回路300のジッタ出力ゲインを測定する。ジッタ出力ゲインとは、例えばジッタ測定回路300の入力信号に含まれるジッタ量に対する、ジッタ測定信号の信号レベルの比である。
キャリブレーション装置100は、電流制御部10、ゲイン算出部50、電圧測定部70、及び調整部90を備える。キャリブレーション装置100は、半導体パッケージ600の外部に設けられてよい。
電流制御部10は、積分部370に、キャパシタ378を充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる。本例における電流制御部10は、スイッチ350に制御信号を入力する。また、電流制御部10は、スイッチ350を制御して、電流制御部10からの制御信号を選択させ、積分部370に入力させる。
例えば電流制御部10は、図2に示した構成の積分部370に対して、充電電流を出力させる場合にH論理の制御信号を入力し、放電電流を出力させる場合にL論理の制御信号を入力する。
電圧測定部70は、電流制御部10が積分部370において、充電電流又は放電電流を出力させている状態で、キャパシタ378の電圧変化を測定する。つまり、電圧測定部70は、キャパシタ378の電圧の、単位時間当たりの変化量を測定する。ゲイン算出部50は、電圧測定部70が測定した電圧変化に基づいて、積分部370のジッタ出力ゲインを算出する。
ジッタ信号生成部330は、入力信号の隣り合う2つのエッジにおけるタイミングジッタの差分を出力するので、伝達関数sでタイミングジッタを伝達する。ここで、sはラプラス変換を示す。また、積分部370は、タイミングジッタの差分を積分し、タイミングジッタを比例定数I/Cで電圧に変換するので、タイミングジッタを伝達関数I/(C・s)で伝達する。ここで、Iは充放電電流の電流値、Cはキャパシタ378の容量値である。また、充電電流及び放電電流の値が異なる場合、Iは充電電流及び放電電流の平均値であってよい。
上記より、ジッタ測定回路300のジッタ出力ゲインG(即ちジッタ伝達関数)は、以下の式で表される。
G=s・I/(C・s)=I/C
即ち、ジッタ測定回路300のゲインは、積分部370における充放電電流値とキャパシタ378の容量値との比により定まる。一方、キャパシタ378を充放電電流Iで充放電する場合、キャパシタ電圧v(t)は、下式で与えられる。
v(t)=t・I/C
従って、電圧測定部70が測定する、キャパシタ378の電圧の単位時間当たりの変化量からジッタ測定回路300のジッタ出力ゲインを求めることができる。また、半導体パッケージ600を介して高周波の信号を送受信せずに、ジッタ出力ゲインを求めることができるので、精度よくジッタ出力ゲインを求めることができる。
また、調整部90は、ジッタがない入力信号をジッタ測定回路300に入力した場合に、ジッタ測定信号のレベルが略一定の値を示すように、ソース側電流源372及びシンク側電流源376の電流値を予め調整してよい。
例えば調整部90は、図3に示したジッタ測定信号の極大値及び極小値のレベルが、それぞれ略一定となるように、ソース側電流源372及びシンク側電流源376における電流値を調整してよい。
キャリブレーション装置100は、ジッタのない入力信号を生成させ、ジッタ測定回路300に入力させる機能を更に備えてよい。この場合、ジッタの無い入力信号を生成する装置が、半導体パッケージ600の内部に設けられることが好ましい。調整部90は、当該装置に入力信号を生成させ、ジッタ測定回路300に入力させてよい。
また、調整部90は、ゲイン算出部50が算出したゲインに基づいて、ジッタ測定回路300を調整してよい。例えば調整部90は、ジッタ測定回路300のゲインが所定の値となるように、ジッタ測定回路300を調整してよい。この場合、調整部90は、積分部370における充電電流又は放電電流の少なくとも一方を調整してよい。
また、調整部90は、算出したゲインを、ジッタ測定回路300に通知してよい。ジッタ測定回路300は、通知されたゲインを格納するレジスタを更に備えてよい。外部の装置は、ジッタ測定信号と、当該ゲインとをジッタ測定回路300から受け取ることにより、入力信号のジッタ量を算出することができる。
図4は、充電電流I1及び放電電流I2の、キャパシタ378の電圧Voutに対する特性の一例を示す図である。ソース側電流源372及びシンク側電流源376の特性が理想的である場合、充電電流I1及び放電電流I2は、キャパシタ電圧Voutが変化しても、略一定の電流値となる。この場合、キャパシタ電圧の時間変化率は、キャパシタ電圧の値によらず一定となる。このため、ジッタ測定回路300のゲインは、キャパシタ378を充放電させている状態での任意のキャパシタ電圧Voutにおける、キャパシタ378の電圧Voutの時間変化率から求めることができる。
しかし、ソース側電流源372及びシンク側電流源376の特性が理想的でない場合、ソース側電流源372及びシンク側電流源376の電流値は、キャパシタ378の電圧Voutに応じて変化する。このため、充電電流I1及び放電電流I2の電流値が、キャパシタ378の電圧Voutに応じて変化する。この場合、キャパシタ378の電圧Voutの時間変化率は、キャパシタ378の電圧Voutの値に応じて変化する。
ゲイン算出部50は、所定の動作点におけるキャパシタ378の電圧Voutの時間変化率に基づいて、ジッタ測定回路300のジッタ出力ゲインを算出してよい。所定の動作点とは、キャパシタ378の電圧Voutが、所定の電圧値となる点である。
ゲイン算出部50は、キャパシタ378の電圧Vout、充電電流I1、又は放電電流I2のいずれか、若しくはこれらの組み合わせが所定の条件を満たす場合における、電圧Voutの時間変化率に基づいてゲインを算出してよい。例えばゲイン算出部50は、キャパシタ378の電圧Voutが、ソース側電流源372の電源電圧VDDの略半分となる動作点における、キャパシタ378の電圧Voutの時間変化率に基づいてゲインを算出してよい。
また、ゲイン算出部50は、図4に示した充電電流I1の波形と放電電流I2の波形とが交差するときの電圧V1を動作点としてゲインを算出してもよい。この場合、キャリブレーション装置100は、充電電流I1及び放電電流I2の、キャパシタ378の電圧Voutに対する特性を測定する機能を更に備えることが好ましい。
また、電圧測定部70は、キャパシタ378に蓄積される電荷量を略飽和させた状態からキャパシタ378に蓄積される電荷量が略零になる状態までキャパシタ378を放電させたときの、キャパシタ378の電圧の第1の時間波形と、キャパシタ378に蓄積される電荷量が略零の状態からキャパシタ378に蓄積される電荷量が略飽和した状態までキャパシタ378を充電させたときの、キャパシタ378の電圧の第2の時間波形とを測定してよい。この場合、ゲイン算出部50は、第1の時間波形が所定の動作点における電圧値V1と交差する点における、キャパシタ378の電圧Voutの時間変化率に基づいてゲインを算出してよい。また、ゲイン算出部50は、第2の時間波形が所定の動作点における電圧値V1と交差する点における、キャパシタ378の電圧Voutの時間変化率に基づいてゲインを算出してもよい。
図5は、第1の時間波形及び第2の時間波形の一例を示す図である。電流制御部10は、キャパシタ378に蓄積される電荷量を略飽和させた状態からキャパシタ378に蓄積される電荷量が略零になる状態までキャパシタ378を放電させ、電圧測定部70は、このときのキャパシタ378の電圧Voutの第1の時間波形を測定する。また、電流制御部10は、キャパシタ378に蓄積される電荷量が略零の状態からキャパシタ378に蓄積される電荷量が略飽和した状態までキャパシタ378を充電させ、電圧測定部70は、このときのキャパシタ378の電圧Voutの第2の時間波形を測定する。図5において横軸は、キャパシタ378を電荷量が略零の状態又は略飽和した状態において、充放電を開始した時刻からの経過時間を示す。
上述したように、ゲイン算出部50は、第1の時間波形及び第2の時間波形が所定の動作点における電圧V1と交差する点におけるキャパシタ378の電圧Voutの時間変化率に基づいて、ゲインを算出してよい。つまり、第1の時間波形をf(t)、第2の時間波形をg(t)とした場合に、f(t1)=V1となる動作点(t1、V1)及びg(t2)=V1となる動作点(t2、V1)における、電圧Voutの時間変化率に基づいてゲインを算出してよい。このとき、ゲイン算出部50は、第1の時間波形の微分値f'(t1)の絶対値に基づいてゲインを算出してよく、第2の時間波形の微分値g'(t2)の絶対値に基づいてゲインを算出してよく、またf'(t1)及びg'(t2)の絶対値の平均値に基づいてゲインを算出してもよい。
このような動作により、ジッタ測定回路300の動作点V1におけるゲインを精度よく算出することができる。
また、キャリブレーション装置100は、キャリブレーションにおいて用いた動作点の電圧を、キャパシタ378に印加する手段を更に備えてよい。つまり、ジッタ測定回路300が入力信号のジッタを測定する場合に、当該手段は、キャパシタ378の初期電圧を、当該動作点の電圧に予め設定する。入力信号にジッタがある場合、図3に示したジッタ測定信号において、当該初期電圧と極値の電圧との差分がジッタ量に対応する。
図6は、ジッタ測定回路300の構成の他の例を示す図である。本例におけるジッタ信号生成部330は、可変遅延回路332、位相周波数検出器336を有する。可変遅延回路332は、入力信号の周期の整数倍の遅延を生成する。
位相周波数検出器336は、与えられる2つの信号において、対応するエッジの位相差に応じたパルス幅の信号を出力する。可変遅延回路332における遅延量が、入力信号の1周期と略等しい遅延量である場合、位相周波数検出器336は、入力信号のそれぞれのエッジの位相と、当該エッジの前の周期におけるエッジの位相との位相差に応じたパルス幅のジッタ信号を、充電制御部380及び放電制御部382のゲート端子に出力する。位相周波数検出器336は、図3に示したジッタ信号と略同一のジッタ信号を生成してよい。
第1のスイッチ350−1及び第2のスイッチ350−2は、積分部370に、ジッタ信号を入力するか、又はキャリブレーション装置100からの制御信号を入力するかを選択する。例えば第1のスイッチ350−1及び第2のスイッチ350−2は、入力信号のジッタを測定する場合にジッタ信号を選択し、ジッタ測定回路300のキャリブレーションを行う場合に制御信号を選択する。
ジッタ測定回路300のキャリブレーションを行う場合、電流制御部10は、第1のスイッチ350−1及び第2のスイッチ350−2に制御信号を入力する。また、電流制御部10は、第1のスイッチ350−1及び第2のスイッチ350−2を制御して、電流制御部10からの制御信号を選択させ、積分部370に入力させる。例えば電流制御部10は、キャパシタ378を充電させる場合に、第1のスイッチ350−1及び第2のスイッチ350−2にL論理の制御信号を入力し、キャパシタ378を放電させる場合に、第1のスイッチ350−1及び第2のスイッチ350−2にH論理の制御信号を入力してよい。
本例における積分部370は、ソース側電流源372、シンク側電流源376、キャパシタ378、充電制御部380、及び放電制御部382を有する。ソース側電流源372、シンク側電流源376、及びキャパシタ378は、図2において同一の符号を付したものと同様の機能を有する。
充電制御部380は、ジッタ信号に応じて、ソース側電流源372によりキャパシタ378を充電するか否かを切り替える。また放電制御部382は、ジッタ信号に応じて、シンク側電流源376によりキャパシタ378を放電するか否かを切り替える。
充電制御部380及び放電制御部382は、例えばFETであって、それぞれ異なる極性を有する。例えば、充電制御部380及び放電制御部382は、ジッタ信号をゲート端子に受け取り、充電制御部380は、ジッタ信号がL論理を示す場合にキャパシタ378を充電させ、放電制御部382は、ジッタ信号がH論理を示す場合にキャパシタ378を放電させる。
このような構成によっても、入力信号のジッタを復調したジッタ測定信号を生成することができる。そして、キャリブレーション装置100は、ジッタ測定回路300のゲインを算出することができる。キャリブレーション装置100の機能及び構成は、図1に関連して説明したキャリブレーション装置100と同様である。尚、ジッタ測定回路300は、図2に示したジッタ信号生成部330と、図6に示した積分部370とを組み合わせた構成であってよく、図6に示したジッタ信号生成部330と、図2に示した積分部370とを組み合わせた構成であってもよい。
図7は、ジッタ測定回路300の構成の他の例を示す図である。本例において入力信号はデータ信号であり、ジッタ測定回路300は、当該データ信号のジッタを復調する。本例におけるジッタ測定回路300は、図2又は図6において説明したジッタ測定回路300の構成に加え、相補データ生成器338、排他的論理和回路360、及びスイッチ321を有する。
相補データ生成器338は、データ信号のデータ値が遷移しないビット境界で、データ値が遷移する相補データ信号を生成する。相補データ生成器338の動作例及び構成例は、図8及び図9において後述する。
排他的論理和回路360は、データ信号と相補データ信号との排他的論理和を出力する。相補データ生成信号は、データ信号のデータ値が遷移しないビット境界で、データ値が遷移するので、データ信号との排他的論理和は、データ信号のそれぞれのビット境界でエッジを有するクロック信号となる。
ここで、クロック信号とは、略一定の周期でエッジを有する信号であり、データ信号とは、略一定の周期でエッジを有するとは限らない信号である。
スイッチ321は、入力信号又は排他的論理和回路360が出力する信号のいずれかを選択して、ジッタ信号生成部330に入力する。例えばスイッチ321は、入力信号がデータ信号である場合に、排他的論理和回路360が出力する信号を選択し、入力信号がクロック信号である場合に、入力信号を選択してジッタ信号生成部330に入力する。
このような構成により、ジッタ測定回路300は、データ信号のジッタを測定することができる。また、本例におけるジッタ測定回路300に対しても、キャリブレーション装置100は、積分部370のゲインを算出することができる。キャリブレーション装置100の機能及び構成は、図1に関連して説明したキャリブレーション装置100と同様である。
図8は、相補データ生成器338の動作の一例を示すタイミングチャートである。相補データ生成器338は、入力信号(データ信号)を受け取り、入力信号の相補データ信号(complementary data signal)を生成する。相補データ信号とは、入力信号のデータ区間の境界毎に、当該データ区間の境界において入力信号のデータ値の遷移が無いことを条件としてエッジが設けられる信号である。例えば、相補データ信号は、入力信号のエッジと、相補データ信号のエッジとを同一の時間軸に並べた場合に、これらのエッジが略同一の時間間隔で配列される信号であってよい。また、入力信号のデータ区間とは、例えばシリアル伝送される入力信号において連続しない一つのデータが保持される時間を指す。また、多値化して伝送される入力信号においては、シンボルのデータが保持される時間を指してもよい。つまり、データ区間とは、入力信号のビット間隔であってよく、またシンボル間隔であってもよい。例えば、図8においては、入力信号のデータ区間はTであり、時間(0−6T)におけるデータパターンは、110001である。
図8に示した例においては、区間(0−T、T−2T、3T−4T、・・・)が、データ区間(D1、D2、D3、・・・)に対応する。また、それぞれのデータ区間の境界は、(0、T、2T、3T、・・・)である。本例において、データ区間の境界(0、2T、5T)で、入力信号のデータ値が遷移し、データ区間の境界(T、3T、4T)において、入力信号のデータ値が遷移しない。このため、相補データ生成器338は、入力信号のエッジが存在しないデータ区間の境界(T、3T、4T)においてエッジを有する相補データ信号を生成する。
入力信号は、略一定のデータ区間を有するので、入力信号のエッジのタイミングは、タイミング(0、T、2T、・・・)のいずれかと略同一となる。このような場合、相補データ生成器338は、入力信号のエッジが存在しないデータ区間の境界で、エッジを有する相補データ信号を生成することが好ましい。これにより、入力信号及び相補データ信号の双方のエッジを考慮すると、略一定間隔にエッジが配列される。このような動作により、ジッタ測定回路300は、略一定間隔で動作することができ、動作間隔等の差異による出力のバラツキを低減し、精度よくジッタを復調することができる。
排他的論理和回路360は、入力信号及び相補データ信号の排他的論理和を出力する。これにより、略一定間隔にエッジが配列された信号を生成することができる。そして、当該信号には、入力信号のジッタ成分が保存される。
図9は、相補データ生成器338の構成の一例を示す図である。本例における相補データ生成器338は、クロック再生器341、第1のDフリップフロップ342、第2のDフリップフロップ343、一致検出器344、第3のDフリップフロップ345、及び周波数分周器346を有する。
クロック再生器341は、入力信号に基づいて、入力信号のデータ区間と略同一の周期を有するクロック信号を生成する。第1のDフリップフロップ342は、入力信号を、当該クロック信号に応じて取り込み、出力する。
第2のDフリップフロップ343は、第1のDフリップフロップ342が出力する信号を、当該クロック信号に応じて取り込み、出力する。つまり、第2のDフリップフロップ343は、第1のDフリップフロップ342が出力する信号を、入力信号のデータ区間の1周期分遅延させて出力する。
一致検出器344は、第1のDフリップフロップ342が出力する信号の値と、第2のDフリップフロップ343が出力する信号の値とが一致した場合にH論理を示す一致信号を出力する。
第3のDフリップフロップ345は、一致検出器344が出力する信号を、当該クロック信号に応じて取り込んで出力し、当該出力信号により内部データがリセットされる。つまり、第3のDフリップフロップ345は、当該クロック信号の立ち上がりエッジを受け取ったときに、一致検出器344から受け取る信号が論理値Hを示す場合に、入力信号のデータ区間より短い微少パルス幅のパルスを出力する。
周波数分周器346は、第3のDフリップフロップ345が出力する信号を2分周し、相補データ信号を生成する。ここで2分周とは、第3のDフリップフロップ345が出力する信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて論理値が遷移する信号を生成することをいう。
このような構成により、入力信号の相補データ信号を容易に生成することができる。また、相補データ生成器338の構成は、当該構成例には限定されない。相補データ生成器338は、多様な構成を有することができる。例えば、相補データ生成器338は、入力信号をサンプリングしたデジタルデータに基づいてクロック信号を演算により求めて出力してもよい。
図10は、本発明の一つの実施形態に係る試験装置400の構成の一例を示す図である。試験装置400は、半導体回路等の被測定回路500を試験する装置であって、キャリブレーション装置100及び判定部410を備える。また、被測定回路500は、ジッタ測定回路300と同一の半導体パッケージ600の内部に設けられる。ジッタ測定回路300及びキャリブレーション装置100は、図1から図9において説明したジッタ測定回路300及びキャリブレーション装置100と同一である。
キャリブレーション装置100は、ジッタ測定回路300のゲインを予め測定する。キャリブレーション装置100がジッタ測定回路300のゲインを算出した後、ジッタ測定回路300は、被測定回路500が出力する被測定信号のジッタに応じたジッタ測定信号を出力する。
判定部410は、ジッタ測定回路300が出力するジッタ測定信号に基づいて、被測定回路500の良否を判定する。例えば判定部410は、ジッタ測定信号のレベルを、調整部90から通知されるゲインで除算することにより、被測定信号のジッタを算出してよい。判定部410は、被測定信号のジッタが、所定値より大きいか否かにより、被測定回路500の良否を判定してよい。
上述したように、半導体パッケージ600の内部にジッタ測定回路300が設けられている場合であっても、キャリブレーション装置100は、ジッタ測定回路300のジッタ出力ゲインを精度よく算出することができる。このため、被測定回路500の良否を精度よく判定することができる。
上記説明から明らかなように、以上の実施形態によれば、ジッタ測定回路300のジッタ出力ゲインを精度よく算出することができる。また、被測定回路500の良否を精度よく判定することができる。
特に、ジッタ測定回路300が被測定回路500と同一の半導体パッケージ600の内部に設けられている場合に、ジッタ測定回路300のジッタ出力ゲインを精度よく算出することができる。
以上、本発明の(一)側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (8)

  1. 入力信号のジッタに応じてH論理又はL論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、前記ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、前記ジッタ信号を積分し、前記入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション装置であって、
    前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、
    前記電流制御部が前記充電電流又は放電電流を出力させている状態において、前記キャパシタの電圧変化を測定する電圧測定部と、
    前記電圧測定部が測定した前記電圧変化に基づいて、前記積分部のゲインを算出するゲイン算出部と
    を備え
    前記電圧測定部は、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定するキャリブレーション装置。
  2. 前記積分部は、前記充電電流を生成するソース側電流源、及び前記放電電流を生成するシンク側電流源を有し、前記ソース側電流源及び前記シンク側電流源は、前記キャパシタの電圧に応じて電流値が変化する特性を有し、
    前記電流制御部は、前記キャパシタに蓄積される電荷量を略飽和させた状態、又は前記キャパシタに蓄積される電荷量を略零にさせた状態から、前記キャパシタを放電させ、又は前記キャパシタを充電する
    請求項1に記載のキャリブレーション装置。
  3. 前記ゲイン算出部は、前記積分部の動作点における前記キャパシタの電圧変化に基づいてゲインを算出する
    請求項2に記載のキャリブレーション装置。
  4. 前記ジッタ信号生成部は、前記入力信号のジッタに応じてH論理又はL論理の一方の持続時間が変化するジッタ信号を生成し、
    前記積分部は、前記ジッタ信号の一方の論理値に応じて所定の充電電流を前記キャパシタに供給するソース側電流源、及び前記ジッタ信号の他方に応じて所定の放電電流を前記キャパシタから引き抜くシンク側電流源を有し、
    前記電流制御部は、前記入力信号のジッタに応じて持続時間が変化する前記ジッタ信号の論理値により制御される前記ソース側電流源又は前記シンク側電流源と、前記キャパシタとを接続し、
    前記電圧測定部は、前記電流制御部が、前記ソース側電流源又は前記シンク側電流源と、前記キャパシタとを接続している状態において、前記キャパシタの電圧変化を測定する
    請求項1に記載のキャリブレーション装置。
  5. ジッタがない前記入力信号を前記ジッタ測定回路に入力した場合に、前記ジッタ測定信号のレベルが略一定の値を示すように、前記ソース側電流源及び前記シンク側電流源の電流値を予め調整する調整部を更に備える
    請求項4に記載のキャリブレーション装置。
  6. 前記ジッタ測定回路は、半導体パッケージの内部に形成され、
    前記電流制御部は、前記半導体パッケージの外部から、前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる制御信号を供給する
    請求項1に記載のキャリブレーション装置。
  7. 入力信号のジッタに応じてH論理又はL論理の少なくとも一方の持続時間が変化するジッタ信号を生成するジッタ信号生成部と、前記ジッタ信号の論理値に応じて所定の電流でキャパシタを充放電することにより、前記ジッタ信号を積分し、前記入力信号のジッタ量に応じたレベルのジッタ測定信号を出力する積分部とを備えるジッタ測定回路をキャリブレーションするキャリブレーション方法であって、
    前記積分部に、前記キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させ、
    前記積分部に、前記充電電流又は放電電流を出力させている状態において、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定し、
    測定した前記電圧変化に基づいて、前記積分部のゲインを算出するキャリブレーション方法。
  8. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する被測定信号と、可変遅延回路により前記被測定信号を遅延させた遅延信号とに基づいて、前記被測定信号のジッタ量に応じたレベルのジッタ測定信号を出力するジッタ測定回路と、
    前記ジッタ測定信号に基づいて前記被試験デバイスの良否を判定する判定部と、
    前記ジッタ測定回路を予めキャリブレーションするキャリブレーション装置と
    を備え、
    前記キャリブレーション装置は、
    分部に、キャパシタを充放電する所定の充電電流又は所定の放電電流の少なくとも一方を出力させる電流制御部と、
    前記電流制御部が前記充電電流又は放電電流を出力させている状態において、前記キャパシタの電圧変化を測定する電圧測定部と、
    前記電圧測定部が測定した前記電圧変化に基づいて、前記積分部のゲインを算出するゲイン算出部と
    を有し、
    前記電圧測定部は、前記キャパシタに蓄積される電荷量が略飽和した状態、又は前記キャパシタに蓄積される電荷量が略零となった状態からの、前記キャパシタの電圧変化を測定する試験装置。
JP2008539778A 2006-10-17 2007-10-11 キャリブレーション装置、キャリブレーション方法、及び試験装置 Expired - Fee Related JP5202324B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/582,142 US7352190B1 (en) 2006-10-17 2006-10-17 Calibration apparatus, calibration method, and testing apparatus
US11/582,142 2006-10-17
PCT/JP2007/069870 WO2008047683A1 (fr) 2006-10-17 2007-10-11 Dispositif et procede d'etalonnage et equipement d'essai

Publications (2)

Publication Number Publication Date
JPWO2008047683A1 JPWO2008047683A1 (ja) 2010-02-25
JP5202324B2 true JP5202324B2 (ja) 2013-06-05

Family

ID=39227289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539778A Expired - Fee Related JP5202324B2 (ja) 2006-10-17 2007-10-11 キャリブレーション装置、キャリブレーション方法、及び試験装置

Country Status (4)

Country Link
US (1) US7352190B1 (ja)
JP (1) JP5202324B2 (ja)
TW (1) TWI346790B (ja)
WO (1) WO2008047683A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128708A (ko) * 2017-05-24 2018-12-04 포스필 주식회사 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2189816B1 (en) * 2008-11-24 2016-03-16 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Charge pulse detecting circuit
CN102313876B (zh) * 2010-07-05 2013-07-10 河南省电力公司电力科学研究院 一种全自动高压介质损耗测试仪检定装置
US20130120010A1 (en) * 2011-11-10 2013-05-16 Qualcomm Incorporated Power Measurement System for Battery Powered Microelectronic Chipsets

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62148882A (ja) * 1985-12-23 1987-07-02 Yokogawa Electric Corp 時間計測装置
WO2004031784A1 (ja) * 2002-09-30 2004-04-15 Advantest Corporation ジッタ測定装置及びジッタ測定方法
JP2006227009A (ja) * 2005-02-14 2006-08-31 Advantest Corp ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9313020D0 (en) * 1993-06-24 1993-08-11 Madge Networks Ltd Jitter monitoring
US6671652B2 (en) * 2001-12-26 2003-12-30 Hewlett-Packard Devlopment Company, L.P. Clock skew measurement circuit on a microprocessor die
US6788045B2 (en) * 2002-05-17 2004-09-07 Sun Microsystems, Inc. Method and apparatus for calibrating a delay locked loop charge pump current
GB2393794B (en) * 2002-10-01 2004-11-24 Motorola Inc Module, system and method for testing a phase locked loop
US7236555B2 (en) * 2004-01-23 2007-06-26 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
US7024324B2 (en) * 2004-05-27 2006-04-04 Intel Corporation Delay element calibration
US7684533B2 (en) * 2005-05-26 2010-03-23 International Business Machines Corporation Phase lock loop jitter measurement
US7554332B2 (en) * 2006-03-10 2009-06-30 Advantest Corporation Calibration apparatus, calibration method, testing apparatus, and testing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62148882A (ja) * 1985-12-23 1987-07-02 Yokogawa Electric Corp 時間計測装置
WO2004031784A1 (ja) * 2002-09-30 2004-04-15 Advantest Corporation ジッタ測定装置及びジッタ測定方法
JP2006227009A (ja) * 2005-02-14 2006-08-31 Advantest Corp ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128708A (ko) * 2017-05-24 2018-12-04 포스필 주식회사 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법
KR101970273B1 (ko) 2017-05-24 2019-04-18 포스필 주식회사 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법

Also Published As

Publication number Publication date
JPWO2008047683A1 (ja) 2010-02-25
TWI346790B (en) 2011-08-11
US7352190B1 (en) 2008-04-01
US20080088319A1 (en) 2008-04-17
WO2008047683A1 (fr) 2008-04-24
TW200821611A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
US7957458B2 (en) Jitter measurement apparatus, jitter measurement method, test apparatus and electronic device
US7808252B2 (en) Measurement apparatus and measurement method
JP5202324B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
JP5066075B2 (ja) キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
US8068538B2 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
WO2018126706A1 (zh) 频率可调的频率源和相关的系统、方法和电子设备
US20070104260A1 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
JP5133870B2 (ja) 電子デバイス、試験装置、及び試験方法
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
JP3415524B2 (ja) ジッタ自動測定回路
US8258798B2 (en) On chip duty cycle measurement module
US10483991B2 (en) Semiconductor device and test method
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
JP5444917B2 (ja) 抵抗値調整回路
JP2006343345A (ja) 半導体集積回路とそのジッタ測定方法
WO2007105564A1 (ja) ジッタ測定装置、電子デバイス、及び試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees