WO2007105564A1 - ジッタ測定装置、電子デバイス、及び試験装置 - Google Patents

ジッタ測定装置、電子デバイス、及び試験装置 Download PDF

Info

Publication number
WO2007105564A1
WO2007105564A1 PCT/JP2007/054450 JP2007054450W WO2007105564A1 WO 2007105564 A1 WO2007105564 A1 WO 2007105564A1 JP 2007054450 W JP2007054450 W JP 2007054450W WO 2007105564 A1 WO2007105564 A1 WO 2007105564A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
jitter
component
output
unit
Prior art date
Application number
PCT/JP2007/054450
Other languages
English (en)
French (fr)
Inventor
Kiyotaka Ichiyama
Masahiro Ishida
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/371,849 external-priority patent/US7554332B2/en
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE112007000571T priority Critical patent/DE112007000571T5/de
Priority to JP2008505080A priority patent/JP4954193B2/ja
Publication of WO2007105564A1 publication Critical patent/WO2007105564A1/ja

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators

Definitions

  • Jitter measurement device electronic device, and test device
  • the present invention relates to a jitter measurement apparatus, an electronic device, and a test apparatus.
  • the present invention relates to a jitter measurement apparatus, an electronic device, and a test apparatus.
  • the present invention relates to a jitter measurement apparatus, an electronic device, and a test apparatus.
  • a device that converts jitter in the time direction of a signal under test into a voltage signal and outputs it can be considered.
  • the jitter amount (timing fluctuation) of the signal to be measured is converted into a voltage amount by a conversion coefficient (jitter gain) inherent to the jitter measuring device.
  • the jitter gain in the jitter measuring instrument be known. If the jitter gain is known, the amount of jitter on the time axis can be determined by dividing the voltage value output by the jitter measuring device by the jitter gain.
  • a jitter measuring device for measuring jitter of a signal under measurement, which is substantially constant for each predetermined edge of the signal under measurement.
  • a pulse generator that outputs a pulse having a pulse width and outputs as a demodulated signal obtained by demodulating jitter of a signal to be measured, a direct current component detection unit that detects a direct current component of the demodulated signal output by the pulse generator, and a direct current
  • a jitter measuring instrument comprising: an adjusting unit for adjusting the pulse width of a pulse output from the pulse generator based on the direct current component of the demodulated signal detected by the component detecting unit.
  • an electronic device provided with the jitter measurement device according to the first aspect.
  • an electronic device provided with a jitter measuring instrument for measuring the jitter of a signal under measurement, the jitter measuring instrument being substantially constant for each predetermined edge of the signal under measurement.
  • a pulse generator that outputs a pulse having a pulse width of 1 k and outputs it as a demodulated signal obtained by demodulating the jitter of the signal under test; and a direct current component detection unit that detects a direct current component of the demodulated signal output by the pulse generator.
  • the electronic device has an output terminal for outputting the DC component of the demodulated signal detected by the DC component detection unit to the adjustment unit provided outside the electronic device, and the level of the DC component of the demodulation signal and set in advance.
  • an electronic device including: an input terminal for inputting a control signal to be output into the inside of the electronic device; and adjusting a pulse width of a pulse output from the pulse generator.
  • the jitter of the signal to be measured can be measured with high accuracy even when temperature change or the like occurs. Therefore, the device under test 600 can be tested with high accuracy.
  • FIG. 1 is a view showing an example of the configuration of a test apparatus 100 and an electronic device 200.
  • FIG. 2 is a diagram showing an example of the operation of the test apparatus 100 described in FIG.
  • FIG. 3 is a diagram showing an example of the waveform of an output signal input to the demodulator 230 and a demodulated signal output from the demodulator 230.
  • FIG. 4 is a diagram showing an example of the waveform of a k-th cycle demodulated signal.
  • FIG. 5 is a flowchart showing an example of the process of calibration step S440.
  • Fig. 6 shows the difference between VDC and VL using the demodulated signal output from the demodulator 230 when the clock to which the periodic jitter of the sine wave is applied is input to the demodulator 230 as the output signal. It shows the results of simulation (Matlab) for the gain G of the demodulator 230 while changing it.
  • FIG. 7 is a diagram showing an example of the configuration of a demodulator 230.
  • FIG. 8 is a diagram showing another example of the configuration of the demodulator 230.
  • FIG. 9 is a view showing another example of the configuration of the electronic device 200.
  • FIG. 10 shows another example of the configuration of the electronic device 200.
  • FIG. 11 is a view showing another example of the configuration of the electronic device 200.
  • FIG. 12 shows another example of the configuration of the test apparatus 100.
  • FIG. 13 is a diagram showing an example of the configuration of a jitter measurement apparatus 400 according to an embodiment of the present invention.
  • FIG. 14 is a view showing another configuration example of the jitter measurement apparatus 400.
  • FIGS. 15A and 15B are diagrams showing configuration examples of the adjustment unit 440.
  • FIG. 16 is a view showing another configuration example of the jitter measurement apparatus 400.
  • FIG. 17 is a view showing another configuration example of the jitter measurement apparatus 400.
  • FIG. 18 is a view showing another configuration example of the jitter measurement apparatus 400.
  • FIG. 19A is a diagram showing an example of the configuration of an integrator 260.
  • FIG. 19B is a timing chart showing an example of the operation of the integrator 260.
  • FIG. 20 is a view showing an example of the configuration of a test apparatus 500 according to another embodiment of the present invention.
  • FIG. 1 is a view showing an example of the configuration of a test apparatus 100 and an electronic device 200.
  • the electronic device 200 is a device such as a semiconductor circuit, and is phase- or frequency-demodulated. To generate a measured signal.
  • the signal to be measured may be, for example, a signal output from the electronic device 200 to the outside and may be a signal transmitted inside the electronic device 200.
  • the test apparatus 100 determines the quality of the electronic device 200 based on the signal to be measured.
  • Electronic device 200 includes an operation circuit 210, a demodulator 230, and a package unit 220.
  • the operating circuit 210 is a circuit to be evaluated or tested, and outputs an output signal based on the circuit operation.
  • the operation circuit 210 may be a logic circuit or an analog circuit that generates other signals such as a PLL circuit that generates a clock signal.
  • the demodulator 230 receives an output signal from the operation circuit 210, and outputs a demodulated signal obtained by demodulating a phase modulation component or a frequency modulation component of the output signal as a signal under test. For example, the demodulator 230 extracts the low frequency modulation component from the output signal obtained by modulating the high frequency carrier signal with the low frequency modulation component.
  • the package unit 220 has an operation circuit 210 and a demodulator 230 provided therein.
  • the package portion 220 is formed of ceramic, resin or the like, and isolates the operation circuit 210 and the demodulator 230 from the outside.
  • the package portion 220 has terminals for electrically connecting the inside and the outside of the electronic device 200.
  • the package unit 220 may have a terminal for outputting an output signal generated by the operating circuit 210 and a terminal for outputting a signal generated by the demodulator 230.
  • the package unit 220 may have an output terminal common to the operation circuit 210 and the demodulator 230! //.
  • the electronic device 200 can output a modulation component with a low frequency measured signal. Therefore, even when the signal to be measured is measured outside the package unit 220, it is possible to measure the phase modulation component or the frequency modulation component with high accuracy such that the deterioration of the signal is small.
  • the test apparatus 100 includes a measurement unit 110, a determination unit 120, and a calibration device 300.
  • the measurement unit 110 measures the modulation component based on the demodulated signal output from the electronic device 200.
  • the measurement unit 110 may measure the modulation component by sampling the demodulation signal.
  • the measurement unit 110 may calculate the amount of jitter in the output signal output from the operation circuit 210 based on the sampling result. In this case, the output signal The contained modulation component corresponds to the jitter component.
  • the determination unit 120 determines the quality of the electronic device 200 based on the measurement result in the measurement unit 110. For example, the judging unit 120 judges the quality of the electronic device 200 based on the jitter amount measured by the measuring unit 110! ,.
  • the calibration device 300 performs calibration on the demodulator 230. Since the demodulator 230 has a gain according to the circuit characteristics between the input and the output, the demodulated signal input to the test apparatus 100 has the gain of the demodulator 230 in the modulation component included in the output signal output from the operation circuit 210. Multiplied by Therefore, the calibration apparatus 300 adjusts the gain of the demodulator 230 to a predetermined gain, and causes the measuring unit 110 to measure the modulation component with high accuracy.
  • the calibration apparatus 300 has a DC component detection unit 310, a gain calculation unit 320, a calibration unit 330, and a control unit 340.
  • the direct current component detection unit 310 detects a direct current component of the demodulated signal output from the electronic device 200.
  • the direct current component detection unit 310 may detect the average voltage of the demodulated signal as the direct current component of the demodulated signal.
  • the DC component detection unit 310 may branch and receive the demodulation signal input to the measurement unit 110.
  • the gain calculation unit 320 calculates the gain in the demodulator 230 based on the DC component detected by the DC component detection unit 310.
  • the calibration unit 330 performs calibration on the demodulator 230 based on the gain calculated by the gain calculation unit 320.
  • the calibration may be performed directly on the demodulator 230 and may be calibrated indirectly on the demodulator 230 by correcting the measured value measured by the test apparatus 100 based on the gain.
  • the calibration unit 330 in the present example calculates a correction value to be multiplied by the measured value of the demodulated signal based on the gain, and notifies the determination unit 120 of the correction value. For example, the calibration unit 330 calculates the reciprocal of the gain as the correction value.
  • the determination unit 120 reduces the influence of the gain in the demodulator 230 by correcting the measurement value measured by the measurement unit 110 based on the correction value.
  • Control unit 340 controls electronic device 200 to output a demodulated signal.
  • the electronic device 200 may be a circuit that outputs an output signal to the outside during actual operation, and outputs a demodulation signal to the outside when testing the electronic device 200.
  • the control unit 340 causes the electronic device 200 to output a demodulated signal when the electronic device 200 is tested.
  • FIG. 2 is a diagram showing an example of the operation of the test apparatus 100 described in FIG.
  • the control unit 340 causes the electronic device 200 to output a demodulated signal.
  • the measurement unit 110 measures the demodulated signal.
  • the calibration apparatus 300 calculates the gain in the demodulator 230.
  • the calibration device 300 also performs calibration based on the gain.
  • the calibration apparatus 300 calculates the gain based on the DC component of the demodulated signal.
  • the calibration device 300 also notifies the determination unit 120 of a correction value based on the gain.
  • the determination unit 120 determines the quality of the electronic device 200 based on the jitter amount of the demodulated signal measured by the measurement unit 110. For example, the judging unit 120 judges the quality of the electronic device 200 by comparing the jitter amount measured by the measuring unit 110 with a predetermined judgment value! ,.
  • FIG. 3 is a diagram showing an example of the waveform of an output signal input to the demodulator 230 and a demodulated signal output from the demodulator 230.
  • the output signal has a shift with respect to the carrier period (0, ⁇ , 2 ⁇ , ⁇ ) due to frequency modulation or phase modulation, and the timing of the pulse in each cycle. Also, the time intervals between each pulse are different from one another.
  • the demodulator 230 outputs a demodulated signal by outputting a pulse of a predetermined pulse width W in accordance with the edge of the output signal.
  • the demodulator 230 outputs the pulse for each rising edge S of the output signal.
  • Demodulator 230 may include a pulse generator that generates the pulse.
  • the pulse generator can be easily configured, for example, by combining a delay circuit and a logic circuit. By such an operation, the demodulator 230 generates a demodulated signal by extracting information (modulation component) of the edge position of the output signal.
  • FIG. 4 is a diagram showing an example of the waveform of a k-th cycle demodulated signal.
  • VH indicates a voltage value when the demodulated signal indicates logical value 1
  • VL indicates a voltage value when demodulated signal indicates logical value 0.
  • T indicates the average period of the demodulated signal
  • J k indicates the period jitter amount of the kth period.
  • the average voltage of the kth period of the demodulated signal is given by the following equation.
  • the period jitter can be measured by measuring the demodulated signal.
  • the measurement unit 110 may measure periodic jitter by measuring the average voltage of the demodulated signal.
  • the timing jitter can be determined by integrating the periodic jitter.
  • the measurement unit 110 may measure timing jitter of the demodulated signal based on a signal obtained by integrating the demodulated signal. In this case, the measuring unit 110 is preferably notified in advance of the gain of the integration circuit. By dividing the timing jitter by the gain of the integrating circuit, it is possible to eliminate the influence of variations in the integrating circuit. From equation (4), the gain G in the demodulator 230 is given by the following equation as a proportional coefficient of the average voltage and the periodic jitter.
  • the pulse width W varies due to process variation, temperature, and the like, the value of the gain G also varies for each electronic device 200.
  • the calibration device 300 calibrates the variation.
  • Equation (4) The first term on the right side of (4) is proportional to the period jitter Jk ', and the time-averaged value is zero. Therefore, the second term on the right side of equation (4) becomes the DC component VDC of the demodulated signal, and equation (4) is transformed into the following equation.
  • the gain G of the demodulator 230 is as follows.
  • G VL-VDC
  • the DC component detection unit 310 may measure the voltage values VL and VDC. When the voltage value VL is known, the DC component detection unit 310 may measure the voltage value VDC.
  • Gain calculation section 320 calculates gain G based on the measurement result of DC component detection section 310 using equation (7).
  • the calibration unit 330 notifies the determination unit 120 of a correction coefficient based on the gain G.
  • the periodic jitter component (modulation component) of the demodulated signal is amplified in proportion to the gain G of the demodulator 230. Therefore, by dividing the measurement value of the period jitter in the measurement unit 110 by the gain G, the period jitter of the output signal input to the demodulator 230 can be measured. As a result, it is possible to measure the jitter while excluding the influence of the process variation on the demodulator 230 and the like.
  • Gain variations due to process variations do not depend on the frequency of the signal, and calibration based on DC components can eliminate the effects of process variations.
  • the calibration unit 330 may apply the correction value calculated based on the DC component to all frequency bands.
  • the calibration may be performed at any timing before the start of the test or during the determination of the quality of the test starting power of the electronic device 200.
  • the calibration apparatus 300 may calculate the gain in parallel.
  • FIG. 5 is a flowchart showing an example of the process of the calibration step S440.
  • the control unit 340 determines whether or not the voltage value VL when the demodulation signal indicates the logic value 0 is known (S 442). If the VL is known, the process of S448 is performed. If the VL is not known, the control unit 340 causes the demodulator 230 to output a signal of logic 0 (S444). That is, the control unit 340 causes the demodulator 230 to output a signal whose voltage value is fixed to VL. Then, the direct current component detection unit 310 measures the voltage value VL of the signal output from the demodulator 230 (S446).
  • control unit 340 causes demodulator 230 to output a demodulated signal.
  • the direct current component detection unit 310 detects the direct current component of the demodulated signal (S448).
  • the DC component detection unit 310 may detect the average voltage of the demodulated signal as the DC component.
  • the gain calculation unit 320 calculates the gain G of the demodulator 230 based on the voltage value VL of the logic value 0 and the voltage value VDC of the direct current component (S 450).
  • the calibration unit 330 performs calibration based on the gain (S452).
  • FIG. 6 shows the change in the difference between VDC and VL using the demodulated signal output from demodulator 230 when the clock to which the periodic jitter of the sine wave is applied is input to demodulator 230 as the output signal.
  • the gain G of the demodulator 230 is obtained by simulation (Matlab) Show the result.
  • the difference between VDC and VL is 0.2V, 0.4V, 0.6V, 0.8V,
  • FIG. 7 is a diagram showing an example of the configuration of the demodulator 230.
  • the demodulator 230 in this example includes a delay unit 232 and a phase detection unit 234.
  • the delay unit 232 receives the output signal output from the operation circuit 210, and generates a delay signal obtained by delaying the output signal by a predetermined delay time.
  • the delay time in the delay unit 232 is approximately equal to the above-described pulse width W.
  • the phase detection unit 234 receives the output signal output from the operation circuit 210 and the delay signal output from the delay unit 232, and outputs a pulse having a pulse width corresponding to the phase difference between the output signal and the delay signal. , Generate a demodulated signal.
  • the phase detection unit 234 may be, for example, an exclusive OR circuit. Since the phase difference is approximately equal to the delay time in the delay unit 232, the pulse width of the demodulated signal is approximately equal to the delay time.
  • the delay time in the delay unit 232 can be externally controlled.
  • the control unit 300 may adjust the gain of the demodulator 230 by controlling the delay time of the delay unit 232. As shown in equation (5), the gain of the demodulator 230 can be adjusted by adjusting the delay time in the delay section 232, that is, the pulse width W of the demodulation signal.
  • the calibration device 300 may adjust the delay time in the delay unit 232 so that the gain of the demodulator 230 becomes the optimum value (maximum value).
  • the measurement unit 110 measures the demodulated signal after the calibration device 300 adjusts the delay time.
  • the configuration of the demodulator 230 is not limited to the configuration shown in FIG.
  • it may further include a frequency divider for dividing the output signal and inputting it to the delay unit 232 and the phase detection unit 234.
  • it may further include an inverter that determines the output of the delay unit 232.
  • the phase detection unit 234 may be an AND circuit.
  • phase detector 234 may be a phase frequency detector.
  • FIG. 8 is a diagram showing another example of the configuration of demodulator 230.
  • the demodulator 230 in this example includes a delay unit 232 and a mixer 236.
  • the delay unit 232 receives the output signal output from the operation circuit 210, and generates a delay signal obtained by delaying the output signal by a predetermined delay time.
  • the delay unit 232 generates a delay signal obtained by delaying the output signal by 1Z4 cycle.
  • the mixer 236 multiplies the output signal by the delay signal to generate a demodulated signal.
  • a delayed signal g (t) obtained by delaying the signal by 1Z4 period is expressed by the following equation.
  • indicates the period of the carrier component of the output signal.
  • the demodulation signal output from mixer 236 is a signal obtained by multiplying the signals shown in equations (8) and (9), the demodulation signal v (t) is expressed by the following equation.
  • V ( ⁇ ) sm 2 ⁇ 0 ⁇ + ⁇ ( ⁇ ) + ⁇ ⁇ t--sm A 0 (t)-Ai ⁇ 4
  • the demodulation signal v (t) is expressed by the following equation by removing the first term on the right side of Equation (10) using a low pass filter.
  • equation (11) can be approximated by the following equation
  • the timing jitter of the output signal can be demodulated by adding the variation amount for each 1Z4 period.
  • the demodulator 230 may further include a low pass filter that removes the first term on the right side of Equation (10). Also, the correction unit may calculate the correction value based on the gain of the demodulator 230.
  • FIG. 9 is a diagram showing another example of the configuration of the electronic device 200. As shown in FIG.
  • the electronic device 200 in this example further includes an output unit 240 in addition to the configuration of the electronic device 200 shown in FIG.
  • Other components may have the same functions as the components denoted by the same reference numerals in FIG.
  • the output unit 240 receives an output signal output from the operation circuit 210 and a demodulation signal output from the demodulator 230, selects one of them, and outputs the selected signal to the outside. For example, the output unit 240 outputs an output signal to the outside during actual operation of the electronic device 200, and outputs a demodulation signal to the outside when testing the electronic device 200. In addition, the output unit 240 may normally output the output signal to the outside, and may output the demodulation signal to the outside when there is an instruction to output the demodulation signal from the outside.
  • FIG. 10 is a view showing another example of the configuration of the electronic device 200.
  • the electronic device 200 in this example includes a plurality of operation circuits 210, a switching unit 250, and a demodulator 230.
  • the plurality of operation circuits 210 respectively generate output signals.
  • the switching unit 250 switches the force for inputting any one of the output signals of the plurality of operation circuits 210 to the demodulator 230.
  • the switching unit 250 may receive an instruction from the test apparatus 100 which of the operation circuits 210 is to be tested, and select an output signal according to the instruction.
  • the demodulator 230 demodulates the input output signal and outputs a demodulated signal.
  • the demodulator 230 may output the demodulated signal to the outside through the output unit 240 as shown in FIG. 9 and may output the demodulated signal to the outside without passing through the output unit 240.
  • FIG. 11 is a view showing another example of the configuration of the electronic device 200.
  • the electronic device 200 in this example further includes an integrator 260 in addition to the configuration of the electronic device 200 shown in FIG.
  • Other components have the same functions as the components denoted by the same reference numerals in FIG. You may
  • the integrator 260 integrates the demodulated signal output from the demodulator 230.
  • the integrator 260 may be a capacitor that is charged with a predetermined charge current while the demodulated signal exhibits a logic 1 and discharged with a predetermined discharge current while the demodulated signal exhibits a logic 0.
  • the integrated value of the demodulation signal can be detected by the voltage value of the capacitor.
  • the output unit 240 selects either the output signal output from the operation circuit 210, the demodulated signal output from the demodulator 230, or the signal output from the integrator 260, and outputs the selected signal to the outside. For example, the output unit 240 selects the output signal during actual operation of the electronic device 200, selects the demodulation signal when measuring the periodic jitter of the output signal, and selects the timing jitter of the output signal. The output signal may be selected.
  • the calibration unit 330 be notified of the gain of the integrator 260 in advance. Since the modulation component of the signal output from the integrator 260 is amplified by the gains of the demodulator 230 and the integrator 260, the calibration unit 330 adds the gain of the measured demodulator 230 to the gain of the integrator 260. Furthermore, it is preferable to perform calibration based on it.
  • FIG. 12 is a view showing another example of the configuration of the test apparatus 100.
  • the test apparatus 100 in this example has a configuration of the test apparatus 100 shown in FIG. 1 and further includes an integrator 130 and a switching unit 140.
  • the electronic device 200 may not include the integrator 260 described in FIG.
  • the integrator 130 integrates the demodulated signal output from the electronic device 200.
  • the switching unit 140 selects either the demodulation signal or the output signal of the integrator 130 and inputs the selected signal to the measuring unit 110 and the direct current component detection unit 310.
  • the switching unit 140 may select the demodulation signal when measuring the periodic jitter of the output signal, and may select the output signal of the integrator 130 when measuring the timing jitter of the output signal.
  • the switching unit 140 may select a demodulation signal.
  • the calibration unit 330 be notified of the gain of the integrator 130 in advance!
  • FIG. 13 is a diagram showing an example of the configuration of a jitter measurement apparatus 400 according to an embodiment of the present invention.
  • the jitter measuring apparatus 400 is an apparatus for measuring the jitter of a signal under test, and A pulse generator 410, a first filter 420, a DC component detection unit 430, and an adjustment unit 440 are provided.
  • the pulse generator 410 outputs a pulse having a substantially constant pulse width for each predetermined edge of the signal under test, and outputs it as a demodulated signal obtained by demodulating the jitter of the signal under test. For example, the pulse generator 410 outputs a pulse having a substantially constant pulse width at each rising edge of the signal to be measured.
  • the pulse generator 410 may have the same function and configuration as the demodulator 230 described in connection with FIG.
  • the pulse generator 410 in this example has a variable delay circuit 412 and a logic circuit 414.
  • the variable delay circuit 412 branches and receives the signal to be measured, and outputs a delay signal obtained by delaying the signal to be measured by a set delay amount.
  • the logic circuit 414 outputs a pulse based on the signal under test and the delay signal, and outputs it as a demodulated signal.
  • the logic circuit 414 may be a circuit that outputs an exclusive OR of the signal under test and the delay signal.
  • the pulse generator 410 outputs a pulse having a pulse width substantially equal to the amount of delay in the variable delay circuit 412 in response to both the rising edge and the falling edge of the signal under test.
  • the logic circuit 414 may be a circuit that outputs a logical product of the signal under test and the signal obtained by inverting the delay signal.
  • the pulse generator 410 outputs a pulse having a pulse width substantially equal to the delay amount in the variable delay circuit 412 in response to the rising edge of the measurement signal.
  • Such a configuration makes it possible to output a demodulated signal in which the period jitter of the signal under test is demodulated. For example, the fluctuation of the average voltage for each period of the signal under measurement in the demodulated signal corresponds to the period jitter of the signal under measurement.
  • the first filter 420 averages and outputs the waveform of the demodulated signal output from the pulse generator 410.
  • the first filter 420 may be a low pass filter that removes and passes frequency components higher than a predetermined cutoff frequency with respect to the demodulated signal. By such processing, the waveform of the demodulated signal can be averaged and output as a signal indicating periodic jitter.
  • the cutoff frequency of the first filter 420 may be set to a frequency that can detect the average voltage fluctuation of the demodulated signal, for example, for each cycle of the signal under test.
  • DC component detection unit 430 branches and receives the demodulated signal output from pulse generator 410. And detect the DC component of the demodulated signal.
  • the direct current component detection unit 430 may remove a component of a frequency higher than a predetermined cutoff frequency with respect to the demodulation signal.
  • the direct current component detection unit 430 in the present example has a second filter 432.
  • Second filter 432 receives the demodulated signal and passes the DC component of the demodulated signal.
  • the second filter 432 may be a low pass filter that removes and passes frequency components higher than a predetermined cutoff frequency to the demodulated signal.
  • the cut-off frequency of the second filter 432 is smaller than the cut-off frequency of the first filter 420.
  • the cutoff frequency of the first filter 420 is the maximum of the jitter component that is smaller than the carrier frequency of the signal under measurement. The frequency may be greater than the frequency.
  • the cutoff frequency of the second filter 432 may be lower than the maximum frequency of the jitter component.
  • the cutoff frequency of the second filter 432 is preferably sufficiently smaller than the response frequency of the feedback loop U ,.
  • the adjusting unit 440 adjusts the pulse width of the pulse output from the pulse generator 410 based on the DC component of the demodulated signal detected by the DC component detecting unit 430. For example, the adjustment unit 44 adjusts the pulse width of the pulse output from the pulse generator 410 so that the DC component of the demodulation signal substantially matches the reference value set in advance. For example, the adjustment unit 440 adjusts the pulse width by controlling the amount of delay in the variable delay circuit 412 by negative feedback based on the difference between the level of the direct current component of the demodulated signal and the reference value. .
  • the direct current component of the demodulated signal depends on the gain of pulse generator 410. For this reason, during measurement of the signal to be measured, the pulse generation unit 410 is dynamically controlled to match the DC component of the demodulated signal with the reference value, thereby preventing the jitter gain fluctuation in the pulse generator 410. be able to.
  • the period jitter of the signal under test can be determined by dividing the amount of fluctuation of the average voltage output from the first filter 420 by the reference value.
  • the jitter gain of the pulse generator 410 may be set to a desired value by setting the reference value to a value according to the desired jitter gain.
  • the reference value may be a value preset by the user according to the desired jitter gain.
  • FIG. 14 is a diagram showing another configuration example of the jitter measurement apparatus 400.
  • Jitter measurement apparatus 400 in this example differs from jitter measurement apparatus 400 described in FIG. 13 in that direct-current component detection unit 430 branches and receives the demodulated signal output from first filter 420.
  • Other functions and configurations may be identical to the jitter measuring device 400 described in FIG.
  • the demodulation signal received by the direct current component detection unit 430 has a high frequency component already removed by the first filter 420, so the second filter 432 can be designed more easily.
  • Transmission path 446 electrically connects the output terminal of differential amplifier 442 to the control terminal of variable delay circuit 412.
  • the variable delay circuit 412 may be a circuit that generates a delay amount according to the voltage input to the control terminal.
  • Capacitor 444 is provided between transmission path 446 and the ground potential.
  • Adjustment unit 440 shown in FIG. 15B further includes differential circuit 456 and resistors (448, 450, 452, 454) in addition to the configuration of adjustment unit 440 shown in FIG. 15A.
  • Difference circuit 456 is provided between DC component detection unit 430 and differential amplifier 442, and the difference between the level of the DC component of the demodulated signal output from DC component detection unit 430 and the predetermined level V , DC of demodulated signal
  • the differential amplifier 442 It supplies to the differential amplifier 442 as the level of the component.
  • the predetermined level V is
  • the difference circuit 456 subtracts the level V corresponding to the offset component from the level of the DC component of the demodulated signal output from the DC component detection unit 430, and supplies the result to the differential amplifier 442
  • the demodulated signal shows L logic
  • the bell V may be generated by a pulse generator 410. Also, the logic circuit 414 power level V
  • the power supply voltage on the negative side that defines the output level of the L logic of the logic circuit 414 may be supplied to the difference circuit 456.
  • Resistance 448 is used as a transmission path for supplying level V to the negative input terminal of difference circuit 456.
  • the resistor 450 is provided between the positive input terminal of the direct current component detection unit 430 and the difference circuit 456. Also, the resistor 454 is provided between the output terminal and the negative input terminal of the differential circuit 456. Further, the resistor 452 is provided between the positive input terminal of the differential circuit 456 and the ground potential.
  • FIG. 16 is a diagram showing another configuration example of the jitter measurement apparatus 400.
  • the jitter measurement apparatus 400 in this example may have two series resistances (458, 460) in addition to the configuration of any of the jitter measurement apparatus 400 shown in FIG. 13 or FIG. 16 in FIG. 16 shows a configuration in which two series resistances (458, 460) are added to the jitter measuring device 400 shown in FIG. Also, the jitter measuring device 400 is provided on the semiconductor chip 462.
  • Two series resistances (458, 460) are provided in series between the positive power supply wiring and the negative power supply wiring inside the semiconductor chip 462.
  • the power supply wiring on the positive side and the power supply wiring on the negative side may be wiring that supplies power to the pulse generator 410, the first filter 420, the DC component detection unit 430, the adjustment unit 440, and the like.
  • the two series resistances (458 and 460) are generated by dividing the positive side power supply voltage (VDD in this example) and the negative side power supply voltage (GND in this example) by a preset resistance ratio.
  • the adjusted reference value is supplied to the adjustment unit 440.
  • the two series resistors (458, 460) may be variable resistors whose resistance value can be set by an externally applied control voltage.
  • the resistance value of each of the two series resistors (458, 460) is preset to have a resistance ratio corresponding to the jitter gain that the jitter measuring apparatus 400 should have. With such a configuration, the jitter gain of the jitter measurement apparatus 400 can be maintained substantially constant even when temperature change or the like occurs.
  • FIG. 17 is a view showing another configuration example of the jitter measurement apparatus 400.
  • the constant device 400 includes a pulse generator 410, a first filter 420, a DC component detection unit 430, an adjustment unit 440, and a semiconductor chip 462.
  • the functions and configurations of the pulse generator 410, the first filter 420, the DC component detection unit 430, and the adjustment unit 440 are the same as those of the pulse generator 410, the first filter 420, and the DC component described with reference to FIG. It may be identical to the detection unit 430 and the adjustment unit 440.
  • the pulse generator 410, the first filter 420, and the DC component detection unit 430 are provided on the semiconductor chip 462.
  • the adjustment unit 440 is provided outside the semiconductor chip 462.
  • the semiconductor chip 462 has an output terminal 470 and an input terminal 472.
  • the output terminal 470 outputs the direct current component of the demodulated signal detected by the direct current component detection unit 430 to the adjustment unit 440 provided outside the semiconductor chip 462.
  • Adjustment unit 440 outputs a control signal according to the difference between the DC component of the demodulated signal and the given reference value.
  • the input terminal inputs the control signal to the inside of the semiconductor chip 462 to adjust the pulse width of the pulse output from the pulse generator 410.
  • setting the adjustment unit 440 can be easily performed by taking the adjustment unit 440 out of the semiconductor chip 462.
  • the reference value or the like given to the adjustment unit 440 can be easily adjusted.
  • the adjustment section 440 is taken out of the semiconductor chip 462 to perform adjustment. The setting of the part 440 can be easily performed.
  • FIG. 18 is a diagram showing another configuration example of the jitter measurement apparatus 400.
  • the jitter measurement apparatus 400 in this example may further include an integrator 260 in addition to the configuration of any of the jitter measurement apparatus 400 described in FIGS.
  • the integrator 260 integrates the pulse output from the pulse generator 410 to demodulate the timing jitter of the signal under test.
  • the jitter measurement apparatus 400 may include an integrator 260 instead of the first filter 420.
  • the integrator 260 may have the same function and configuration as the integrator 260 described in connection with FIG.
  • FIG. 19A is a diagram showing an example of the configuration of the integrator 260.
  • the integrator 260 includes a source side current source 266, a source side transistor 262, a sink side current source 268, a sink side transistor 264, and a capacitor 270.
  • the source side transistor 262 outputs a pulse generator 410.
  • the source current generated by the source side current source 266 charges the capacitor 270 while the power demodulation signal indicates H logic.
  • the sink transistor 264 discharges the capacitor 270 with the sink current generated by the sink current source 268 while the demodulated signal output from the pulse generator 410 indicates L logic.
  • timing jitter can be demodulated as fluctuation of voltage at the capacitor 270.
  • the amount of current generated by the source-side current source 266 and the sink-side current source 268 is such that the voltage power of the capacitor 270 at the boundary of each cycle of the signal under measurement becomes substantially constant when the signal under measurement does not have jitter. It is set! /.
  • FIG. 20 is a view showing an example of the configuration of a test apparatus 500 according to another embodiment of the present invention.
  • the test apparatus 500 is an apparatus for determining the quality of a device under test 600 such as a semiconductor chip, and includes a jitter measurement apparatus 400 and a determination unit 120.
  • the determination unit 120 may be identical to the determination unit 120 described with reference to FIG.
  • the determination unit 120 determines the quality of the device under test 600 based on the amount of jitter measured by the jitter measurement apparatus 400. For example, the judging unit 120 judges the quality of the device under test 600 based on whether or not the jitter amount is within a predetermined tolerance range! ,.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

 被測定信号のジッタを測定するジッタ測定器であって、被測定信号の所定のエッジ毎に、略一定のパルス幅のパルスを出力して、被測定信号のジッタを復調した復調信号として出力するパルス発生器と、パルス発生器が出力した復調信号の直流成分を検出する直流成分検出部と、直流成分検出部が検出した復調信号の直流成分に基づいて、パルス発生器が出力するパルスのパルス幅を調整する調整部とを備えるジッタ測定器を提供する。

Description

明 細 書
ジッタ測定装置、電子デバイス、及び試験装置
技術分野
[0001] 本発明は、ジッタ測定装置、電子デバイス、及び試験装置に関する。特に本発明は
、測定ゲインを調整するジッタ測定装置に関する。本出願は、下記の米国特許出願 に関連する。文献の参照による組み込みが認められる指定国については、下記の出 願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号 US11Z371, 849 出願曰 2006年 3月 10曰
出願番号 US11Z616, 038 出願日 2006年 12月 26日
背景技術
[0002] ジッタ測定器として、被測定信号の時間方向におけるジッタを、電圧信号に変換し て出力する装置が考えられる。このとき、被測定信号のジッタ量 (タイミング変動)は、 ジッタ測定器に固有の変換係数 (ジッタゲイン)で、電圧量に変換される。このため、 ジッタ測定器におけるジッタゲインは既知であることが好まし 、。ジッタゲインが既知 であれば、ジッタ測定器が出力する電圧値を、ジッタゲインで除算することにより、時 間軸におけるジッタ量を求めることができる。
[0003] ジッタ測定器におけるジッタゲインを求める方法として、被測定信号を測定する前 に、既知のジッタ量を印力!]した基準信号をジッタ測定器に入力して、ジッタ測定器が 出力する電圧値を測定する方法が考えられる。測定した電圧値と、既知のジッタ量と の比から、ジッタ測定器のジッタゲインを予め推定することができる。
発明の開示
発明が解決しょうとする課題
[0004] し力し、被測定信号の測定中に、 PVT (Process, Voltage, Temperature)変動 がジッタ測定器に影響すると、ジッタ測定回路の素子の動作特性が動的に変化して しまう。このため、被測定信号の測定前に予め推定したジッタ測定器のゲインと、被測 定信号の測定中におけるジッタ測定器のジッタゲインとの間に誤差が生じてしまう場 合がある。 [0005] また、ジッタ測定器に入力する基準信号の周波数が高 、場合、ジッタ測定器の外 部から、ジッタ測定器の内部における測定回路までの伝送経路の LC成分等により、 基準信号が劣化してしまう。このため、ジッタ測定器に入力される基準信号のジッタ 量が既知の値力も変化してしま!/、、ジッタ測定器のジッタゲインを精度よく推定するこ とが困難である。
[0006] このように、ジッタ測定器のジッタゲインを精度よく推定することが困難なため、被測 定信号のジッタ量を精度よく測定することができないという問題が生じてしまう。
[0007] そこで本発明の一つの側面においては、上記の課題を解決することができるジッタ 測定装置、電子デバイス、及び試験装置を提供することを目的とする。この目的は、 請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属 項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0008] 上記課題を解決するために、本発明の第 1の形態においては、被測定信号のジッ タを測定するジッタ測定器であって、被測定信号の所定のエッジ毎に、略一定のパ ルス幅のパルスを出力して、被測定信号のジッタを復調した復調信号として出力する パルス発生器と、パルス発生器が出力した復調信号の直流成分を検出する直流成 分検出部と、直流成分検出部が検出した復調信号の直流成分に基づいて、パルス 発生器が出力するパルスのパルス幅を調整する調整部とを備えるジッタ測定器を提 供する。
[0009] 本発明の第 2の形態においては、上記第 1の形態におけるジッタ測定器が設けられ た電子デバイスを提供する。
[0010] 本発明の第 3の形態においては、被測定信号のジッタを測定するジッタ測定器が 設けられる電子デバイスであって、ジッタ測定器は、被測定信号の所定のエッジ毎に 、略一定のパルス幅のパルスを出力して、被測定信号のジッタを復調した復調信号と して出力するパルス発生器と、パルス発生器が出力した復調信号の直流成分を検出 する直流成分検出部とを有し、電子デバイスは、直流成分検出部が検出した復調信 号の直流成分を、電子デバイスの外部に設けられた調整部に出力する出力端子と、 復調信号の直流成分のレベルと、予め設定される参照値との差分に応じて調整部が 出力する制御信号を、電子デバイスの内部に入力し、パルス発生器が出力するパル スのパルス幅を調整させる入力端子とを備える電子デバイスを提供する。
[0011] 尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又、発明となりうる。
発明の効果
[0012] 本発明によれば、温度変動等が生じた場合であっても、被測定信号のジッタを精度 よく測定することができる。このため、被試験デバイス 600を精度よく試験することがで きる。
図面の簡単な説明
[0013] [図 1]図 1は、試験装置 100及び電子デバイス 200の構成の一例を示す図である。
[図 2]図 2は、図 1において説明した試験装置 100の動作の一例を示す図である。
[図 3]図 3は、復調器 230に入力される出力信号、及び復調器 230が出力する復調 信号の波形の一例を示す図である。
[図 4]図 4は、 k周期目の復調信号の波形の一例を示す図である。
[図 5]図 5は、キャリブレーション段階 S440の処理の一例を示すフローチャートである
[図 6]図 6は、サイン波の周期ジッタを印加したクロックを、出力信号として復調器 230 に入力した場合における、復調器 230が出力する復調信号を用いて、 VDCと VLと の差分を変化させて復調器 230のゲイン Gをシミュレーション(Matlab)で求めた 結果を示す。
[図 7]図 7は、復調器 230の構成の一例を示す図である。
[図 8]図 8は、復調器 230の構成の他の例を示す図である。
[図 9]図 9は、電子デバイス 200の構成の他の例を示す図である。
[図 10]図 10は、電子デバイス 200の構成の他の例を示す図である。
[図 11]図 11は、電子デバイス 200の構成の他の例を示す図である。
[図 12]図 12は、試験装置 100の構成の他の例を示す図である。
[図 13]図 13は、本発明の一つの実施形態に係るジッタ測定装置 400の構成の一例 を示す図である。 [図 14]図 14は、ジッタ測定装置 400の他の構成例を示す図である。
[図 15]図 15A及び図 15Bは、調整部 440の構成例を示す図である。
[図 16]図 16は、ジッタ測定装置 400の他の構成例を示す図である。
[図 17]図 17は、ジッタ測定装置 400の他の構成例を示す図である。
[図 18]図 18は、ジッタ測定装置 400の他の構成例を示す図である。
[図 19]図 19Aは、積分器 260の構成の一例を示す図である。図 19Bは、積分器 260 の動作の一例を示すタイミングチャートである。
[図 20]図 20は、本発明の他の実施形態に係る試験装置 500の構成の一例を示す図 である。
符号の説明
[0014] 100· · '試験装置、 110·· '測定部、 120·· '判定部、 130·· '積分器、 140· · '切替 部、 200· · ·電子デバイス、 210· · ·動作回路、 220· · 'パッケージ部、 230· · '復調 器、 232···遅延部、 234···位相検出部、 236···ミキサ、 240···出力部、 250··· 切替部、 260· · '積分器、 262· · 'ソース側トランジスタ、 264· · 'シンク側トランジスタ , 266·· 'ソース側電流源、 268· · 'シンク側電流源、 270· · 'コンデンサ、 300· ··キ ヤリブレーシヨン装置、 310· ··直流成分検出部、 320· · 'ゲイン算出部、 330· · 'キヤ リブレーシヨン部、 340· · '制御部、 400· · ·ジッタ測定装置、 410· · 'パルス発生器、 412· ··可変遅延回路、 414· · '論理回路、 420· · '第 1フィルタ、 430· · ·直流成分 検出部、 432· · '第 2フィルタ、 440· · '調整部、 442· · '差動増幅器、 444· · 'コンデ ンサ、 446·· ·伝送経路、 448、 450、 452、 454· · ·抵抗、 456·· ·差分回路、 458、 460· · ·直列抵抗、 462· ··半導体チップ、 470···出力端子、 472· · '入力端子、 5 00·· '試験装置、 600· · '被試験デバイス
発明を実施するための最良の形態
[0015] 以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施 形態は請求の範隨こかかる発明を限定するものではなぐ又実施形態の中で説明さ れて 、る特徴の組み合わせの全てが発明の解決手段に必須であるとは限らな 、。
[0016] 図 1は、試験装置 100及び電子デバイス 200の構成の一例を示す図である。電子 デバイス 200は、半導体回路等のデバイスであって、位相復調又は周波数復調され た被測定信号を生成する。被測定信号は、例えば電子デバイス 200が外部に出力 する信号であってよぐまた電子デバイス 200の内部において伝送する信号であって もよい。試験装置 100は、被測定信号に基づいて、電子デバイス 200の良否を判定 する。
[0017] 電子デバイス 200は、動作回路 210、復調器 230、及びパッケージ部 220を備える 。動作回路 210は、評価又は試験の対象となる回路であり、回路動作に基づく出力 信号を出力する。例えば、動作回路 210は、クロック信号を生成する PLL回路であつ てよぐその他の信号を発生するロジック回路又はアナログ回路であってもよい。
[0018] 復調器 230は、動作回路 210から出力信号を受け取り、出力信号の位相変調成分 又は周波数変調成分を復調した復調信号を被測定信号として出力する。例えば復 調器 230は、高周波数のキャリア信号を低周波数の変調成分で変調した出力信号 から、低周波数の変調成分を抽出する。
[0019] パッケージ部 220は、動作回路 210及び復調器 230が内部に設けられる。例えば ノ ッケージ部 220は、セラミック又は榭脂等により形成され、動作回路 210及び復調 器 230を外部から絶縁する。また、ノ ッケージ部 220は、電子デバイス 200の内部と 外部とを電気的に接続する端子を有する。例えば、パッケージ部 220は、動作回路 2 10が生成する出力信号を出力する端子を有してよぐ復調器 230が生成する信号を 出力する端子を有していてもよい。また、パッケージ部 220は、動作回路 210及び復 調器 230に対して共通の出力端子を有して 、てもよ!/、。
[0020] このような構成により、電子デバイス 200は、低周波数の被測定信号で変調成分を 出力することができる。このため、ノ ッケージ部 220の外部で被測定信号を計測した 場合であっても、信号の劣化が小さぐ精度よく位相変調成分又は周波数変調成分 を測定することができる。
[0021] 試験装置 100は、測定部 110、判定部 120、及びキャリブレーション装置 300を備 える。測定部 110は、電子デバイス 200が出力する復調信号に基づいて、変調成分 を測定する。例えば測定部 110は、当該復調信号をサンプリングすることにより、変調 成分を測定してよい。また測定部 110は、当該サンプリング結果に基づいて、動作回 路 210が出力する出力信号におけるジッタ量を算出してよい。この場合、出力信号に 含まれる変調成分が、ジッタ成分に対応する。
[0022] 判定部 120は、測定部 110における測定結果に基づいて、電子デバイス 200の良 否を判定する。例えば判定部 120は、測定部 110が測定したジッタ量に基づいて、 電子デバイス 200の良否を判定してよ!、。
[0023] キャリブレーション装置 300は、復調器 230に対してキャリブレーションを行う。復調 器 230は、入出力間に回路特性に応じたゲインを有するので、試験装置 100に入力 される復調信号は、動作回路 210が出力する出力信号に含まれる変調成分に、復調 器 230のゲインを乗じたものとなる。このため、キャリブレーション装置 300は、復調器 230のゲインを所定のゲインに調整し、測定部 110に変調成分を精度よく測定させる
[0024] キャリブレーション装置 300は、直流成分検出部 310、ゲイン算出部 320、キヤリブ レーシヨン部 330、及び制御部 340を有する。直流成分検出部 310は、電子デバィ ス 200が出力する復調信号の直流成分を検出する。例えば、直流成分検出部 310 は、復調信号の平均電圧を、復調信号の直流成分として検出してよい。また、直流成 分検出部 310は、測定部 110に入力される復調信号を分岐して受け取ってよい。
[0025] ゲイン算出部 320は、直流成分検出部 310が検出した直流成分に基づいて、復調 器 230におけるゲインを算出する。キャリブレーション部 330は、ゲイン算出部 320が 算出したゲインに基づいて、復調器 230に対してキャリブレーションを行う。当該キヤ リブレーシヨンは、復調器 230に対して直接行ってよぐまた試験装置 100が測定す る測定値を当該ゲインに基づいて補正することにより、復調器 230に対して間接的に キャリブレーションを行ってもよ 、。
[0026] 本例におけるキャリブレーション部 330は、当該ゲインに基づいて、復調信号の測 定値に乗算すべき補正値を算出し、判定部 120に通知する。例えばキヤリブレーショ ン部 330は、当該ゲインの逆数を当該補正値として算出する。判定部 120は、当該 補正値に基づいて、測定部 110が測定した測定値を補正することにより、復調器 23 0におけるゲインの影響を低減する。
[0027] このような処理により、動作回路 210が出力する変調成分を精度よく測定することが できる。また、電子デバイス 200を精度よく試験することができる。 [0028] 制御部 340は、電子デバイス 200を制御し、復調信号を出力させる。例えば、電子 デバイス 200は、実動作時に出力信号を外部に出力し、電子デバイス 200の試験時 に復調信号を外部に出力する回路であってよい。この場合、制御部 340は、電子デ バイス 200の試験時に、電子デバイス 200に復調信号を出力させる。
[0029] 図 2は、図 1において説明した試験装置 100の動作の一例を示す図である。まず出 力制御段階 S400において、制御部 340は、電子デバイス 200に、復調信号を出力 させる。次に、測定段階 S420において、測定部 110は、復調信号を測定する。
[0030] 次に、キャリブレーション段階 S440において、キャリブレーション装置 300は、復調 器 230におけるゲインを算出する。またキャリブレーション装置 300は、当該ゲインに 基づいて、キャリブレーションを行う。本例においては、キャリブレーション装置 300は 、復調信号の直流成分に基づいてゲインを算出する。またキャリブレーション装置 30 0は、判定部 120に当該ゲインに基づく補正値を通知する。
[0031] 次に、判定段階 S460において、判定部 120は、測定部 110が測定した復調信号 のジッタ量に基づいて、電子デバイス 200の良否を判定する。例えば判定部 120は、 測定部 110が測定したジッタ量を、予め定められた判定値と比較することにより、電 子デバイス 200の良否を判定してよ!、。
[0032] 図 3は、復調器 230に入力される出力信号、及び復調器 230が出力する復調信号 の波形の一例を示す図である。図 3に示すように、出力信号は、周波数変調又は位 相変調により、各サイクルにおけるパルスのタイミングは、キャリア周期(0、 Τ、 2Τ、 · · ·)に対してずれを有する。また、各パルス間の時間間隔は互いに異なる。
復調器 230は、出力信号のエッジに応じて、所定のパルス幅 Wのパルスを出力す ることにより、復調信号を出力する。本例において復調器 230は、出力信号の立ち上 力 Sりエッジ毎に、当該ノ ルスを出力する。復調器 230は、当該パルスを生成するパル ス発生器を有してよい。パルス発生器は、例えば遅延回路と論理回路とを組み合わ せることにより容易に構成することができる。このような動作により、復調器 230は、出 力信号のエッジ位置の情報 (変調成分)を抽出した復調信号を生成する。
[0033] 図 4は、 k周期目の復調信号の波形の一例を示す図である。 VHは復調信号が論 理値 1を示す場合の電圧値を示し、 VLは復調信号が論理値 0を示す場合の電圧値 を示す。また Tは復調信号の平均周期を示し、 Jkは k周期目の周期ジッタ量を示す。
[0034] 復調信号の k周期目の平均電圧は、下式で与えられる。
VH -W +VL(T + Jk-W) (VH-VL)W 1
Vk = ^ }- = VL + ^ } -
T+Jk T l + Jk_
Τ
···式 (1)
[0035] ここで、 JkZTを Jk'とすると、式(1)は下式となる。 - = VL+ (VH-VL)W 1
T \+Jk'
…式 (2)
[0036] Jk'の絶対値が 0.1以下の場合、 l + Jk'
···式 (3)
と 1%以内の誤差で近似できる。式 (3)を式 (2)に代入し、下式が得られる c Vk
Figure imgf000010_0001
…式 (4)
[0037] 式 (4)からわかるように、平均電圧は周期ジッタ Jk'に比例するので、復調信号を測 定することにより、周期ジッタを測定することができる。測定部 110は、復調信号の平 均電圧を測定することにより、周期ジッタを測定してよい。
[0038] また、タイミングジッタは、周期ジッタを累積加算した値と等しいので、周期ジッタを 積分することによりタイミングジッタを求めることができる。測定部 110は、復調信号を 積分した信号に基づいて、復調信号のタイミングジッタを測定してよい。この場合、測 定部 110は、積分回路のゲインを予め通知されることが好ましい。積分回路のゲイン により、タイミングジッタを除算することにより、積分回路のばらつきの影響を排除する ことができる。 [0039] 式 (4)から、復調器 230におけるゲイン Gは、平均電圧と周期ジッタの比例係数とし て、下式で与えられる。
G (VH - VL)W
_ T
· · ·式 (5)
[0040] ここで、パルス幅 Wは、プロセス変動、温度等によりばらつくので、電子デバイス 20 0毎にゲイン Gの値もばらついてしまう。キャリブレーション装置 300は、当該ばらつき をキャリブレーションする。
[0041] また、式 (4)の右辺第 2項は、ノ ルス幅 Wが一定であるので一定値をとる。一方、式
(4)の右辺第 1項は、周期ジッタ Jk'に比例しており、時間平均した値は零となる。よつ て、式 (4)の右辺第 2項が復調信号の直流成分 VDCとなり、式 (4)は下式に変形さ れる。
(VH - VL)W
VDC = VL + ^ J— = VL _ G
T
· · ·式 (6)
[0042] 式(6)から復調器 230のゲイン Gは、下式となる。 G = VL - VDC
· · ·式 (7)
[0043] 従って、復調信号が論理値 0を示す場合の電圧値 VL、及び復調信号の直流成分 の電圧値 VDCを求めることで、復調器 230のゲイン Gを求めることができる。特に、 V L = 0 (GND)の場合、復調器 230のゲイン Gは、復調信号の直流成分の電圧値 VD Cカゝら求めることができる。直流成分検出部 310は、電圧値 VL及び VDCを測定して よい。また電圧値 VLが既知である場合、直流成分検出部 310は、電圧値 VDCを測 定してよい。
[0044] ゲイン算出部 320は、直流成分検出部 310の測定結果に基づいて、式(7)を用い てゲイン Gを算出する。キャリブレーション部 330は、当該ゲイン Gに基づく補正係数 を判定部 120に通知する。 [0045] 復調信号の周期ジッタ成分 (変調成分)は、復調器 230のゲイン Gに比例して増幅 される。従って、測定部 110における周期ジッタの測定値をゲイン Gで除算することで 、復調器 230に入力される出力信号の周期ジッタを測定することができる。この結果 、復調器 230へのプロセス変動等の影響を排除してジッタを測定することができる。
[0046] プロセス変動によるゲインのばらつきは信号の周波数に依存せず、直流成分に基 づくキャリブレーションでプロセス変動の影響を排除することができる。キヤリブレーシ ヨン部 330は、直流成分に基づいて算出した補正値を、全ての周波数帯域に適用し てよい。
[0047] また、キャリブレーションは、試験開始前、または試験開始力 電子デバイス 200の 良否を判定する間であれば、いずれのタイミングで行ってもよい。また、測定部 110 がジッタ量を測定する場合に、キャリブレーション装置 300が平行してゲインを算出し てもよい。
[0048] 図 5は、キャリブレーション段階 S440の処理の一例を示すフローチャートである。ま ず、制御部 340は、復調信号が論理値 0を示す場合の電圧値 VLが既知であるか否 かを判定する(S442)。 VLが既知である場合、 S448の処理を行う。 VLが既知でな い場合、制御部 340は、復調器 230に論理値 0の信号を出力させる (S444)。つまり、 制御部 340は、電圧値を VLに固定した信号を復調器 230に出力させる。そして、直 流成分検出部 310は、復調器 230が出力する信号の電圧値 VLを測定する(S446)
[0049] 次に、制御部 340は、復調器 230に復調信号を出力させる。また、直流成分検出 部 310は、復調信号の直流成分を検出する(S448)。直流成分検出部 310は、復調 信号の平均電圧を、当該直流成分として検出してよい。
[0050] 次に、ゲイン算出部 320は、論理値 0の電圧値 VL及び直流成分の電圧値 VDCに 基づいて、復調器 230のゲイン Gを算出する(S450)。キャリブレーション部 330は、 当該ゲインに基づ 、てキャリブレーションを行う(S452)。
[0051] 図 6は、サイン波の周期ジッタを印加したクロックを、出力信号として復調器 230に 入力した場合における、復調器 230が出力する復調信号を用いて、 VDCと VLとの 差分を変化させて復調器 230のゲイン Gをシミュレーション(Matlab)で求めた結 果を示す。本例においては、 VDCと VLとの差分が 0. 2V、 0. 4V、 0. 6V、 0. 8V、
IVのそれぞれの場合のゲインをプロットする。図 6に示すように、当該ゲインは原点と 座標(1, 1)を通る直線上にプロットされ、式(7)が成立することが確認される。
[0052] 図 7は、復調器 230の構成の一例を示す図である。本例における復調器 230は、 遅延部 232と位相検出部 234を有する。遅延部 232は、動作回路 210が出力する出 力信号を受け取り、出力信号を所定の遅延時間で遅延させた遅延信号を生成する。 遅延部 232における遅延時間は、上述したパルス幅 Wと略等しい。
[0053] 位相検出部 234は、動作回路 210が出力する出力信号と、遅延部 232が出力する 遅延信号とを受け取り、出力信号と遅延信号との位相差に応じたパルス幅のパルス を出力し、復調信号を生成する。位相検出部 234は、例えば排他的論理和回路であ つてよい。当該位相差は、遅延部 232における遅延時間と略等しいので、復調信号 のパルス幅は当該遅延時間と略等し 、。
[0054] 遅延部 232における遅延時間は、外部から制御できることが好ましい。この場合、キ ヤリブレーシヨン装置 300は、遅延部 232における遅延時間を制御することにより、復 調器 230のゲインを調整してよい。式(5)に示すように、遅延部 232における遅延時 間、即ち復調信号のパルス幅 Wを調整することにより、復調器 230のゲインを調整す ることができる。キャリブレーション装置 300は、復調器 230のゲインが最適値 (最大 値)となるように遅延部 232における遅延時間を調整してよい。また、測定部 110は、 キャリブレーション装置 300が遅延時間を調整した後に、復調信号を測定することが 好ましい。
[0055] また、復調器 230の構成は、図 7に示した構成に限定されない。例えば出力信号を 分周して遅延部 232及び位相検出部 234に入力する分周器を更に有してよい。また 遅延部 232の出力を判定するインバータを更に有してよい。この場合、位相検出部 2 34は論理積回路であってよい。また、位相検出器 234は、位相周波数検出器であつ てもよい。
[0056] 図 8は、復調器 230の構成の他の例を示す図である。本例における復調器 230は、 遅延部 232及びミキサ 236を有する。遅延部 232は、動作回路 210が出力する出力 信号を受け取り、出力信号を所定の遅延時間で遅延させた遅延信号を生成する。例 えば遅延部 232は、出力信号を、 1Z4周期遅延させた遅延信号を生成する。ミキサ 236は、出力信号と遅延信号とを乗算し、復調信号を生成する。
[0057] 例えば位相変調された出力信号 f (t)は下式であらわされる。 f、t) = sin ω^ΐ + Α ϊ)
···式 (8)
但し、 ωθは出力信号のキャリア成分の角周波数を示し、 Δ φ (t)は位相変調成分を 示す。
[0058] この場合、信号を 1Z4周期遅延させた遅延信号 g(t)は下式であらわされる。
Figure imgf000014_0001
…式 (9)
但し、 Τは出力信号のキャリア成分の周期を示す。
[0059] ミキサ 236が出力する復調信号は、式 (8)及び式 (9)に示す信号を乗算した信号 であるので、復調信号 v(t)は下式であらわされる。
V ( ί) = sm 2ω0ί + Α (ί) + Α \ t- - sm A0(t)-Ai Γ 4
ヽノ ノ 2
Figure imgf000014_0002
ヽノ
···式(10)
[0060] ここで、低域通過フィルタを用いて式(10)の右辺第 1項を除去することにより、復調 信号 v(t)は下式となる。
Figure imgf000014_0003
···式 (11)
[0061] また、 Δ (t) - Δ (t TZ4)が十分に小さければ、式(11)は下式で近似でき
5
Figure imgf000014_0004
· · ·式(12)
[0062] 式(12)〖こ示すように、ミキサ 236の出力から、 1/4周期あたりのタイミングジッタの 変動量 (すなわち、周期ジッタ)が求まる。よって、当該変動量を 1Z4周期毎に加算 していくことで、出力信号のタイミングジッタを復調することができる。復調器 230は、 式(10)の右辺第 1項を除去する低域通過フィルタを更に有してよい。また、キヤリブ レーシヨン部 330は、復調器 230のゲインに基づいて、補正値を算出してよい。
[0063] 図 9は、電子デバイス 200の構成の他の例を示す図である。本例における電子デ バイス 200は、図 1に示した電子デバイス 200の構成に加え、出力部 240を更に備え る。他の構成要素は、図 1において同一の符号を付した構成要素と同一の機能を有 してよい。
[0064] 出力部 240は、動作回路 210が出力する出力信号と、復調器 230が出力する復調 信号とを受け取り、いずれかを選択して外部に出力する。例えば出力部 240は、電 子デバイス 200の実動作時に出力信号を外部に出力し、電子デバイス 200の試験 時に復調信号を外部に出力する。また、出力部 240は、通常時には出力信号を外部 に出力し、外部から復調信号を出力する旨の指示があった場合に復調信号を外部 に出力してもよい。
[0065] 図 10は、電子デバイス 200の構成の他の例を示す図である。本例における電子デ バイス 200は、複数の動作回路 210、切替部 250、及び復調器 230を備える。複数 の動作回路 210は、それぞれ出力信号を生成する。切替部 250は、複数の動作回 路 210が出力する出力信号のうち、いずれの出力信号を復調器 230に入力する力を 切り替える。例えば、切替部 250は、試験装置 100からいずれの動作回路 210の試 験を行うかの指示を受け取り、当該指示に応じて出力信号を選択してよい。
[0066] 復調器 230は、入力される出力信号を復調した復調信号を出力する。復調器 230 は、図 9に示すように出力部 240を介して復調信号を外部に出力してよぐまた出力 部 240を介さずに復調信号を外部に出力してもよい。
[0067] 図 11は、電子デバイス 200の構成の他の例を示す図である。本例における電子デ バイス 200は、図 9に示した電子デバイス 200の構成に加え、積分器 260を更に備え る。他の構成要素は、図 9において同一の符号を付した構成要素と同一の機能を有 してよい。
[0068] 積分器 260は、復調器 230が出力する復調信号を積分する。例えば積分器 260は 、復調信号が論理値 1を示す間、所定の充電電流で充電され、復調信号が論理値 0 を示す間、所定の放電電流で放電されるコンデンサであってよい。当該コンデンサの 電圧値により、復調信号の積分値を検出することができる。
[0069] また、出力部 240は、動作回路 210が出力する出力信号、復調器 230が出力する 復調信号、又は積分器 260が出力する信号のいずれかを選択して外部に出力する 。例えば出力部 240は、電子デバイス 200の実動作時に出力信号を選択し、出力信 号の周期ジッタを測定する場合に復調信号を選択し、出力信号のタイミングジッタを 測定する場合に積分器 260の出力信号を選択してよい。
[0070] また、キャリブレーション部 330は、積分器 260のゲインが予め通知されることが好 ましい。積分器 260が出力する信号の変調成分は、復調器 230及び積分器 260の ゲインにより増幅されるので、キャリブレーション部 330は、測定した復調器 230のゲ インに加え、積分器 260のゲインに更に基づいてキャリブレーションを行うことが好ま しい。
[0071] 図 12は、試験装置 100の構成の他の例を示す図である。本例における試験装置 1 00は、図 1に示した試験装置 100の構成にカ卩え、積分器 130及び切替部 140を更 に備える。この場合、電子デバイス 200は、図 11において説明した積分器 260を備 えなくともよい。
[0072] 積分器 130は、電子デバイス 200が出力する復調信号を積分する。切替部 140は 、復調信号又は積分器 130の出力信号のいずれかを選択して、測定部 110及び直 流成分検出部 310に入力する。例えば切替部 140は、出力信号の周期ジッタを測定 する場合に復調信号を選択し、出力信号のタイミングジッタを測定する場合に積分器 130の出力信号を選択してよい。また切替部 140は、復調器 230のゲインを測定す る場合、復調信号を選択してよい。また、キャリブレーション部 330は、積分器 130の ゲインが予め通知されることが好まし!/、。
[0073] 図 13は、本発明の一つの実施形態に係るジッタ測定装置 400の構成の一例を示 す図である。ジッタ測定装置 400は、被測定信号のジッタを測定する装置であって、 パルス発生器 410、第 1フィルタ 420、直流成分検出部 430、調整部 440を備える。
[0074] パルス発生器 410は、被測定信号の所定のエッジ毎に、略一定のパルス幅のパル スを出力して、被測定信号のジッタを復調した復調信号として出力する。例えばパル ス発生器 410は、被測定信号の立ち上がりエッジ毎に、略一定のパルス幅のパルス を出力する。パルス発生器 410は、図 3に関連して説明した復調器 230と同一の機 能及び構成を有してよい。本例におけるパルス発生器 410は、可変遅延回路 412及 び論理回路 414を有する。
[0075] 可変遅延回路 412は、被測定信号を分岐して受け取り、設定される遅延量で被測 定信号を遅延させた遅延信号を出力する。論理回路 414は、被測定信号と遅延信 号とに基づいてパルスを出力して、復調信号として出力する。例えば論理回路 414 は、被測定信号及び遅延信号の排他的論理和を出力する回路であってよい。この場 合、ノ ルス発生器 410は、被測定信号の立ち上がりエッジ及び立ち下がりエッジの 双方に応じて、可変遅延回路 412における遅延量に略等しいパルス幅のパルスを出 力する。
[0076] また論理回路 414は、被測定信号と、遅延信号を反転させた信号との論理積を出 力する回路であってもよい。この場合、ノ ルス発生器 410は、図 3に示すように、被測 定信号の立ち上がりエッジに応じて、可変遅延回路 412における遅延量に略等しい パルス幅のパルスを出力する。このような構成により、被測定信号の周期ジッタを復 調した復調信号を出力することができる。例えば、復調信号における、被測定信号の 周期毎の平均電圧の変動が、被測定信号の周期ジッタに対応する。
[0077] 第 1フィルタ 420は、パルス発生器 410が出力した復調信号の波形を平均化して出 力する。例えば第 1フィルタ 420は、復調信号に対して、予め定められたカットオフ周 波数より高 、周波数成分を除去して通過させるローパスフィルタであってょ 、。このよ うな処理により、復調信号の波形を平均化して、周期ジッタを示す信号として出力す ることができる。第 1フィルタ 420のカットオフ周波数は、例えば被測定信号の周期毎 の、復調信号の平均電圧変動を検出することができる程度の周波数に設定されてよ い。
[0078] 直流成分検出部 430は、パルス発生器 410が出力する復調信号を分岐して受け 取り、復調信号の直流成分を検出する。例えば、直流成分検出部 430は、復調信号 に対して、所定のカットオフ周波数より大きい周波数の成分を除去してよい。本例に おける直流成分検出部 430は、第 2フィルタ 432を有する。
[0079] 第 2フィルタ 432は、復調信号を受け取り、復調信号の直流成分を通過させる。例 えば第 2フィルタ 432は、復調信号に対して、予め定められたカットオフ周波数より高 い周波数成分を除去して通過させるローパスフィルタであってよい。尚、第 2フィルタ 432のカットオフ周波数は、第 1フィルタ 420のカットオフ周波数より小さい。例えば、 被測定信号に、被測定信号のキャリア周波数より小さい周波数のジッタが印加されて いる場合において、第 1フィルタ 420のカットオフ周波数は、被測定信号のキャリア周 波数より小さぐジッタ成分の最大周波数より大きい周波数であってよい。また、第 2フ ィルタ 432のカットオフ周波数は、ジッタ成分の最大周波数より小さい周波数であって よい。また、第 2フィルタ 432のカットオフ周波数は、フィードバックループの応答周波 数より十分小さ 、ことが望ま U、。
[0080] 調整部 440は、直流成分検出部 430が検出した復調信号の直流成分に基づいて 、パルス発生器 410が出力するパルスのパルス幅を調整する。例えば調整部 44は、 復調信号の直流成分が、予め設定される参照値と略一致するように、パルス発生器 4 10が出力するパルスのパルス幅を調整する。例えば、調整部 440は、復調信号の直 流成分のレベルと、参照値との差分に基づいて、可変遅延回路 412における遅延量 を負帰還で制御することにより、パルス幅を調整してょ 、。
[0081] 図 4において説明したように、復調信号の直流成分は、パルス発生器 410のゲイン に依存する。このため、被測定信号の測定中に、復調信号の直流成分を参照値と一 致するように、パルス発生部 410を動的に制御することにより、パルス発生器 410に おけるジッタゲインの変動を防ぐことができる。
[0082] また、参照値は既知の値であるので、第 1フィルタ 420が出力する平均電圧の変動 量を、当該参照値で除算することにより、被測定信号の周期ジッタを求めることができ る。また、参照値を、所望のジッタゲインに応じた値に設定することにより、パルス発生 器 410のジッタゲインを所望の値に設定してもよ 、。
[0083] 以上のような構成により、被測定信号のジッタを精度よく測定することができる。参 照値は、使用者が所望のジッタゲインに応じて予め設定する値であってょ 、。
[0084] 図 14は、ジッタ測定装置 400の他の構成例を示す図である。本例におけるジッタ測 定装置 400は、直流成分検出部 430が、第 1フィルタ 420が出力する復調信号を分 岐して受け取る点で、図 13において説明したジッタ測定装置 400と異なる。他の機 能及び構成は、図 13において説明したジッタ測定装置 400と同一であってよい。直 流成分検出部 430が受け取る復調信号は、第 1フィルタ 420により一定の高周波成 分が既に除去されて 、るので、第 2フィルタ 432をより容易に設計することができる。
[0085] 図 15A及び図 15Bは、調整部 440の構成例を示す図である。図 15Aに示す調整 部 440は、差動増幅器 442、伝送経路 446、及びコンデンサ 444を有する。差動増 幅器 442は、直流成分検出部 430が出力する復調信号の直流成分と、参照値との 差分に応じた電圧を、パルス発生器 410に出力する。差動増幅器 442は、当該差分 を、略 1のゲインで出力する増幅器であってよい。
[0086] 伝送経路 446は、差動増幅器 442の出力端子と、可変遅延回路 412の制御端子と を電気的に接続する。可変遅延回路 412は、制御端子に入力される電圧に応じた遅 延量を生じさせる回路であってよい。コンデンサ 444は、伝送経路 446と接地電位と の間に設けられる。これにより、差動増幅器 442が出力する電圧を保持して可変遅延 回路 412に供給できる。また、差動増幅器 442が出力する電圧の急峻な変動を低減 することができる。
[0087] 図 15Bに示す調整部 440は、図 15Aに示した調整部 440の構成に加え、差分回 路 456、及び抵抗 (448、 450、 452、 454)を更に有する。差分回路 456は、直流成 分検出部 430と、差動増幅器 442との間に設けられ、直流成分検出部 430が出力す る復調信号の直流成分のレベルと、所定のレベル V との差分を、復調信号の直流
LO
成分のレベルとして差動増幅器 442に供給する。ここで、所定のレベル V は、ノ ル
LO
ス発生器 410が出力する復調信号力 論理を示すときのレベルである。
[0088] つまり、差分回路 456は、直流成分検出部 430が出力する復調信号の直流成分の レベルから、オフセット成分に相当するレベル V を減じて、差動増幅器 442に供給
LO
する。このような構成により、復調信号のオフセット成分を考慮せずに、差動増幅器 4 42に入力する参照値等を設定することができる。復調信号が L論理を示すときのレ ベル V は、パルス発生器 410が生成してよい。また、論理回路 414力 レベル V
LO LO
を差分回路 456に供給してよい。例えば論理回路 414の L論理の出力レベルを規定 する負側の電源電圧等を、差分回路 456に供給してよい。
[0089] 尚、抵抗 448は、レベル V を差分回路 456の負入力端子に供給する伝送経路に
LO
設けられる。また、抵抗 450は、直流成分検出部 430及び差分回路 456の正入力端 子の間に設けられる。また、抵抗 454は、差分回路 456の出力端子及び負入力端子 の間に設けられる。また、抵抗 452は、差分回路 456の正入力端子及び接地電位の 間に設けられる。
[0090] 抵抗 448及び抵抗 450の抵抗値は略同一であってよい。また抵抗 454及び抵抗 4 52の抵抗値は略同一であってよい。この場合、差分回路 456は、抵抗 448及び抵抗 454の抵抗値の比に応じたゲインで、入力される電圧の差分を増幅して出力する。
[0091] 図 16は、ジッタ測定装置 400の他の構成例を示す図である。本例におけるジッタ測 定装置 400は、図 13又は図 14に示したいずれかのジッタ測定装置 400の構成にカロ え、二つの直列抵抗(458、 460)を更に有してよい。図 16で 4は、図 13に示したジッ タ測定装置 400に、二つの直列抵抗 (458、 460)を付加した構成を示す。また、ジッ タ測定装置 400は、半導体チップ 462上に設けられる。
[0092] 二つの直列抵抗(458、 460)は、半導体チップ 462の内部において、正側の電源 配線及び負側の電源配線との間に直列に設けられる。正側の電源配線及び負側の 電源配線は、パルス発生器 410、第 1フィルタ 420、直流成分検出部 430、調整部 4 40等に、電源電力を供給する配線であってよい。
[0093] 二つの直列抵抗 (458、 460)は、正側の電源電圧(本例では VDD)及び負側の電 源電圧 (本例では GND)を予め設定される抵抗比で分圧して生成した参照値を、調 整部 440に供給する。二つの直列抵抗 (458、 460)は、外部力 与えられる制御電 圧により、抵抗値が設定可能な可変抵抗であってよい。二つの直列抵抗 (458、 460 )のそれぞれの抵抗値は、ジッタ測定装置 400が有するべきジッタゲインに応じた抵 抗比となるように、予め設定される。このような構成により、温度変動等が生じた場合 であっても、ジッタ測定装置 400のジッタゲインを略一定に維持することができる。
[0094] 図 17は、ジッタ測定装置 400の他の構成例を示す図である。本例におけるジッタ測 定装置 400は、パルス発生器 410、第 1フィルタ 420、直流成分検出部 430、調整部 440、及び半導体チップ 462を備える。パルス発生器 410、第 1フィルタ 420、直流 成分検出部 430、及び調整部 440の機能及び構成は、図 13又は図 14に関連して 説明したノ ルス発生器 410、第 1フィルタ 420、直流成分検出部 430、及び調整部 4 40と同一であってよい。
[0095] また、パルス発生器 410、第 1フィルタ 420、直流成分検出部 430は、半導体チップ 462上に設けられる。これに対し、調整部 440は、半導体チップ 462の外部に設けら れる。半導体チップ 462は、出力端子 470及び入力端子 472を有する。
[0096] 出力端子 470は、直流成分検出部 430が検出した復調信号の直流成分を、半導 体チップ 462の外部に設けられた調整部 440に出力する。調整部 440は、復調信号 の直流成分と、与えられる参照値との差分に応じた制御信号を出力する。入力端子 は、当該制御信号を半導体チップ 462の内部に入力して、パルス発生器 410が出力 するパルスのパルス幅を調整させる。
[0097] このように、ジッタ測定装置 400が半導体チップ 462に設けられる場合において、 調整部 440を半導体チップ 462の外部に取り出すことにより、調整部 440の設定を容 易に行うことができる。例えば調整部 440に与える参照値等を容易に調整することが できる。また、ジッタ測定装置 400が、被試験デバイスの各出力ピンに対応して、半 導体チップ 462の内部に複数設けられる場合、それぞれの調整部 440を半導体チッ プ 462の外部に取り出すことにより、調整部 440の設定を容易に行うことができる。
[0098] 図 18は、ジッタ測定装置 400の他の構成例を示す図である。本例におけるジッタ測 定装置 400は、図 13から図 17において説明したいずれかのジッタ測定装置 400の 構成に加え、積分器 260を更に備えてよい。積分器 260は、パルス発生器 410が出 力するパルスを積分して、被測定信号のタイミングジッタを復調する。また、ジッタ測 定装置 400は、第 1フィルタ 420に代えて、積分器 260を備えてもよい。積分器 260 は、図 11に関連して説明した積分器 260と同一の機能及び構成を有してよい。
[0099] 図 19Aは、積分器 260の構成の一例を示す図である。積分器 260は、ソース側電 流源 266、ソース側トランジスタ 262、シンク側電流源 268、シンク側トランジスタ 264 、及びコンデンサ 270を有する。ソース側トランジスタ 262は、パルス発生器 410が出 力する復調信号が H論理を示す間、ソース側電流源 266が生成するソース電流で、 コンデンサ 270を充電する。また、シンク側トランジスタ 264は、パルス発生器 410が 出力する復調信号が L論理を示す間、シンク側電流源 268が生成するシンク電流で 、コンデンサ 270を放電する。このような構成により、タイミングジッタを、コンデンサ 27 0における電圧の変動として復調することができる。
[0100] 図 19Bは、積分器 260の動作の一例を示すタイミングチャートである。図 19Bにお いて、被測定信号の各サイクルの境界を、時刻 0、 T、 2Τ、 3Τ、 · · 'で示す。被測定 信号にジッタが無い場合、例えば図 19Bの時刻 0及び Τのように、パルス発生器 410 は、被測定信号の各サイクルの境界に同期して、ノ ルスを出力する。このとき、図 19 Βに示すように、コンデンサ 270の電圧(タイミングジッタ)は、時刻 0、時刻 Τにおいて 所定の基準レベルとなる。ソース側電流源 266及びシンク側電流源 268が生成する 電流量は、被測定信号にジッタが無い場合に、被測定信号の各サイクルの境界にお けるコンデンサ 270の電圧力 略一定となるように設定されてよ!/、。
[0101] これに対し、被測定信号にジッタが有る場合、例えば図 19Bの時刻 2Τに示すよう に、パルス発生器 410が出力するパルスは、ジッタの無い被測定信号の各サイクル の境界に対して位相差 ΔΤ1を有する。位相差 ΔΤ1が、被測定信号の当該エッジに おけるタイミングジッタ量に対応する。
[0102] このとき、コンデンサ 270の電圧は、放電時間が ΔΤ1変化するので、基準レベルに 対して、 ΔΤ1に応じた電圧差 Δ VIを有する。このため、電圧差 Δνΐは、被測定信 号の当該エッジにおけるタイミングジッタ量に対応する。つまり、積分器 260は、時間 単位のジッタ測定値を電圧単位のジッタ測定値に変換して出力する。このような構成 により、被測定信号の各エッジのタイミングジッタを測定することができる。
[0103] 図 20は、本発明の他の実施形態に係る試験装置 500の構成の一例を示す図であ る。試験装置 500は、半導体チップ等の被試験デバイス 600の良否を判定する装置 であって、ジッタ測定装置 400及び判定部 120を備える。判定部 120は、図 12に関 連して説明した判定部 120と同一であってよい。
[0104] また、ジッタ測定装置 400は、図 13から図 19に関連して説明したジッタ測定装置 4 00と同一であってよい。ジッタ測定装置 400は、被試験デバイス 600が出力する被 測定信号のジッタを測定する。
[0105] 判定部 120は、ジッタ測定装置 400が測定したジッタ量に基づ 、て、被試験デバイ ス 600の良否を判定する。例えば判定部 120は、当該ジッタ量力 予め定められた許 容範囲内であるか否かに基づ 、て、被試験デバイス 600の良否を判定してよ!、。
[0106] 本例における試験装置 500によれば、温度変動等が生じた場合であっても、被測 定信号のジッタを精度よく測定することができる。このため、被試験デバイス 600を精 度よく試験することができる。
[0107] 以上、本発明の一つの側面を実施の形態を用いて説明したが、本発明の技術的 範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様 な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発 明の技術的範囲に含まれ得ることが、請求の範囲の記載力も明らかである。

Claims

請求の範囲
[1] 被測定信号のジッタを測定するジッタ測定器であって、
前記被測定信号の所定のエッジ毎に、略一定のパルス幅のパルスを出力して、前 記被測定信号のジッタを復調した復調信号として出力するパルス発生器と、 前記パルス発生器が出力した前記復調信号の直流成分を検出する直流成分検出 部と、
前記直流成分検出部が検出した前記復調信号の直流成分に基づいて、前記パル ス発生器が出力するパルスの前記パルス幅を調整する調整部と
を備えるジッタ測定器。
[2] 前記調整部は、前記復調信号の直流成分が、予め設定される参照値と略一致する ように、前記パルス幅を調整する
請求項 1に記載のジッタ測定器。
[3] 前記パルス発生器が出力する前記復調信号を受け取り、前記被測定信号のキヤリ ァ周波数の成分を除去して、前記復調信号の周期ジッタの成分を出力する第 1フィ ノレタを更に備え、
前記直流成分検出部は、前記パルス発生器が出力する前記復調信号を分岐して 受け取り、前記復調信号の直流成分を通過させる第 2フィルタを有し、
前記調整部は、前記第 2フィルタが通過させた前記復調信号の直流成分のレベル と、前記参照値のレベルとの差分に基づいて、前記パルス幅を調整する
を有する請求項 2に記載のジッタ測定器。
[4] 前記第 1フィルタ及び前記第 2フィルタはローパスフィルタであり、前記第 1フィルタ のカットオフ周波数は、前記第 2フィルタのカットオフ周波数より高い
請求項 3に記載のジッタ測定器。
[5] 前記パルス発生器が出力する前記復調信号を受け取り、前記被測定信号のキヤリ ァ周波数の成分を除去することにより、前記復調信号の周期ジッタの成分を出力する 第 1フイノレタを更に備え、
前記直流成分検出部は、前記第 1フィルタが出力する前記復調信号を分岐して受 け取り、前記復調信号の直流成分を通過させる第 2フィルタを有し、 前記調整部は、前記第 2フィルタが通過させた前記復調信号の直流成分のレベル と、前記参照値のレベルとの差分に基づいて、前記パルス幅を調整する
を有する請求項 2に記載のジッタ測定器。
[6] 前記パルス発生器及び前記直流成分検出部は、半導体チップ上に設けられ、 前記調整部は、前記半導体チップの外部に設けられる
請求項 3に記載のジッタ測定器。
[7] 前記パルス発生器及び前記直流成分検出部は、半導体チップ上に設けられ、 前記ジッタ測定器は、
前記半導体チップの内部において、正側の電源配線及び負側の電源配線の間に 直列に設けられ、正側の電源電圧及び負側の電源電圧を予め設定される抵抗比で 分圧して前記参照値を生成する二つの直列抵抗を更に備える
請求項 2に記載のジッタ測定器。
[8] 前記調整部は、
前記直流成分検出部が出力する前記復調信号の直流成分と、前記参照値との差 分に応じた電圧を、前記パルス発生器に出力する差動増幅器と、
前記差動増幅器及び前記パルス発生器を接続する伝送経路と、接地電位との間 に設けられたキャパシタと
を有する請求項 2に記載のジッタ測定器。
[9] 前記直流成分検出部が出力する前記復調信号の直流成分のレベルと、前記パル ス発生器が出力する前記復調信号が L論理を示す場合のレベルとの差分を、前記 復調信号の直流成分のレベルとして前記調整部に供給する差分回路を更に備える 請求項 2に記載のジッタ測定器。
[10] 請求項 1に記載の前記ジッタ測定器が設けられた電子デバイス。
[11] 被測定信号のジッタを測定するジッタ測定器が設けられる電子デバイスであって、 前記ジッタ測定器は、
前記被測定信号の所定のエッジ毎に、略一定のパルス幅のパルスを出力して、前 記被測定信号のジッタを復調した復調信号として出力するパルス発生器と、 前記パルス発生器が出力した前記復調信号の直流成分を検出する直流成分検出 部と
を有し、
前記電子デバイスは、
前記直流成分検出部が検出した前記復調信号の直流成分を、前記電子デバイス の外部に設けられた調整部に出力する出力端子と、
前記復調信号の直流成分のレベルと、予め設定される参照値との差分に応じて前 記調整部が出力する制御信号を、前記電子デバイスの内部に入力し、前記パルス発 生器が出力するパルスの前記パルス幅を調整させる入力端子と
を備える電子デバイス。
PCT/JP2007/054450 2006-03-10 2007-03-07 ジッタ測定装置、電子デバイス、及び試験装置 WO2007105564A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112007000571T DE112007000571T5 (de) 2006-03-10 2007-03-07 Jittermessvorrichtung, elektronische Vorrichtung und Prüfvorrichtung
JP2008505080A JP4954193B2 (ja) 2006-03-10 2007-03-07 ジッタ測定装置、電子デバイス、及び試験装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/371,849 2006-03-10
US11/371,849 US7554332B2 (en) 2006-03-10 2006-03-10 Calibration apparatus, calibration method, testing apparatus, and testing method
US11/616,038 US8204165B2 (en) 2006-03-10 2006-12-26 Jitter measurement apparatus, electronic device, and test apparatus
US11/616,038 2006-12-26

Publications (1)

Publication Number Publication Date
WO2007105564A1 true WO2007105564A1 (ja) 2007-09-20

Family

ID=38509394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/054450 WO2007105564A1 (ja) 2006-03-10 2007-03-07 ジッタ測定装置、電子デバイス、及び試験装置

Country Status (1)

Country Link
WO (1) WO2007105564A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011002298A (ja) * 2009-06-17 2011-01-06 Nippon Telegr & Teleph Corp <Ntt> ジッタ検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001141767A (ja) * 1999-11-09 2001-05-25 Yokogawa Electric Corp ジッタ測定回路とそれを用いたicテスタ
JP2006003255A (ja) * 2004-06-18 2006-01-05 Anritsu Corp ジッタ測定方法およびジッタ測定装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001141767A (ja) * 1999-11-09 2001-05-25 Yokogawa Electric Corp ジッタ測定回路とそれを用いたicテスタ
JP2006003255A (ja) * 2004-06-18 2006-01-05 Anritsu Corp ジッタ測定方法およびジッタ測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011002298A (ja) * 2009-06-17 2011-01-06 Nippon Telegr & Teleph Corp <Ntt> ジッタ検出回路

Similar Documents

Publication Publication Date Title
JP4954193B2 (ja) ジッタ測定装置、電子デバイス、及び試験装置
US7957458B2 (en) Jitter measurement apparatus, jitter measurement method, test apparatus and electronic device
US6204659B1 (en) Inductance change detection circuit
JP5133870B2 (ja) 電子デバイス、試験装置、及び試験方法
TW201021423A (en) Delay circuit, timing generator using the delay circuit, and test device
JP4776724B2 (ja) 補正回路及び試験装置
WO2007116697A1 (ja) 波形整形装置および誤り測定装置
WO2007105564A1 (ja) ジッタ測定装置、電子デバイス、及び試験装置
JP5022359B2 (ja) ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法
JP5202324B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
US7684944B2 (en) Calibration apparatus, calibration method, and testing apparatus
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
JP2001041986A (ja) 抵抗測定装置
JP3633405B2 (ja) 同期整流器
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
KR20240087276A (ko) 클럭 듀티 캘리브레이션 장치 및 방법
JP2008008657A (ja) 遅延時間測定方法及びこれを用いた遅延時間測定装置
JP2003110422A (ja) スキュー調整回路、信号発生器及びスキュー調整方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07737964

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008505080

Country of ref document: JP

Kind code of ref document: A

RET De translation (de og part 6b)

Ref document number: 112007000571

Country of ref document: DE

Date of ref document: 20090122

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 07737964

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607