JP4776724B2 - 補正回路及び試験装置 - Google Patents
補正回路及び試験装置 Download PDFInfo
- Publication number
- JP4776724B2 JP4776724B2 JP2009522663A JP2009522663A JP4776724B2 JP 4776724 B2 JP4776724 B2 JP 4776724B2 JP 2009522663 A JP2009522663 A JP 2009522663A JP 2009522663 A JP2009522663 A JP 2009522663A JP 4776724 B2 JP4776724 B2 JP 4776724B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- correction
- waveform
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
Claims (10)
- 与えられる入力信号に対して、所定の信号成分を強調した出力信号を生成する補正回路であって、
前記入力信号の波形及び反転波形を検出する第1の検出部と、
前記第1の検出部が検出した前記波形及び前記反転波形を増幅する増幅部と、
予め定められた基準電流に応じた第1ミラー電流に、前記増幅部が増幅した前記波形の交流成分に応じた補正信号を重畳した第1補正ミラー電流、及び、前記基準電流に応じた第2ミラー電流に、前記反転波形の交流成分に応じた反転補正信号を重畳した第2補正ミラー電流を生成する補正信号生成部と、
前記入力信号の波形に前記第1補正ミラー電流を重畳し、前記反転波形に前記第2補正ミラー電流を重畳して、前記出力信号の差動信号対を生成する出力信号生成部と
を備える補正回路。 - 前記補正信号生成部は、
前記基準電流を流す基準トランジスタと、
ベース端子が前記基準トランジスタのベース端子に接続された第1ミラー用トランジスタと、
ベース端子が前記基準トランジスタのベース端子に接続された第2ミラー用トランジスタと
を有する請求項1に記載の補正回路。 - 前記出力信号生成部は、
前記入力信号の波形及び前記入力信号の反転波形を検出する第2の検出部と、
前記第2の検出部が検出した前記入力信号の波形に前記補正信号を重畳し、前記第2の検出部が検出した前記入力信号の反転波形に前記反転補正信号を重畳する重畳部と
を有する請求項2に記載の補正回路。 - 前記補正信号生成部は、
前記増幅部が増幅した前記入力信号の波形の交流成分を通過させ、前記補正信号を生成する第1コンデンサと、
前記増幅部が増幅した前記入力信号の反転波形の交流成分を通過させ、前記反転補正信号を生成する第2コンデンサと、
予め定められた基準電流を流す基準トランジスタと、
前記基準トランジスタとベース端子同士が接続され、前記基準電流に応じた第1ミラー電流を流す第1ミラー用トランジスタと、
前記基準トランジスタとベース端子同士が接続され、前記基準電流に応じた第2ミラー電流を流す第2ミラー用トランジスタと、
前記補正信号に基づいて前記第1ミラー用トランジスタのエミッタ電位を制御することにより、前記第1ミラー電流に前記補正信号を重畳する第1制御配線と、
前記反転補正信号に基づいて前記第2ミラー用トランジスタのエミッタ電位を制御することにより、前記第2ミラー電流に前記反転補正信号を重畳する第2制御配線と
を有し、
前記重畳部は、
前記第2の検出部が検出した前記入力信号の波形を、前記第1ミラー電流に応じて補正する第1補正部と、
前記第2の検出部が検出した前記入力信号の反転波形を、前記第2ミラー電流に応じて補正する第2補正部と
を有する請求項3に記載の補正回路。 - 前記補正信号生成部は、
前記基準電流を流す第1基準トランジスタと、
前記基準電流を流す第2基準トランジスタと、
ベース端子が前記第1基準トランジスタのベース端子に接続された第1ミラー用トランジスタと、
ベース端子が前記第2基準トランジスタのベース端子に接続された第2ミラー用トランジスタと
を有する請求項1に記載の補正回路。 - 前記出力信号生成部は、
前記入力信号の波形及び前記入力信号の反転波形を検出する第2の検出部と、
前記第2の検出部が検出した前記入力信号の波形に前記補正信号を重畳し、前記第2の検出部が検出した前記入力信号の反転波形に前記反転補正信号を重畳する重畳部と
を有する請求項5に記載の補正回路。 - 前記補正信号生成部は、
前記増幅部が増幅した前記入力信号の波形の交流成分を通過させ、前記補正信号を生成する第1コンデンサと、
前記増幅部が増幅した前記入力信号の反転波形の交流成分を通過させ、前記反転補正信号を生成する第2コンデンサと、
予め定められた基準電流を流す第1基準トランジスタと、
前記第1基準トランジスタとベース端子が接続され、前記基準電流に応じた第1ミラー電流を流す第1ミラー用トランジスタと、
予め定められた基準電流を流す第2基準トランジスタと、
前記第2基準トランジスタとベース端子が接続され、前記基準電流に応じた第2ミラー電流を流す第2ミラー用トランジスタと、
前記補正信号に基づいて、前記第1基準トランジスタ及び前記第1ミラー用トランジスタのベース電圧、並びに前記第2ミラー用トランジスタのエミッタ電圧を制御する第1制御配線と、
前記反転補正信号に基づいて、前記第2基準トランジスタ及び前記第2ミラー用トランジスタのベース電圧、並びに前記第1ミラー用トランジスタのエミッタ電圧を制御する第2制御配線と
を有し、
前記重畳部は、
前記第2の検出部が検出した前記入力信号の波形を、前記第1ミラー電流に応じて補正する第1補正部と、
前記第2の検出部が検出した前記入力信号の反転波形を、前記第2ミラー電流に応じて補正する第2補正部と
を有する請求項6に記載の補正回路。 - 前記第2の検出部は、前記入力信号の波形及び反転波形を検出する第1の差動トランジスタ及び第2の差動トランジスタを有し、
一方の前記差動トランジスタは、前記第1ミラー用トランジスタに接続され、
他方の前記差動トランジスタは、前記第2ミラー用トランジスタに接続される
請求項3、4、6または7に記載の補正回路。 - 被試験デバイスを試験する試験装置であって、
被試験デバイスに入力する試験信号を生成する試験信号生成部と、
前記試験信号生成部が生成した前記試験信号に対して、所定の信号成分を強調して、前記被試験デバイスに入力する請求項1から8のいずれか一項に記載の補正回路と、
前記被試験デバイスが、前記試験信号に応じて出力する被測定信号を測定する測定部と、
前記測定部における測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。 - 被試験デバイスを試験する試験装置であって、
被試験デバイスに入力する試験信号を生成する試験信号生成部と、
前記被試験デバイスが前記試験信号に応じて出力する被測定信号を受け取り、前記被測定信号のレベルが、予め定められたレベルより大きいか否かの比較結果を、前記被測定信号の伝送路における損失を補償して取得する請求項1から8のいずれか一項に記載の補正回路と、
前記補正回路が取得した前記比較結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009522663A JP4776724B2 (ja) | 2007-07-09 | 2008-07-09 | 補正回路及び試験装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180058 | 2007-07-09 | ||
JP2007180058 | 2007-07-09 | ||
JP2009522663A JP4776724B2 (ja) | 2007-07-09 | 2008-07-09 | 補正回路及び試験装置 |
PCT/JP2008/062427 WO2009008458A1 (ja) | 2007-07-09 | 2008-07-09 | 補正回路及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009008458A1 JPWO2009008458A1 (ja) | 2010-09-09 |
JP4776724B2 true JP4776724B2 (ja) | 2011-09-21 |
Family
ID=40228629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009522663A Expired - Fee Related JP4776724B2 (ja) | 2007-07-09 | 2008-07-09 | 補正回路及び試験装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8531187B2 (ja) |
JP (1) | JP4776724B2 (ja) |
KR (1) | KR101123825B1 (ja) |
CN (1) | CN101689886B (ja) |
TW (1) | TWI377353B (ja) |
WO (1) | WO2009008458A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456592A (zh) | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
FR2969426B1 (fr) * | 2010-12-15 | 2013-08-30 | St Microelectronics Sa | Circuit de dephasage |
US20130120010A1 (en) * | 2011-11-10 | 2013-05-16 | Qualcomm Incorporated | Power Measurement System for Battery Powered Microelectronic Chipsets |
CN105738789B (zh) * | 2016-02-23 | 2018-09-28 | 工业和信息化部电子第五研究所 | Mos管参数退化的失效预警电路 |
US11184091B2 (en) * | 2018-03-29 | 2021-11-23 | Rohde & Schwarz Gmbh & Co. Kg | Signal generation device, spectrum analyzing device and corresponding methods with correction parameter |
US11686773B1 (en) * | 2022-01-25 | 2023-06-27 | Analog Devices, Inc. | Path loss compensation for comparator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168624A (ja) * | 1997-08-08 | 1999-03-09 | Sony Corp | 等化回路 |
JP2001016141A (ja) * | 1999-04-30 | 2001-01-19 | General Electric Co <Ge> | ビデオ画像作成システム用の可変ケーブル長補償装置 |
JP2004120468A (ja) * | 2002-09-27 | 2004-04-15 | Kawasaki Microelectronics Kk | インプットイコライザ |
WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
WO2007049674A1 (ja) * | 2005-10-28 | 2007-05-03 | Advantest Corporation | ドライバ回路、試験装置及び調整方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1029875C (zh) * | 1992-04-01 | 1995-09-27 | 欧林巴斯光学工业株式会社 | 自动增益控制回路 |
US7005904B2 (en) * | 2004-04-30 | 2006-02-28 | Infineon Technologies Ag | Duty cycle correction |
JP4772382B2 (ja) | 2005-06-01 | 2011-09-14 | 株式会社アドバンテスト | 任意波形発生器、試験装置、任意波形発生方法、及びプログラム |
-
2008
- 2008-07-09 KR KR1020107002206A patent/KR101123825B1/ko not_active IP Right Cessation
- 2008-07-09 TW TW097125968A patent/TWI377353B/zh not_active IP Right Cessation
- 2008-07-09 JP JP2009522663A patent/JP4776724B2/ja not_active Expired - Fee Related
- 2008-07-09 WO PCT/JP2008/062427 patent/WO2009008458A1/ja active Application Filing
- 2008-07-09 CN CN2008800239119A patent/CN101689886B/zh active Active
-
2010
- 2010-01-05 US US12/652,550 patent/US8531187B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168624A (ja) * | 1997-08-08 | 1999-03-09 | Sony Corp | 等化回路 |
JP2001016141A (ja) * | 1999-04-30 | 2001-01-19 | General Electric Co <Ge> | ビデオ画像作成システム用の可変ケーブル長補償装置 |
JP2004120468A (ja) * | 2002-09-27 | 2004-04-15 | Kawasaki Microelectronics Kk | インプットイコライザ |
WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
WO2007049674A1 (ja) * | 2005-10-28 | 2007-05-03 | Advantest Corporation | ドライバ回路、試験装置及び調整方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100190448A1 (en) | 2010-07-29 |
TW200903000A (en) | 2009-01-16 |
CN101689886A (zh) | 2010-03-31 |
CN101689886B (zh) | 2012-12-12 |
US8531187B2 (en) | 2013-09-10 |
KR101123825B1 (ko) | 2012-03-16 |
TWI377353B (en) | 2012-11-21 |
WO2009008458A1 (ja) | 2009-01-15 |
KR20100039377A (ko) | 2010-04-15 |
JPWO2009008458A1 (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776724B2 (ja) | 補正回路及び試験装置 | |
US8525529B2 (en) | Impedance detection circuit and adjustment method of impedance detection circuit | |
WO2005106513A1 (ja) | 直流試験装置 | |
JP4707608B2 (ja) | 測定回路及び試験装置 | |
JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
JP2007132806A (ja) | インピーダンス測定装置 | |
US9329225B2 (en) | Testing device, test system including the same, and method thereof | |
JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
JP4481983B2 (ja) | 電源電流測定装置、及び試験装置 | |
JPWO2009031404A1 (ja) | 伝送回路、送信器、受信器、および、試験装置 | |
JP4199191B2 (ja) | バイナリ信号におけるスライスレベルを設定するための方法及び装置 | |
JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
JP5351029B2 (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
JP4674005B2 (ja) | 電源装置、及び試験装置 | |
JP2009047480A (ja) | 半導体試験装置 | |
JP2009287956A (ja) | 半導体試験装置 | |
JP2005098896A (ja) | 電圧印加装置 | |
TWI775479B (zh) | 電路感測裝置 | |
CN103134981A (zh) | 功率检测方法与装置 | |
JPWO2009081522A1 (ja) | 試験装置および測定装置 | |
JP2006054783A (ja) | 終端回路、試験装置、テストヘッド、及び通信デバイス | |
JP2005192141A (ja) | 電流増幅回路 | |
JP2005172715A (ja) | スキュー測定用回路、およびスキュー測定回路 | |
KR20090016851A (ko) | Ic의 리셋단 지연 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |