KR20240087276A - 클럭 듀티 캘리브레이션 장치 및 방법 - Google Patents

클럭 듀티 캘리브레이션 장치 및 방법 Download PDF

Info

Publication number
KR20240087276A
KR20240087276A KR1020220172826A KR20220172826A KR20240087276A KR 20240087276 A KR20240087276 A KR 20240087276A KR 1020220172826 A KR1020220172826 A KR 1020220172826A KR 20220172826 A KR20220172826 A KR 20220172826A KR 20240087276 A KR20240087276 A KR 20240087276A
Authority
KR
South Korea
Prior art keywords
clock
duty
duty ratio
voltage signal
voltage
Prior art date
Application number
KR1020220172826A
Other languages
English (en)
Inventor
성창경
Original Assignee
주식회사 퀄리타스반도체
Filing date
Publication date
Application filed by 주식회사 퀄리타스반도체 filed Critical 주식회사 퀄리타스반도체
Priority to PCT/KR2023/013556 priority Critical patent/WO2024128479A1/ko
Publication of KR20240087276A publication Critical patent/KR20240087276A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치는 수신된 기준 클럭의 듀티비를 조절하여 제1 클럭을 생성하는 듀티 제어 모듈, 상기 제1 클럭의 평균 전압 레벨에 기초하여 상기 제1 클럭의 듀티비를 측정하는 듀티 측정 모듈 및 측정된 상기 듀티비에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 듀티 제어 코드를 생성하는 제어 모듈을 포함한다. 상기 듀티 제어 모듈은, 상기 듀티 제어 코드에 기초하여 상기 기준 클럭의 듀티비를 조절할 수 있다.

Description

클럭 듀티 캘리브레이션 장치 및 방법{APPARATUS AND METHOD FOR CLOCK DUTY CALIBRATION}
본 개시의 기술적 사상은 전자 장치에 관한 것이며, 구체적으로는 클럭의 평균 전압 레벨을 측정하고 기준 전압과 비교하여 상대적인 듀티비를 판단하고, 듀티비를 제어하기 위한 장치 및 방법에 관한 것이다.
고성능 전자 시스템에 널리 사용되고 있는 반도체 장치(semiconductor device)에서 처리하는 데이터의 용량은 지속적으로 증가하고 있으며, 클럭 속도를 높이는 방법 등을 통해 데이터 송수신 속도를 증가시키고 있다. 다만 클럭의 속도를 높이는 과정에서 회로 속도의 한계 등 물리적인 한계로 인해 최고 속도가 제한되므로, 단일 클럭의 속도를 상승시키는 대신 하나 이상의 클럭을 활용하는 멀티 레이트 클럭 방식을 적용하고 있다. 특히 수십 Gb/s 이상의 송수신 시스템에서 4개 또는 8개의 위상을 번갈아 사용하는 쿼터 레이트 클락(quarter-rate clocking) 방식이 널리 사용되고 있다.
다만 클럭의 상승 천이와 하강 천이를 모두 사용하는 클럭 제어 방식에서는 클럭의 상승 천이와 하강 천이 시점이 일정한 간격을 유지할 필요가 있으므로, 클럭의 듀티를 정확하게 제어하기 위한 듀티 캘리브레이션 방법이 필요하다.
한국 공개특허공보 제10-2008-0051662 호 (발명의 명칭: 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및 데이터 복원 회로 및 방법, 공개일: 2008.06.11)
본 개시는 전술한 배경기술에 대응하여 안출된 것으로, 대상 클럭의 듀티비를 정확하게 유지하는 장치 및 방법을 제공하는 것을 목적으로 한다.
본 개시는 대상 클럭의 평균 전압 레벨을 측정하여 대상 클럭의 듀티비를 판단할 수 있는 방법을 제공하는 것을 목적으로 한다.
다만, 본 개시에서 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재를 근거로 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 실현하기 위한 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치는 수신된 기준 클럭의 듀티비를 조절하여 제1 클럭을 생성하는 듀티 제어 모듈, 상기 제1 클럭의 평균 전압 레벨에 기초하여 상기 제1 클럭의 듀티비를 측정하는 듀티 측정 모듈 및 측정된 상기 듀티비에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 듀티 제어 코드를 생성하는 제어 모듈을 포함한다. 상기 듀티 제어 모듈은, 상기 듀티 제어 코드에 기초하여 상기 기준 클럭의 듀티비를 조절할 수 있다.
대안적으로, 상기 듀티 측정 모듈은 저역 통과 필터 유닛을 포함하고, 상기 저역 통과 필터 유닛은 상기 제1 클럭의 평균 전압 레벨에 대응되는 제1 전압 신호를 생성하는 것을 특징으로 한다.
대안적으로, 상기 듀티 측정 모듈은 기준 신호 생성 유닛을 포함하고, 상기 기준 신호 생성 유닛은 상기 타겟 듀티비에 대응되는 기준 전압 신호를 생성하는 것을 특징으로 한다.
대안적으로, 상기 듀티 측정 모듈은 상기 저역 통과 필터 유닛을 상기 전압 제어 발진 유닛에 연결하는 제1 스위치 및 상기 기준 신호 생성 유닛을 상기 전압 제어 발진 유닛에 연결하는 제2 스위치를 포함하는 것을 특징으로 한다.
대안적으로, 상기 듀티 측정 모듈은 상기 제1 클럭을 저역 통과 필터 유닛에 통과시켜 생성한 제1 전압 신호 및 상기 타겟 듀티비에 대응되는 기준 전압 신호와 비교하여 상기 제1 클럭의 듀티비를 측정하는 것을 특징으로 한다.
대안적으로, 상기 제어 모듈은 상기 기준 전압 신호 측정 시 상기 제1 스위치를 턴-오프 시키고, 상기 제2 스위치를 턴-온 시키고, 상기 제1 저압 신호 측정 시 상기 제1 스위치를 턴-온 시키고, 상기 제2 스위치를 턴-오프 시키는 것을 특징으로 한다.
대안적으로, 상기 듀티 측정 모듈은 상기 제1 전압 신호 및 상기 기준 전압 신호의 상대적인 크기 차이를 측정하기 위한 전압 제어 발진 유닛 및 주파수 카운트 유닛을 포함하는 것을 특징으로 한다.
본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치에 의해 수행되는 클럭 듀티 캘리브레이션 방법은 제1 클럭의 평균 전압 레벨에 대응되는 제1 전압 신호를 생성하는 단계, 상기 제1 전압 신호의 크기에 대응되는 특징을 측정하는 단계 및 측정된 상기 제1 전압 신호에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 캘리브레이션 하는 단계를 포함한다.
대안적으로, 상기 제1 전압 신호를 생성하는 단계는 상기 제1 클럭을 저역 통과 필터에 통과시키는 단계를 포함하는 것을 특징으로 한다.
대안적으로, 상기 제1 전압 신호의 크기에 대응되는 특징을 측정하는 단계는 전압 제어 발진기를 이용하여 상기 제1 전압 신호에 대응되는 제1 발진 신호를 생성하고, 기 설정된 기간동안 상기 제1 발진 신호의 제1 주파수 값을 측정하는 단계를 포함하는 것을 특징으로 한다.
대안적으로, 상기 타겟 듀티비에 대응되는 기준 전압 신호를 생성하는 단계 및 상기 기준 전압 신호의 크기에 대응되는 특징을 측정하는 단계;를 포함하는 것을 특징으로 한다.
대안적으로, 상기 기준 전압 신호의 크기에 대응되는 특징을 측정하는 단계는 상기 전압 제어 발진기를 이용하여 상기 기준 전압 신호에 대응되는 기준 발진 신호를 생성하고, 기 설정된 기간동안 상기 기준 발진 신호의 기준 주파수 값을 측정하는 단계를 포함하는 것을 특징으로 한다.
대안적으로, 상기 캘리브레이션 하는 단계는 상기 제1 주파수 값 및 상기 기준 주파수 값에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 캘리브레이션 하는 단계를 포함하는 것을 특징으로 한다.
대안적으로, 상기 캘리브레이션 하는 단계는 상기 제1 주파수 값이 상기 기준 주파수보다 작거나 큰 경우, 상기 제1 주파수 값이 상기 기준 주파수와 동일해지도록 상기 제1 클럭의 듀티비를 캘리브레이션 하는 단계를 포함하는 것을 특징으로 한다.
본 개시를 통해 클럭의 듀티비가 설정된 듀티비를 유지하도록 듀티비를 보정할 수 있다.
본 개시는 클럭의 듀티비를 측정하는 과정에서 상대적인 기준을 사용하므로 아날로그 회로의 공정 또는 환경 영향을 최소화 할 수 있다.
본 개시는 클럭의 듀티비를 측정하기 위한 단순한 회로 구조를 제공할 수 있다.
도 1은 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 듀티 측정 모듈을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치의 저역 통과 필터 유닛을 설명하는 도면이다.
도 4는 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치를 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치에서 듀티 측정 과정을 설명하는 도면이다.
도 6은 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 과정을 설명하는 순서도이다.
도 7은 본 개시의 일 실시예에 따른 듀티 측정 과정을 설명하는 순서도이다.
아래에서는 첨부한 도면을 참조하여 본 개시의 기술 분야에서 통상의 지식을 가진 자(이하, 당업자)가 용이하게 실시할 수 있도록 본 개시의 실시예가 상세히 설명된다. 본 개시에서 제시된 실시예들은 당업자가 본 개시의 내용을 이용하거나 또는 실시할 수 있도록 제공된다. 따라서, 본 개시의 실시예들에 대한 다양한 변형들은 당업자에게 명백할 것이다. 즉, 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며, 이하의 실시예에 한정되지 않는다.
본 개시의 명세서 전체에 걸쳐 동일하거나 유사한 도면 부호는 동일하거나 유사한 구성요소를 지칭한다. 또한, 본 개시를 명확하게 설명하기 위해서, 도면에서 본 개시에 대한 설명과 관계없는 부분의 도면 부호는 생략될 수 있다.
본 개시에서 사용되는 "또는" 이라는 용어는 배타적 "또는" 이 아니라 내포적 "또는" 을 의미하는 것으로 의도된다. 즉, 본 개시에서 달리 특정되지 않거나 문맥상 그 의미가 명확하지 않은 경우, "X는 A 또는 B를 이용한다"는 자연적인 내포적 치환 중 하나를 의미하는 것으로 이해되어야 한다. 예를 들어, 본 개시에서 달리 특정되지 않거나 문맥상 그 의미가 명확하지 않은 경우, "X는 A 또는 B를 이용한다" 는 X가 A를 이용하거나, X가 B를 이용하거나, 혹은 X가 A 및 B 모두를 이용하는 경우 중 어느 하나로 해석될 수 있다.
본 개시에서 사용되는 "및/또는" 이라는 용어는 열거된 관련 개념들 중 하나 이상의 개념의 가능한 모든 조합을 지칭하고 포함하는 것으로 이해되어야 한다.
본 개시에서 사용되는 "포함한다" 및/또는 "포함하는" 이라는 용어는, 특정 특징 및/또는 구성요소가 존재함을 의미하는 것으로 이해되어야 한다. 다만, "포함한다" 및/또는 "포함하는" 이라는 용어는, 하나 이상의 다른 특징, 다른 구성요소 및/또는 이들에 대한 조합의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 달리 특정되지 않거나 단수 형태를 지시하는 것으로 문맥상 명확하지 않은 경우에, 단수는 일반적으로 "하나 또는 그 이상" 을 포함할 수 있는 것으로 해석되어야 한다.
본 개시에서 사용되는 "제 N(N은 자연수)" 이라는 용어는 본 개시의 구성요소들을 기능적 관점, 구조적 관점, 혹은 설명의 편의 등 소정의 기준에 따라 상호 구별하기 위해 사용되는 표현으로 이해될 수 있다. 예를 들어, 본 개시에서 서로 다른 기능적 역할을 수행하는 구성요소들은 제 1 구성요소 혹은 제 2 구성요소로 구별될 수 있다. 다만, 본 개시의 기술적 사상 내에서 실질적으로 동일하나 설명의 편의를 위해 구분되어야 하는 구성요소들도 제 1 구성요소 혹은 제 2 구성요소로 구별될 수도 있다.
전술한 용어의 설명은 본 개시의 이해를 돕기 위한 것이다. 따라서, 전술한 용어를 본 개시의 내용을 한정하는 사항으로 명시적으로 기재하지 않은 경우, 본 개시의 내용을 기술적 사상을 한정하는 의미로 사용하는 것이 아님을 주의해야 한다.
도 1은 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치를 나타내는 도면이다.
도 1을 참조하면, 클럭 듀티 캘리브레이션 장치(100)는 듀티 측정 모듈(110), 듀티 제어 모듈(120), 클럭 생성 모듈(130) 및 제어 모듈(140)을 포함할 수 있다.
듀티 측정 모듈(110)은 수신된 클럭의 듀티비(duty rate)를 측정할 수 있다. 듀티 측정 모듈(110)은 클럭 생성 모듈(130)에서 생성된 클럭 또는 듀티 제어 모듈(120)을 통해 듀티비가 보정된 클럭의 듀티비를 측정할 수 있다. 듀티 측정 모듈(110)은 클럭의 듀티비를 측정하기 위해 저역 통과 필터 유닛, 기준 신호 생성 유닛, 전압 제어 발진 유닛 또는 주파수 카운트 유닛을 포함할 수 있다. 듀티 측정 모듈(110)은 클럭의 듀티비를 측정하기 위해 클럭를 저역 통과 필터 유닛에 통과시켜 전압 신호를 생성하고, 전압 신호의 크기에 대응되는 특징을 측정할 수 있다. 클럭을 저역 통과 필터 유닛에 통과시켜 생성한 전압 신호는 클럭의 평균 전압 레벨일 수 있다. 전압 신호의 크기에 대응되는 특징은 전압 신호를 입력으로 전압 제어 발진 유닛에서 출력되는 발진 신호의 주파수일 수 있다. 듀티 측정 모듈(110)은 클럭의 듀티비에 대응되는 전압 신호의 특징과 타겟 듀티비에 대응되는 기준 전압 신호의 특징을 비교하여 클럭의 듀티비를 판단하고 원하는 타겟 듀티비로 조절할 수 있다. 듀티 측정 모듈(110)이 포함하는 구체적인 구성에 대해서는 도 2에서 설명한다.
듀티 제어 모듈(120)은 클럭의 듀티비를 보정하여 출력하는 듀티 사이클 보정 회로(Duty Cycle Correction Circuit, DCC)일 수 있다. 예를 들어, 듀티 제어 모듈(120)은 클럭 생성 모듈(130)에서 생성된 클럭 및 제어 모듈(140)에서 생성된 듀티 제어를 위한 듀티 제어 코드(Duty Cycle Correction Code, DCC Code)를 수신하여 클럭의 듀티비를 조절할 수 있다.
클럭 생성 모듈(130)은 기준 클럭을 기초로 하나 이상의 클럭들을 생성할 수 있다. 클럭 생성 모듈(130)은 하나 이상의 클럭을 활용하는 멀티 레이트 클럭 방식(예를 들어, 쿼터 레이트 클락)을 사용하기 위해 소스 클럭을 입력받고 복수의 클럭들을 생성할 수 있다.
제어 모듈(140)은 듀티 측정 모듈(110)에서 측정된 듀티비에 기초하여 클럭의 듀티를 타겟 듀티비가 되도록 제어하기 위한 듀티 제어 코드를 생성할 수 있다. 제어 모듈(140)은 듀티 제어 코드를 듀티 제어 모듈(120)에 전달하여 클럭의 듀티비를 조절할 수 있다. 예를 들어, 제어 모듈(140)은 반도체 패키지에 포함된 적어도 하나의 프로세서 일 수 있다. 적어도 하나의 프로세서는 공급 전압에 기초하여 일련의 명령어들을 실행하거나 신호를 처리할 수 있다.
도 2는 본 개시의 일 실시예에 따른 듀티 측정 모듈을 나타내는 블록도이다.
도 2를 참조하면, 듀티 측정 모듈(110)은 저역 통과 필터 유닛(112), 기준 신호 생성 유닛(114), 전압 제어 발진 유닛(116) 및 주파수 카운트 유닛(118)을 포함할 수 있다.
저역 통과 필터 유닛(112)은 입력 신호의 낮은 주파수 대역(저주파)는 통과시키고, 높은 주파수 대역(고주파)는 차단하는 필터일 수 있다. 저역 통과 필터 유닛(112)은 도 3에 도시된 저역 통과 필터 유닛(112)일 수 있다. 도 3을 참조하면, 저역 통과 필터 유닛(112)은 저항과 캐패시터를 병렬로 연결한 단일 저역 통과 필터를 여러 단 연결한 형태일 수 있다. 예를 들어, 저역 통과 필터 유닛(112)은 제1 저항(R_1) 및 제1 캐패시터(C_1)를 포함하는 제1 저역 통과 필터(112_1),?? , 제N 저항(R_N) 및 제N 캐패시터(C_N)를 포함하는 제N 저역 통과 필터(112_N)를 포함할 수 있다. 저역 통과 필터 유닛(112)에 클럭을 입력하면 듀티비에 따라 일정한 전압 신호가 생성될 수 있다.
다시 도 2를 참조하면, 기준 신호 생성 유닛(114)은 클럭 듀티 캘리브레이션 장치(100)에 인가되는 공급 전압(VDD, 또는 구동 전압)에 기초하여 전압을 생성할 수 있다. 예를 들어, 기준 신호 생성 유닛(114)에서 생성되는 전압 레벨은 클럭의 타겟 듀티비가 50% 인 경우 공급 전압(VDD)의 전압 레벨의 절반 크기일 수 있다. 기준 신호 생성 유닛(114)에서 생성되는 전압 레벨은 타겟 듀티비에 따라 다양하게 설정될 수 있다.
전압 제어 발진 유닛(116)은 입력 전압에 기초하여 발진 신호를 생성하는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)일 수 있다. 주파수 카운트 유닛(118)은 발진 신호를 기준 구간 동안 카운팅하여 카운팅 값을 제공할 수 있다.
도 4는 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치를 나타내는 도면이다.
도 4를를 참조하면, 클럭 듀티 캘리브레이션 장치(200)는 듀티 제어부(210), 저역 통과 필터(220), 기준 신호 생성부(230), 제1 스위치(240), 제2 스위치(250), 전압 제어 발진기(260), 주파수 카운터(270) 및 제어부(280)를 포함할 수 있다.
듀티 제어부(210)는 기준 클럭(PCLK)을 수신하여 듀티비를 조절하고 클럭(CLK)을 출력할 수 있다. 듀티 제어부(210)는 수신된 듀티 제어 신호(DCC_Code)에 기초하여 클럭(CLK)의 듀티비를 조절할 수 있다.
저역 통과 필터(220)는 클럭(CLK)을 수신해서 일정한 크기의 전압 신호(V_SIG)를 출력할 수 있다. 전압 신호(V_SIG)의 전압 레벨은 클럭(CLK)의 듀티비에 따라 결정될 수 있다. 예를 들어, 전압 신호(V_SIG)는 도 4의 인 제1 전압 신호(V_SIG1), 제2 전압 신호(V_SIG2) 또는 제3 전압 신호(V_SIG3)일 수 있다.
기준 신호 생성부(230)는 공급 전압(VDD)을 이용하여 타겟 듀티비에 대응되는 기준 전압 신호(R_SIG)를 출력할 수 있다. 예를 들어, 기준 신호 생성부(230)에서 생성되는 기준 전압 신호의 전압 레벨은 클럭의 타겟 듀티비가 50% 인 경우 공급 전압(VDD)의 전압 레벨의 절반 크기일 수 있다.
전압 제어 발진기(260)는 전압 신호(V_SIG) 또는 기준 전압 신호(R_SIG)를 수신하여 발진 신호(FS)를 출력할 수 있다.
주파수 카운터(270)는 기 설정된 기간동안 발진 신호(FS)의 발진 횟수를 카운팅해서 카운팅 값(CNT) 또는 발진 신호(FS)의 주파수 값을 제어부(280)에 전달할 수 있다.
제어부(280)는 전압 신호(V_SIG) 및 기준 전압 신호(R_SIG)의 카운팅 값(CNT)을 수신하여 클럭(CLK)의 듀티비가 타겟 듀티비와 일치하는지 판단하고, 듀티비에 차이가 있는 경우 클럭(CLK)의 듀티비를 조절하기 위한 듀티 제어 신호(DCC_Code)를 생성하여 듀티 제어부(210)에 전달할 수 있다. 제어부(280)는 클럭(CLK)의 듀티비를 측정하기 위해 제1 스위치(240) 또는 제2 스위치(250)를 제어하여 제1 전압 신호(V_SIG1) 또는 기준 전압 신호(V_SIG2)를 전압 제어 발진기(260)에 공급할 수 있다.
클럭 듀티 캘리브레이션 장치(200)는 기준 클럭(PCLK)을 수신하여 듀티비를 조절하고 클럭(CLK)을 출력할 수 있다. 클럭 듀티 캘리브레이션 장치(200)는 공정 오차나 환경의 영향으로 클럭(CLK)의 듀티비가 설계값(예를 들어, 타겟 듀티비)과 달라진 경우에도, 클럭(CLK) 듀티비의 상대적인 상태를 측정하고 클럭(CLK)의 듀티비가 타겟 듀티비가 되도록 조절할 수 있다. 클럭 듀티 캘리브레이션 장치(200)는 클럭(CLK)의 상태를 지속적으로 모니터링 하고, 장치의 노후화 또는 사용 환경 변화 등의 원인으로 클럭(CLK)의 듀티비가 달라진 경우, 클럭(CLK)의 듀티비가 타겟 듀티비가 되도록 조절할 수 있다.
도 5는 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 장치에서 듀티 측정 과정을 설명하는 도면이다.
도4 및 도5를 참조하면, 클럭 듀티 캘리브레이션 장치(200)는 클럭(CLK)의 듀티비를 측정해서 타겟 듀티비와 일치하도록 제어할 수 있다. 클럭(CLK) 신호의 듀티비는, 클럭을 저역 통과 필터(220)에 통과시켜 생성된 전압 신호의 전압 레벨과 대응될 수 있다.
예를 들어, 제1 클럭(CLK1)은 듀티비가 50%이고, 제2 클럭(CLK2)은 듀티비가 50% 보다 크고, 제3 클럭(CLK3)은 듀티비가 50% 보다 작은 클럭일 수 있다. 이때, 제1 클럭(CLK1), 제2 클럭(CLK2) 및 제3 클럭(CLK3) 각각의 로우 레벨은 접지 전압(GND) 레벨, 하이 레벨은 공급 전압(VDD) 레벨일 수 있다.
클럭 듀티 캘리브레이션 장치(200)는 제1 클럭(CLK1)을 저역 통과 필터(220)에 통과시켜 공급 전압(VDD)의 전압 레벨의 절반 크기인 제1 전압 신호(V_SIG1)를 생성할 수 있다. 클럭 듀티 캘리브레이션 장치(200)는 제2 클럭(CLK2)을 저역 통과 필터(220)에 통과시켜 공급 전압(VDD)의 전압 레벨의 절반 크기보다 큰 제2 전압 신호(V_SIG2)를 생성할 수 있다. 클럭 듀티 캘리브레이션 장치(200)는 제3 클럭(CLK1)을 저역 통과 필터(220)에 통과시켜 공급 전압(VDD)의 전압 레벨의 절반 크기보다 작은 제3 전압 신호(V_SIG3)를 생성할 수 있다.
클럭 듀티 캘리브레이션 장치(200)는 저역 통과 필터(220)를 통과하여 생성된 전압 신호의 크기를 측정하여 클럭의 듀티비를 판단할 수 있다. 클럭 듀티 캘리브레이션 장치(200)는 저역 통과 필터(220)를 통과하여 생성된 전압 신호의 크기에 기초하여 제1 클럭(CLK1)은 듀티비가 50%이고, 제2 클럭(CLK2)은 듀티비가 50% 보다 크고, 제3 클럭(CLK3)은 듀티비가 50% 보다 작다고 판단할 수 있다.
도 6은 본 개시의 일 실시예에 따른 클럭 듀티 캘리브레이션 과정을 설명하는 순서도이다.
도 6을 참조하면, 클럭 듀티 캘리브레이션 장치는 제1 클럭에 대응되는 제1 전압 신호를 생성할 수 있다(S110). 제1 클럭은 듀티비를 측정하고 제어할 대상 클럭이고 제1 전압 신호는 제1 클럭의 듀티비를 측정하는 과정에서 생성되는 전압 신호일 수 있다. 클럭 듀티 캘리브레이션 장치는 제1 클럭을 저역 통과 필터에 통과시켜 제1 전압 신호를 생성할 수 있다. 제1 전압 신호의 전압 레벨은 제1 클럭의 듀티비에 따라 달라질 수 있다. 예를 들어, 제1 전압 신호의 크기는 제1 클럭의 듀티비가 50% 인 경우 공급 전압 크기의 절반 값일 수 있고, 제1 클럭의 듀티비가 50% 보다 크면 공급 전압 크기의 절반 값보다 크고, 제1 클럭의 듀티비가 50% 보다 작으면 공급 전압 크기의 절반 값보다 작을 수 있다. 제1 클럭의 하이 레벨 신호의 크기는 공급 전압 크기와 동일할 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 전압 신호의 크기에 대응되는 특징을 측정할 수 있다(S120). 클럭 듀티 캘리브레이션 장치는 제1 전압 신호를 측정하기 위해 전압 제어 발진 유닛 및 주파수 카운트 유닛을 포함할 수 있다. 전압 제어 발진 유닛은 제1 전압 신호에 기초하여 제1 발진 신호를 출력할 수 있다. 주파수 카운트 유닛은 기 설정된 기간동안 제1 발진 신호의 발진 횟수를 카운팅한 카운팅 값 또는 제1 발진 신호의 주파수 값인 제1 주파수 값을 생성할 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 클럭에 대응되는 제1 전압 신호를 측정하기 전에 타겟 듀티비에 대응되는 기준 전압 신호를 측정할 수 있다. 클럭 듀티 캘리브레이션 장치는 전압 제어 발진 유닛 및 주파수 카운트 유닛을 이용하여 기준 전압 신호에 대응되는 기준 주파수 값을 생성할 수 있다. 클럭 듀티 캘리브레이션 장치는 기준 주파수 값과 제1 주파수 값을 비교하여 제1 클럭의 듀티비를 판단할 수 있다. 기준 주파수 값은 타겟 듀티비에 대응되어 미리 설정된 값일 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 클럭의 듀티비를 캘리브레이션 할 수 있다(S130). 클럭 듀티 캘리브레이션 장치는 기준 주파수 값과 측정된 제1 주파수 값이 동일한 경우 제1 클럭의 현재 듀티비를 유지할 수 있다. 클럭 듀티 캘리브레이션 장치는 측정된 제1 주파수 값이 기준 주파수 값보다 큰 경우, 듀티비를 감소시키는 듀티 제어 코드를 생성할 수 있다. 클럭 듀티 캘리브레이션 장치는 측정된 제1 주파수 값이 기준 주파수 값보다 작은 경우, 듀티비를 증가시키는 듀티 제어 코드를 생성할 수 있다. 클럭 듀티 캘리브레이션 장치는 듀티 제어 코드를 듀티 제어 모듈에 전달하여 제1 클럭의 듀티비를 조절할 수 있다.
도 7은 본 개시의 일 실시예에 따른 듀티 측정 과정을 설명하는 순서도이다.
도 7을 참조하면, 클럭 듀티 캘리브레이션 장치는 제1 클럭에 저역 통과 필터 처리 후 제1 전압 신호를 생성할 수 있다(S210). 제1 전압 신호의 전압 레벨은 제1 클럭의 듀티비에 따라 달라질 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 전압 신호에 대응되는 제1 발진 신호를 생성할 수 있다(S220). 클럭 듀티 캘리브레이션 장치는 전압 제어 발진기를 이용하여 제1 전압 신호를 입력으로 제1 발진 신호를 출력할 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 발진 신호의 주파수 값을 측정할 수 있다(S230). 클럭 듀티 캘리브레이션 장치는 주파수 카운터를 이용하여 기 설정된 기간동안 제1 발진 신호의 발진 횟수를 카운트하고, 카운트 값에 기초하여 제1 발진 신호의 주파수 값을 측정할 수 있다.
클럭 듀티 캘리브레이션 장치는 주파수 값에 기초하여 듀티비를 측정할 수 있다(S240). 클럭 듀티 캘리브레이션 장치는 타겟 듀티비에 대응되는 기준 주파수 값을 생성하고, 제1 클럭에 대응되는 주파수 값인 제1 주파수 값과 기준 주파수 값을 비교하여 듀티비를 판단할 수 있다.
예를 들어, 클럭 듀티 캘리브레이션 장치는 제1 클럭에 대응되는 제1 전압 신호를 측정하기 전에 타겟 듀티비에 대응되는 기준 전압 신호를 측정할 수 있다. 클럭 듀티 캘리브레이션 장치는 전압 제어 발진 유닛 및 주파수 카운트 유닛을 이용하여 기준 전압 신호에 대응되는 기준 주파수 값을 생성할 수 있다. 클럭 듀티 캘리브레이션 장치는 기준 주파수 값과 제1 주파수 값을 비교하여 제1 클럭의 듀티비를 판단할 수 있다.
클럭 듀티 캘리브레이션 장치는 제1 클럭의 듀티비를 절대적인 기준값을 가지고 판단하지 않고, 타겟 듀티비에 대응되는 기준 전압 신호와 제1 클럭에 대응되는 제1 전압 신호를 비교하는 형태로 측정함으로써, 반도체 공정 과정 또는 환경 요인에 의해 발생하는 영향을 최소화 할 수 있다.
클럭 듀티 캘리브레이션 장치는 클럭의 듀티비를 측정하기 위한 아날로그 회로 구조를 단순화하고, 디지털 방식의 제어를 통해 타겟 듀티비에 따라 클럭을 정확하게 캘리브레이션 할 수 있다.
앞서 설명된 본 개시의 다양한 실시예는 추가 실시예와 결합될 수 있고, 상술한 상세한 설명에 비추어 당업자가 이해 가능한 범주에서 변경될 수 있다. 본 개시의 실시예들은 모든 면에서 예시적인 것이며, 한정적이 아닌 것으로 이해되어야 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성요소들도 결합된 형태로 실시될 수 있다. 따라서, 본 개시의 특허청구범위의 의미, 범위 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 수신된 기준 클럭의 듀티비를 조절하여 제1 클럭을 생성하는 듀티 제어 모듈;
    상기 제1 클럭의 평균 전압 레벨에 기초하여 상기 제1 클럭의 듀티비를 측정하는 듀티 측정 모듈; 및
    측정된 상기 듀티비에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 듀티 제어 코드를 생성하는 제어 모듈;을 포함하고,
    상기 듀티 제어 모듈은,
    상기 듀티 제어 코드에 기초하여 상기 기준 클럭의 듀티비를 조절하는,
    클럭 듀티 캘리브레이션 장치.
  2. 제 1 항에 있어서,
    상기 듀티 측정 모듈은 저역 통과 필터 유닛을 포함하고,
    상기 저역 통과 필터 유닛은 상기 제1 클럭의 평균 전압 레벨에 대응되는 제1 전압 신호를 생성하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  3. 제 2 항에 있어서,
    상기 듀티 측정 모듈은 기준 신호 생성 유닛을 포함하고,
    상기 기준 신호 생성 유닛은 상기 타겟 듀티비에 대응되는 기준 전압 신호를 생성하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  4. 제 3 항에 있어서,
    상기 듀티 측정 모듈은,
    상기 저역 통과 필터 유닛을 전압 제어 발진 유닛에 연결하는 제1 스위치 및 상기 기준 신호 생성 유닛을 상기 전압 제어 발진 유닛에 연결하는 제2 스위치를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  5. 제 4 항에 있어서,
    상기 듀티 측정 모듈은 상기 제1 클럭을 저역 통과 필터 유닛에 통과시켜 생성한 제1 전압 신호 및 상기 타겟 듀티비에 대응되는 기준 전압 신호와 비교하여 상기 제1 클럭의 듀티비를 측정하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  6. 제 5 항에 있어서,
    상기 제어 모듈은 상기 기준 전압 신호 측정 시 상기 제1 스위치를 턴-오프 시키고, 상기 제2 스위치를 턴-온 시키고,
    상기 제1 전압 신호 측정 시 상기 제1 스위치를 턴-온 시키고, 상기 제2 스위치를 턴-오프 시키는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  7. 제 5 항에 있어서,
    상기 듀티 측정 모듈은 상기 제1 전압 신호 및 상기 기준 전압 신호의 상대적인 크기 차이를 측정하기 위한 전압 제어 발진 유닛 및 주파수 카운트 유닛을 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 장치.
  8. 클럭 듀티 캘리브레이션 장치에 의해 수행되는 클럭 듀티 캘리브레이션 방법에 있어서,
    제1 클럭의 평균 전압 레벨에 대응되는 제1 전압 신호를 생성하는 단계;
    상기 제1 전압 신호의 크기에 대응되는 특징을 측정하는 단계; 및
    측정된 상기 제1 전압 신호에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 캘리브레이션 하는 단계;를 포함하는
    클럭 듀티 캘리브레이션 방법.
  9. 제 8 항에 있어서,
    상기 제1 전압 신호를 생성하는 단계는 상기 제1 클럭을 저역 통과 필터에 통과시키는 단계를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
  10. 제 9 항에 있어서,
    상기 제1 전압 신호의 크기에 대응되는 특징을 측정하는 단계는 전압 제어 발진기를 이용하여 상기 제1 전압 신호에 대응되는 제1 발진 신호를 생성하고, 기 설정된 기간동안 상기 제1 발진 신호의 제1 주파수 값을 측정하는 단계를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
  11. 제 10 항에 있어서,
    상기 타겟 듀티비에 대응되는 기준 전압 신호를 생성하는 단계; 및
    상기 기준 전압 신호의 크기에 대응되는 특징을 측정하는 단계;를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
  12. 제 11 항에 있어서,
    상기 기준 전압 신호의 크기에 대응되는 특징을 측정하는 단계는 상기 전압 제어 발진기를 이용하여 상기 기준 전압 신호에 대응되는 기준 발진 신호를 생성하고, 기 설정된 기간동안 상기 기준 발진 신호의 기준 주파수 값을 측정하는 단계를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
  13. 제 12 항에 있어서,
    상기 캘리브레이션 하는 단계는 상기 제1 주파수 값 및 상기 기준 주파수 값에 기초하여 상기 제1 클럭의 듀티비를 타겟 듀티비가 되도록 캘리브레이션 하는 단계를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
  14. 제 13 항에 있어서,
    상기 캘리브레이션 하는 단계는 상기 제1 주파수 값이 상기 기준 주파수보다 작거나 큰 경우, 상기 제1 주파수 값이 상기 기준 주파수와 동일해지도록 상기 제1 클럭의 듀티비를 캘리브레이션 하는 단계를 포함하는 것을 특징으로 하는,
    클럭 듀티 캘리브레이션 방법.
KR1020220172826A 2022-12-12 2022-12-12 클럭 듀티 캘리브레이션 장치 및 방법 KR20240087276A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/013556 WO2024128479A1 (ko) 2022-12-12 2023-09-11 클럭 듀티 캘리브레이션 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20240087276A true KR20240087276A (ko) 2024-06-19

Family

ID=

Similar Documents

Publication Publication Date Title
US10678190B2 (en) Time-to-digital converter, circuit device, physical quantity measurement apparatus, electronic instrument, and vehicle
US7382146B2 (en) Semiconductor testing apparatus
US20050044463A1 (en) Programmable jitter generator
US8421512B2 (en) Duty compensation circuit
US20160065222A1 (en) Semiconductor device
KR20170052449A (ko) 클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법
JP2004236019A (ja) スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
US11803230B2 (en) Dynamic voltage scaling in hierarchical multitier regulator supply
KR20050122204A (ko) 클록 및 데이터 복구 방법과 장치
US20110169501A1 (en) Delay circuit
US8471617B2 (en) Duty cycle correction in a delay-locked loop
KR102140117B1 (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
TW201102779A (en) Integrated circuit with low temperature coefficient and associated calibration method
CN207399177U (zh) 电子设备
US8711996B2 (en) Methods and apparatus for determining a phase error in signals
US6304119B1 (en) Timing generating apparatus with self-calibrating capability
US11165553B1 (en) Static clock calibration in physical layer device
KR20240087276A (ko) 클럭 듀티 캘리브레이션 장치 및 방법
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
US20180083637A1 (en) Frequency calibration method for digitally controlled oscillator and apparatus using the same
US20070118784A1 (en) Self test circuit for a semiconductor intergrated circuit
US20070170969A1 (en) Electronic system having a clock signal correcting device
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
JPWO2008047683A1 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
CN104168015B (zh) 振荡装置与时脉信号的产生方法