KR20170052449A

KR20170052449A - 클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법

Info

Publication number: KR20170052449A
Application number: KR1020160088629A
Authority: KR
Inventors: 청 와이 라우
Original assignee: 삼성전자주식회사
Priority date: 2015-11-03
Filing date: 2016-07-13
Publication date: 2017-05-12
Also published as: US20170126211A1; TWI684327B; US9762211B2; CN106656122B; CN106656122A; TW201717546A

Abstract

듀티 싸이클 조정 장치 및 방법이 개시된다. 상기 듀티 싸이클 조정 장치 및 방법은 무선 통신 디바이스의 클록 신호가 50%의 듀티 싸이클을 갖는 오실레이션을 생성하는 것을 허용한다. 듀티 싸이클 조정 장치 및 방법은 전원을 켠 후에 50%의 듀티 싸이클로 빠르게 수렴하는 것을 허용하고, 또한, 온도와 전원 공급의 변동의 변화에서 듀티 싸이클의 안정성을 제공한다. 듀티 싸이클 조정 장치는 버퍼, 상기 버퍼와 전기적으로 결합된 제1 인버터, 상기 제1 인버터와 전기적으로 결합된 제2 인버터, 및 차동 적분기를 포함하고, 상기 제1 인버터의 제1 출력은 상기 차동 적분기의 제1 입력과 전기적으로 결합되고, 상기 제2 인버터의 제2 출력은 상기 차동 적분기의 제2 입력과 전기적으로 결합되고, 상기 차동 적분기의 제3 출력은 상기 버퍼와 전기적으로 결합될 수 있으나, 이에 제한되는 것은 아니다.

Description

클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법{DEVICE AND METHOD FOR ADJUSTING DUTY CYCLE IN CLOCK SIGNALS}

본 발명은 일반적으로 클록 신호들을 생성하는 것에 관한 것으로, 보다 구체적으로, 클록 신호의 듀티 싸이클을 조정하기 위한 시스템 및 방법에 관한 것이다.

크리스탈 오실레이터(crystal oscillator)(예를 들어, 온도 보상 크리스탈 오실레이터(temperature compensated crystal oscillator, TCXO))는 전형적인 무선 주파수 집적 회로(radio frequency integrated circuit, RFIC) 안의 여러 가지 위상 동기 루프(phase-locked loop, 이하 PLL)들을 위해 기준 주파수(reference frequency)를 제공할 뿐만 아니라, 다양한 프로세서들을 위해 클록들을 제공한다. 이러한 PLL들은 라디오(예를 들어, 와이파이(Wi-Fi), 셀룰러(cellular), 글로벌 항법 위성 시스템(global navigation satellite system, GNSS), 및 블루투스(Bluetooth))에 필요한 블록들이다.

통신 시스템들이 진화함에 따라, 라디오(radio)의 트랜스미터(transmitter) 및/또는 리시버(receiver)에서 사용되는 매우 낮은 노이즈 국부 오실레이터 신호(low-noise local oscillator signal)들을 합성(synthesize)하기 위해 매우 낮은 노이즈 PLL들을 개발할 필요가 있다. PLL에 대한 더 높은 기준 주파수는 일반적으로 PLL의 위상 잡음(phase noise)을 개선한다. 따라서, PLL에 대한 기준 클록으로 두 배의 크리스탈 오실레이터 주파수를 사용하는 것이 바람직하다. 기준 클록은 PLL의 일부 또는 외부의 주파수 더블링 회로(frequency doubling circuit)에 의해 기준 클록의 상승 엣지(rising edge) 및 폴링 엣지(falling edge) 모두를 사용하여 일반적으로 구현된다. 이러한 애플리케이션들의 경우, 주파수 더블링 회로는 가능한 한 대칭에 가깝거나 또는 50% 듀티 싸이클(duty cycle)인 입력 클록을 갖는 것이 중요하다. 이는 주파수 더블링 회로로부터의 더블 주파수 출력에서 원하지 않는 서브 하모닉스(sub-harmonics)들의 레벨을 감소시킨다.

본 발명은 클록 신호가 50%의 듀티 싸이클을 갖도록 조정하는 듀티 싸이클 조정 장치 및 듀티 싸이클 조정 방법에 관한 것이다.

본 발명은 상기 문제점 및 단점을 해결하고, 후술한 이점들을 제공하기 위해 만들어졌다.

본 발명의 일 실시예에 따르면, 버퍼, 상기 버퍼와 전기적으로 결합된 제1 인버터, 상기 제1 인버터와 전기적으로 결합된 제2 인버터, 및 차동 적분기를 포함하고, 상기 제1 인버터의 제1 출력은 상기 차동 적분기의 제1 입력과 전기적으로 결합되고, 상기 제2 인버터의 제2 출력은 상기 차동 적분기의 제2 입력과 전기적으로 결합되고, 상기 차동 적분기의 제3 출력은 상기 버퍼와 전기적으로 결합될 수 있으나, 이에 제한되는 것은 아닌 듀티 싸이클 조정 장치가 제공된다.

본 발명의 다른 실시예에 따르면, 버퍼에 제공되는 클록 신호에 기초하여 버퍼링된 클록 신호를 생성하는 단계, 제1 인버터로 제공되는 상기 버퍼링된 클록 신호에 기초하여 제1 클록 신호를 생성하는 단계, 제2 인버터로 제공되는 제1 클록 신호에 기초하여 제2 클록 신호를 생성하는 단계, 차동 적분기로 제공되는 상기 제1 클록 신호의 제1 전압 레벨 및 상기 제2 클록 신호의 제2 전압 레벨에 기초하여 상기 차동 적분기로부터 출력되는 출력 신호를 생성하는 단계, 및 상기 차동 적분기로부터 상기 버퍼로 제공되는 상기 출력 신호에 근거하여 상기 버퍼의 임계값을 바이어싱하는 단계를 포함하나, 이에 제한되는 것은 아닌 방법이 제공된다.

본 발명의 일 실시예에 따른, 듀티 싸이클 조정 장치 및 방법은 장치의 전원이 켜진 후에 클록 신호가 50%의 듀티 싸이클을 갖도록 수렴하도록 한다. 그 결과, 온도 또는 전원 공급의 변동 등의 변화에서 듀티 싸이클의 안정성을 제공할 수 있다.

상기 양상 및 다른 양상들, 본 발명의 특징들 및 자정들은 첨부된 도면을 참조하여 설명되는 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명의 일 실시예에 따른 기준 클록의 듀티 사이클을 제어하기 위한 예시적인 시스템의 개략적인 도면이다.
도 2는 본 발명의 다른 실시예에 따른 기준 클록의 듀티 사이클을 제어하기 위한 예시적인 시스템의 개략적인 도면이다.

본 개시는 이하 본 발명의 실시예를 나타내는 첨부된 도면들을 참조하여 보다 상세하게 설명된다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 본원에 설명된 실시예에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이러한 실시예들은 본 발명이 철저하고 완전하게 되도록 제공되고, 장치 또는 방법의 범위를 당업자에게 완벽하게 전달할 수 있다. 도면들에서, 층들 및 영역들의 크기 및 상대적인 크기는 명확성을 위해 과장될 수 있다. 유사한 참조 부호들은 유사한 요소들을 지칭한다.

요소가 다른 요소에 "연결"된다거나, "결합"된다고 언급되는 것은, 요소가 다른 요소에 직접 연결 또는 결합되거나, 중간 요소들이 존재할 수 있다는 것을 이해할 수 있을 것이다. 대조적으로, 요소가 다른 구성 요소에 "직접 연결"된다거나, "직접 결합"된다고 언급된 것은, 중간에 다른 요소가 존재하지 않을 수 있다. 여기서 설명되는 "및/또는"이라는 용어는 나열된 항목들과 관련된 하나 이상의 어떤 및 모든 조합들에 한정되지 않는다.

본원에서 다양한 요소들을 묘사하는데 사용될 수 있는 제1, 제2 및 다른 용어들은 이러한 용어들에 제한되지 않는 것으로 이해될 수 있다. 이러한 용어들은 오직 하나의 요소를 다른 요소와 구분하기 위해 사용되는 것이다. 예를 들어, 본 개시의 교시들로부터 벗어나지 않는 범위 내에서, 제1 신호는 제2 신호로 지칭될 수도 있고, 이와 유사하게, 제2 신호는 제1 신호로 지칭될 수 도 있다.

본 명세서에 사용되는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것이지, 본 장치 및 방법을 한정하려는 의도가 아니다. 본원에 사용된 바와 같이 단수 형태는 문맥상 명백하게 다르게 나타내지 않는 한 복수 형태를 포함하는 것으로 의도된다. 또한, 본원에 개시된 "포함"한다 또는 "갖는다"등의 표현은 명시된 특징들, 영역들, 정수들, 단계들, 동작들, 요소들, 및/또는 구성 요소들을 포함하는 것을 나타내고, 또한, 하나 이상의 다른 특징들, 영역들, 정수들, 단계들, 기능들, 요소들, 구성들, 및/또는 그룹들의 존재 또는 추가를 배제하지 않는다.

다르게 정의되지 않는 한, 여기서 사용되는 모든 용어들(기술적이고 과학적인 용어들 포함)은 일반적으로, 본 장치 및 방법이 속하는 당업자에 의해 이해되는 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 기술 및/또는 본 명세서의 문맥 안에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 본 출원에서 명백하게 하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는 것으로 이해될 것이다.

이동 무선 통신 장치 안의 주파수 합성기(frequency synthesizer)들은 일반적으로 기준 클록(reference clock)에 의해 공급된다. 기준 클록은 오실레이션(oscillation)의 고유 주파수(unique frequency), 안정성 레벨(stability level), 온도 드리프트(temperature drift), 전력 소비, 및 듀티 싸이클(duty cycle)을 가진다. 기준 클록은 안정적인 클락킹 신호(stable clocking signal)를 주파수 합성기로 제공하고, 또한 프로세서들, 메모리 및 통신 블록들을 갖는 다양한 기능 블록들에도 제공한다. 고성능 합성기를 위한 높은 주파수 기준으로 사용하기 위해 두 배의 기준 클록 주파수를 생성하기 위해 주파수 더블링 회로(frequency doubling circuit)를 사용하는 것이 종종 바람직하다. 주파수 더블링 회로가 잘 수행되기 위해, 주파수 더블링 회로의 기준 클록 또는 입력 클록은 가능한한 대칭에 가깝거나, 혹은 50%의 듀티 싸이클을 가져야 한다. 상용의 온도 보상 크리스탈 오실레이터(TCXO)는 일반적으로 45% 내지 55%의 듀티 싸이클들을 갖는다. 본 발명에 따른 시스템 및 방법은 듀티 싸이클을 가능한 한 50%에 가깝게 달성하기 위해, 기준 클록을 제어하고 수정한다.

도 1은 본 발명의 일 실시예에 따른 기준 클록의 듀티 사이클을 제어하기 위한 예시적인 시스템의 개략적인 도면이다. 오실레이터(110)는 크리스탈 클록과 같은 주파수 소스를 오실레이터 입력 버퍼(114)에 제공한다. 오실레이터(110)는 일반적으로 도 1에 도시된 나머지 구성 요소를 포함하는 집적회로(integrated circuit, IC)의 외부에 있을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 오실레이터(110)는 넓은 온도 범위에 걸쳐 매우 안정된 주파수를 갖는 온도 보상 크리스탈 오실레이터(TCXO)일 수 있다. 본 발명의 실시예에서, 오실레이터(110)는 온도 보상이 생략될 수 있다. 오실레이터(110)는 커패시터(112)를 통해 오실레이터 입력 버퍼(114)와 용량적으로 결합된다. 본 발명의 실시예에 따르면, 오실레이터 입력 버퍼(114)는 입력 핀과 출력 핀 사이에 큰 저항을 갖는 인버터이다. 오실레이터 입력 버퍼(114)의 출력 클록은 버퍼(116)(예를 들어, CMOS 버퍼)에 공급된다. 버퍼(116)는 예를 들어, 상기 출력 클록의 상승 시간 및 하강 시간을 감소시켜, 오실레이터 입력 버퍼(114)의 출력 클록의 엣지들을 샤프하게 한다. 오실레이터 입력 버퍼(114)는 오실레이터 입력 버퍼(114)로의 입력 신호를 반전 시킨다. 본 발명에 개시된 범위를 벗어나지 않는 범위 내에서, 버퍼(116)는 오실레이터 입력 버퍼(114)의 출력 클록의 엣지들을 샤프하게 하기 위해 짝수 개의 인버터들을 포함하는 것을 알 수 있다. 전원을 켜거나 또는 어떠한 보정이 없을 때, 버퍼(116)로부터 출력되고, 인버터(118)로 입력되는 버퍼링된 클록의 듀티 싸이클은 오실레이터(110)의 비대칭, 오실레이터 입력 버퍼(114)의 비대칭, 및 버퍼(116)의 비대칭을 포함하는 요인들뿐만 아니라 오실레이터(110)로부터 인버터(118)까지의 회로 경로 내의 기생 임피던스의 영향에 따라 45% 내지 55%의 범위 내에서 달라질 수 있다.

본 발명의 실시예는 클록 신호의 듀티 싸이클을 가능한 50%에 가깝도록 보정할 수 있는 회로를 제공한다. 인버터(120)의 출력인 기준 클록(CLKB)의 듀티 싸이클을 조정하기 위해, 인버터들(118, 120)의 출력의 차는 차동 적분기(differential integrator)를 사용하여 시간이 지남에 따라 적분될 수 있다. 차동 적분기는 차동 증폭기(124, differential amplifier), 저항(126), 커패시터(130), 저항(128), 및 커패시터(132)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 집적 차분 신호(integrated difference signal)는 차동 증폭기(124)의 출력으로 나타나고, 이는 저항(122)을 통해 오실레이터 입력 버퍼(114)의 임계값을 조정하는데 사용된다. 네거티브 피드백(negative feedback)은 인버터들(118 및 120)의 직류 전압들의 차이를 0으로 만든다. 만약 각각의 인버터들(118, 120)의 CLKA 및 CLKB에서 직류 전압들의 차이가 0으로부터 벗어난다면, 차동 적분기(differential integrator)는 차동 적분기의 출력으로 전압을 생성하고, 이는 오실레이터 입력 버퍼(114)의 임계값이 CLKA 및 CLKB에서 직류 전압들의 차이가 0을 향해 감소하는 방향으로 변화하는 것을 야기한다. CLKA 및 CLKB에서 직류 전압들의 차이가 0일 때, 신호들(CLKA 및 CLKB)은 동일한 직류 전압 레벨을 갖고, 이것은 CLKA 및 CLKB의 듀티 싸이클들이 모두 50%일 경우에만 가능하다. 어떤 비-50% 듀티 싸이클은 CLKA 및 CLKB이 서로 다른 직류 전압 레벨들을 갖는 것을 야기할 수 있다. CLKA 및 CLKB가 밀접하게 일치하는 상승 및 하강 시간들을 갖고 이에 따라 CLKA 및 CLKB가 동일한 직류 전압 레벨들을 갖는 다면, CLKA 및 CLKB는 동일한 듀티 싸이클을 갖는다. 인버터들(118, 120)의 상승 및 하강 시간들의 매칭은 인버터들의 물리적 설계 및 인버터들에서 본 출력 임피던스들을 매칭시킴으로써 얻어질 수 있다.

각 인버터들(118, 120)의 출력들인 CLKA 및 CLKB 각각은 직류 전압 레벨을 갖는다. 직류 전압 레벨은 CLKA 및 CLKB에서의 클록 신호들의 듀티 싸이클에 대한 척도이다. CLKB는 CLKA의 반전된 클록 신호이다. 예를 들어, 만약 CLKA가 40%의 듀티 싸이클을 갖는 다면, CLKB는 60%의 듀티 싸이클을 갖고, CLKA 및 CLKB의 직류 전압 레벨은 동일하지 않다. 인버터들(118, 120)에 대한 공급 전압은 VDD이고 인버터들(118, 120)의 로직 출력들은 0V 부터 VDD인 것으로 추정한다. 만약, CLKA가 40%의 듀티 싸이클을 갖는다면, CLKA에서의 직류 전압 레벨이 0.4*VDD이고, 그리고 CLKB의 직류 전압은 0.6*VDD이다. 만약 CLKA 및 CLKB의 듀티 싸이클들이 모두 50%라면, CLKA 및 CLKB의 직류 전압 레벨들은 서로 같다(예를 들어 0.5*VDD).

본 발명의 일 실시예에서, 매칭된 인버터들(118, 120)의 출력들 차이의 적분은 차동 증폭기(124), 저항(126), 저항(128), 커패시터(130), 및 커패시터(132)로 이루어진 차동 적분기에 의해 이루어질 수 있다. 비록 중요하지는 않지만, RC 회로들(저항(126) 및 커패시터(130) 대 저항(128) 및 커패시터(132))의 매칭은 하나 이상의 각각의 저항들 및 커패시터들의 물리적 설계의 매칭에 의하여 이루어질 수 있다. 인버터들(118, 120)의 출력을 적분하기 위해 선택된 RC 시정수(time constant)는 오실레이터(110)의 기본 주파수의 함수이다. 본 발명의 일 실시예에서, 26MHz의 기본 주파수를 갖는 오실레이터(110)의 경우, 커패시터들(130, 132)의 값은 10피코패럿(pico-farads)이고, 저항들(126, 128)의 값은 수십만 옴일 수 있다.

인버터들(118, 120)의 출력 전압들의 차이는 차동 증폭기(124)에 공급된다. 차동 증폭기(124)의 출력은 각각의 인버터들(118, 120)의 CLKA, 및 CLKB 사이의 직류 전압들의 차이를 적분한 값이다. 차동 증폭기(124)의 높은 직류 이득으로 인해, CLKA 및 CLKB의 직류 전압의 어떠한 차이는 차동 증폭기(124)의 출력을 차동 증폭기(124)의 전압 공급 레일(rail)로 구동(drive)한다. 만약 각각의 매칭된 인버터들(118, 120)의 출력들에서의 CLKA 및 CLKB의 듀티 싸이클이 50%인 경우, 인버터들(118, 120)의 출력 신호들의 직류 전압 값들은 동일하고, 그 차이는 0이다. 차동 증폭기(124)의 입력으로 인가되는 0 볼트들의 차이는 일정한 직류 출력 전압을 생성한다. 일정한 직류 출력 전압은 차동 증폭기(124)의 공급 전압 중 어느 하나로 크게 변화되지 않는다. 본 발명의 실시예에서, 차동 증폭기(124)는 낮은 직류 오프셋, 높은 직류 이득 및 낮은 대역폭을 갖는 회로의 전체적인 정확성에 기여하는 특성들을 갖는다. 본 발명의 일 실시예에서, 차동 증폭기(124)는 1mV보다 낮은 직류 오프셋, 80dB의 직류 이득, 및 5MHz의 단위 이득 대역폭을 가질 수 있다.

본 발명의 실시예는 클록 신호의 듀티 싸이클을 수정하기 위한 회로를 제공하고, 클록 신호의 듀티 싸이클을 가능한 50%에 가깝도록 수정하는 회로를 제공한다. 상술한 바와 같이, 인버터들(118, 120) 각각으로부터 출력된 CLKA 및 CLKB의 듀티 싸이클이 50%라면, 차동 증폭기(124)의 출력은 일정한 직류 전압이고, 차동 증폭기(124)의 공급 전압으로 크게 변화되지 않는다. 인버터들(118, 120)로부터 출력된 듀티 싸이클이 50%에서 벗어나면, 차동 증폭기(124)의 출력은 듀티 싸이클을 50%로 강제하기 위해서 변화할 수 있다.

본 발명의 일 실시예에서, 차동 증폭기(124)의 출력은 듀티 싸이클을 수정하고, 클록 신호가 50%의 듀티 싸이클로 수렴하도록 하기 위해 오실레이터 입력 버퍼(114)의 입력으로 다시 공급된다. 차동 증폭기(124)의 출력은 저항(122)을 통해 오실레이터 입력 버퍼(114)로 다시 공급된다. 차동 증폭기(124)로부터 오실레이터 입력 버퍼(114)로 다시 공급되는 신호는 오실레이터 입력 버퍼(114)의 스위칭 임계값을 바꾸기 위한 바이어스 신호로서 사용된다. 오실레이터 입력 버퍼(114)로 입력되는 클록 신호의 슬루레이트(slew rate)는 엄청 빠른 것은 아니고, 클록 신호의 상승 시간 및 하강 시간은 일반적으로 몇 나노세컨드의 범위 안에 있을 수 있다. 오실레이터 입력 버퍼(114)의 스위칭 임계값이 차동 증폭기(124)의 바이어스로 인해 변화됨에 따라, 오실레이터 입력 버퍼(114)의 출력이 스위치되는 시간이 변경되고, 따라서 오실레이터 입력 버퍼(114)의 출력에서의 듀티 싸이클의 변화를 야기할 수 있다.

본 발명의 일 실시예서, 오실레이터(110)는 기본(fundamental) 주파수의 클록 신호를 제공하고, 클록 신호의 듀티 싸이클은 50%와 동일하지 않을 수 있다. 클록 신호는 오실레이터 입력 버퍼(114), 버퍼(116) 및 인버터들(118, 120)을 통해 전파한다. 각각의 인버터들(118, 120)로부터 출력된 CLKA 및 CLKB의 직류 전압 레벨들 사이의 차이는 차동 증폭기(124), 저항(126), 커패시터(130), 저항(128) 및 커패시터(132)에 의해 시간이 지남에 따라 적분된다. 차동 증폭기(124)로부터 출력된 임계값 바이어스 신호는 인버터들(118, 120)의 출력들의 듀티 싸이클이 50%가 되지 않기 때문에, 포지티브 또는 네가티브 방향으로 변한다. 상기 방향은 차이가 포지티브인지 네가티브인지 여부에 의존하고, 이는 듀티 싸이클이 50%보다 높은지 또는 낮은지 여부와 동일하다. 차동 증폭기(124) 출력은 CLKB의 듀티 싸이클을 수정하는 오실레이터 입력 버퍼(114)로 임계값 바이어스 신호를 제공한다. 이러한 피드백 처리는 CLKB의 듀티 싸이클을 가능한한 50%에 가깝게 한다. 본 발명의 실시예에서, 클록 신호는 50 마이크로세컨드(microseconds) 이내에 50%의 듀티 싸이클에 수렴할 수 있다.

본 발명의 실시예에서, 구성 요소들(110~132)은 듀티 싸이클 보정 회로 안에 에러들을 야기할 수 있는 기생 임피던스 및 노이즈를 줄이기 위해 CMOS 공정을 사용하여 동일한 다이 위에 서로 근접하게 제작된다.

도 2는 본 발명의 다른 실시예에 따른 기준 클록의 듀티 사이클을 제어하기 위한 예시적인 시스템의 개략적인 도면이다. 오실레이터(210)는 기준 클록과 같은 주파수 소스를 커패시터(212)를 통해 오실레이터 입력 버퍼(214)로 제공한다. 오실레이터(210)는 온도 보상 크리스탈 오실레이터(TCXO), 크리스탈 오실레이터 또는 다른 클록 소스일 수 있다. 오실레이터(210)의 주파수는 온도와 함께 변화할 수 있고, 상기 변화량은 오실레이터가 사용되는 유형에 따른다. 오실레이터 입력 버퍼(214)는 오실레이터(210)의 출력을 클록 신호로 증폭한다. 본 발명의 실시예에 따르면, 오실레이터 입력 버퍼(214)는 입력 및 출력 핀들 사이에 큰 전항을 갖는 인버터이다. 오실레이터 입력 버퍼(214)의 출력은 클록신호의 엣지들을 샤프하도록 클록 신호를 증폭하여 인버터들(218, 220)에 공급하는 버퍼(216)에 공급된다. 본 출원에 개시된 듀티 싸이클 루프에서 어떠한 보정이 없으면, 인버터(218)로 입력되는 버퍼링된 클록 신호의 듀티 싸이클은 오실레이터(210)의 비대칭, 오실레이터 입력 버퍼(214)의 비대칭, 및 버퍼(216)의 비대칭을 포함하는 요인들뿐만 아니라 오실레이터(210)로부터 인버터(220)까지의 회로 경로 내의 기생 임피던스의 영향에 따라 45% 내지 55%의 범위 내에서 달라질 수 있다.

본 발명의 실시예는 클록 신호의 듀티 싸이클을 가능한 50%에 가깝도록 보정할 수 있는 회로를 제공한다. 인버터들(218, 220)의 출력 전압들의 차이는 차동 적분기(226, differential integrator)에 의해 적분될 수 있고, 그 동작의 원리는 앞서 도 1을 참조하여 상술되었다. 만약 듀티 싸이클이 50%가 아니라면, CLKA 및 CLKB의 직류 전압 레벨들 사이에는 차이가 있고, 차동 적분기(226)는 상기 차이가 포지티브인지 네가티브인지에 따라, 또는 듀티 싸이클이 50%보다 높은지 낮은지에 따라 상승 또는 하강하는 출력을 생성한다. 차동 적분기(226)의 출력은 오실레이터 입력 버퍼(214)의 임계값을 조정하기 위해, 저항(222)을 통해 오실레이터 입력 버퍼(214)에 인가될 수 있다. 오실레이터(210)의 상승 및 하강 시간이 엄청 빠른 것은 아니기 때문에, 오실레이터 입력 버퍼(214)의 임계값의 변화는 오실레이터 입력 버퍼(214)의 출력에서의 듀티 싸이클을 변화시키는 효과를 갖는다. 그러므로, 피드백 루프가 닫혀있을 때, 네가티브 피드백은 CLKA 및 CLKB의 직류 전압 레벨들의 차이를 감지하고, 그 차이를 0으로 만든다. CLKA 및 CLKB가 매우 빠르고 잘 매칭된 상승 및 하강 시간을 갖기 때문에, CLKA 및 CLKB의 두 전압들의 직류 값은 듀티 싸이클이 정확히 50%인 경우에만 동일하다.

매칭된 인버터들(218, 220)의 출력들의 적분은 차동 적분기(226)에 의해 수행된다. 차동 적분기(226)는 도 1에 도시된 RC 회로들을 사용하여 시간이 지남에 따라 클록 신호(CLKB)를 적분한다. 차동 적분기(226)는 도 1을 참조하여 상술한 바와 같이, 오실레이터 입력 버퍼(214)의 스위칭 임계값을 변경하기 위해 바이어싱 신호를 제공한다. 오실레이터 입력 버퍼(214)의 스위칭 임계값을 바이어스하는 것은 클록 신호(CLKB)의 듀티 싸이클을 변경한다. 시스템 전원을 켤 때, 차동 적분기(226)가 스위칭 임계값을 제어하고, 클록 신호(CLKB)의 듀티 싸이클을 50%로 모이게 하도록 허용하기 위해 스위치(232)는 닫히고, 스위치(234)는 열린다. 듀티 싸이클이 50%의 안정적인 상태로 수렴된 후에, 임계값 바이어싱 신호의 측정이 취해진다.

본 발명의 일 실시예에 따르면, 차동 적분기(226)의 출력으로부터 온 임계값 바이어싱 신호를 전압 비교기(224)의 제1 입력으로 제공하고, 그리고 디지털-아날로그 변환기(digital-to-analog converter, 이하DAC)(228)의 출력을 전압 비교기(224)의 제2 입력으로 제공함으로써 임계값 바이어스 측정이 취해진다. 예를 들어, DAC(228)는 8 비트의 R-2R 저항 사다리(resistor ladder)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 프로세서(238)는 모든 가능한 값들을 통해 DAC(228)를 순환하는 프로그램 코드를 실행한다. 전압 비교기(224, voltage comparator)로의 상기 제1 입력은 직류 값이므로, DAC(228)의 모든 DAC 값들을 통한 순환은 DAC(228)의 출력이 전압 비교기(224)의 상기 제1 입력에서의 임계값 바이어싱 신호보다 높거나 낮은지에 따라서 전압 비교기(224)의 출력으로 하이 또는 로우 전압을 생성한다. 프로세서(238)는 전압 비교기(224)가 하이에서 로우(또는 어느 방향으로의 검색이 발생함에 따라 로우에서 하이로)로 스위칭하도록 야기하는 DAC 값에 대해 검색하는 프로그램 코드를 실행한다. 전압 비교기(224)의 출력의 전환이 관찰될 때의 DAC 코드는 차동 적분기(226)의 출력에 가장 근접한 DAC(228)의 출력에 전압을 부여하는 코드 일 것이다. 프로세서(238)는 이 값을 저장하고, 또한 이 것을 DAC(230)에 제공한다. 예를 들어, DAC(230)는 8 비트의 R-2R 저항 사다리(resistor ladder)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 실시예에 따르면, DAC(230) 및 DAC(228)는 동일한 구성 요소일 수 있으며, 이러한 경우에 스위치(234)로 전달되는 전압은 전압 비교기(224)로 전달되는 전압과 동일할 수 있다.

앞서 설명한 교정(calibration) 절차가 종류 후, 스위치(234)는 닫히고, 스위치(232)는 열린다. DAC(230)는 듀티 싸이클 루프로부터 야기되는 잡음을 제거하며, 클록 신호의 듀티 싸이클을 50%로 유지하면서, 저항(222)을 통해 오실레이터 입력 버퍼(214)로 안정 상태의 임계값 바이어싱 신호를 제공한다. 교정한 후, 차동 적분기(226) 및 전압 비교기(224)는 전력을 절약하기 위해 전원이 꺼질 수 있다.

본 발명의 일 실시예에서, 요소들(210~238)은 듀티 싸이클 보정 회로 안에 에러들을 야기할 수 있는 기생 임피던스 및 노이즈를 줄이기 위해 CMOS 공정을 사용하여 동일한 다이 위에 서로 근접하게 제작된다.

본 발명은 도면에 도시된 특정 실시 예를 참조하여 설명하였지만, 이는 당업자에 의해 이하 청구항들 및 그들의 등가물에 의해 정의된 장치 및 방법의 사상 및 범위를 벗어나지 않는 범위 내에서, 형태들 및 세부 사항에 대한 다양한 변경이 이루어질 수 있음이 이해될 것이다.

110: 오실레이터 112: 커패시터
114: 오실레이터 입력 버퍼 116: 버퍼
118: 인버터 120: 인버터
122: 저항 124: 차동 증폭기
126: 저항 128: 저항
130: 커패시터 132: 커패시터

Claims

버퍼;
상기 버퍼와 전기적으로 결합된 제1 인버터
상기 제1 인버터와 전기적으로 결합된 제2 인버터; 및
차동 적분기를 포함하고,
상기 제1 인버터의 제1 출력은 상기 차동 적분기의 제1 입력과 전기적으로 결합되고,
상기 제2 인버터의 제2 출력은 상기 차동 적분기의 제2 입력과 전기적으로 결합되고,
상기 차동 적분기의 제3 출력은 상기 버퍼와 전기적으로 결합되는 장치.
제1 항에 있어서,
상기 제1 인버터 및 상기 제2 인버터는 상승 및 하강 시간이 매칭된 출력들을 갖는 장치.
제1 항에 있어서,
상기 제1 인버터 및 상기 제2 인버터의 상기 제1 출력 및 제2 출력은 저항성 및 용량성 구성 요소를 사용하여 적분되는 장치.
제1 항에 있어서,
대략적으로 50%의 듀티 싸이클을 갖는 클록 신호를 생성하는 장치.
제1 항에 있어서,
상기 차동 적분기로부터 출력된 상기 제3 출력이 측정되고, 측정된 값은 메모리 안에 저장되는 장치.
제1 항에 있어서,
상기 버퍼 안의 전기적 노이즈는 제1 디지털-아날로그 변환기로부터 제공된 바이어스 전압에 의해 감소되고, 상기 바이어스 전압은 상기 차동 적분기의 상기 제3 출력과 제2 디지털-아날로그 변환기의 출력과 비교하여 생성된 장치.
제4 항에 있어서,
상기 클록 신호는 주파수 더블링 회로의 입력으로서 제공되는 장치.
제7 항에 있어서,
상기 주파수 더블링 회로는 통신 회로 안의 주파수 합성기에 대해 높은 기준 주파수를 제공하는 장치.
제8 항에 있어서,
상기 통신 회로는 모바일 전자 장치 내에서 무선 통신을 제공하는 장치.
버퍼에 제공되는 클록 신호에 기초하여 버퍼링된 클록 신호를 생성하는 단계;
제1 인버터로 제공되는 상기 버퍼링된 클록 신호에 기초하여 제1 클록 신호를 생성하는 단계;
제2 인버터로 제공되는 상기 제1 클록 신호에 기초하여 제2 클록 신호를 생성하는 단계;
차동 적분기로 제공되는 상기 제1 클록 신호의 제1 전압 레벨 및 상기 제2 클록 신호의 제2 전압 레벨에 기초하여 상기 차동 적분기로부터 출력되는 출력 신호를 생성하는 단계; 및
상기 차동 적분기로부터 상기 버퍼로 제공되는 상기 출력 신호에 근거하여 상기 버퍼의 임계값을 바이어싱하는 단계를 포함하는 방법.
제10 항에 있어서,
상기 클록 신호는 크리스탈 오실레이터로부터 생성된 방법.
제10 항에 있어서,
상기 버퍼, 상기 차동 적분기, 상기 제1 인버터, 및 상기 제2 인버터는 단일 반도체 다이 위에 제작되는 방법.
제10 항에 있어서,
상기 제1 인버터 및 상기 제2 인버터는 상승 및 하강 시간이 매칭된 출력들을 갖는 방법.
제10 항에 있어서,
상기 제1 인버터 및 상기 제2 인버터의 출력들은 저항성 및 용량성 구성 요소를 사용하여 적분되는 방법.
제10 항에 있어서,
상기 제2 클록 신호는 대략적으로 50%의 듀티 싸이클을 갖는 방법.
제10 항에 있어서,
상기 차동 적분기로부터 출력된 상기 출력 신호가 측정되고, 측정된 값은 메모리 안에 저장되는 방법.
제10 항에 있어서,
상기 차동 적분기는 적어도 60dB의 이득, 10mV보다 적은 직류 오프셋, 및 50MHz 보다 적은 단위 이득 대역폭을 갖는 방법.
제15 항에 있어서,
상기 제2 클록 신호는 주파수 더블링 회로의 입력으로서 제공되는 방법.
제18 항에 있어서,
상기 주파수 더블링 회로는 통신 회로 안의 주파수 합성기에 대해 높은 기준 주파수를 제공하는 방법.
제19 항에 있어서,
상기 통신 회로는 모바일 전자 장치 내에서 무선 통신을 제공하는 방법.