JP2999668B2 - ジッタメータ用校正信号発生方法および装置 - Google Patents
ジッタメータ用校正信号発生方法および装置Info
- Publication number
- JP2999668B2 JP2999668B2 JP10858994A JP10858994A JP2999668B2 JP 2999668 B2 JP2999668 B2 JP 2999668B2 JP 10858994 A JP10858994 A JP 10858994A JP 10858994 A JP10858994 A JP 10858994A JP 2999668 B2 JP2999668 B2 JP 2999668B2
- Authority
- JP
- Japan
- Prior art keywords
- calibration signal
- signal
- calibration
- voltage
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はジッタメータ用校正信号
発生方法および装置に関する。
発生方法および装置に関する。
【０００２】
【従来の技術】例えば高速通信網や光ファイバーを用い
た伝送路中を伝送するデジタルデータ、ＣＤ（コンパク
トディスク）のピックアップ信号などのデジタル信号列
においては、外的要因や内的要因によって、時間軸変
動、すなわちジッタが生じる。このようなデジタル信号
列におけるジッタを量的に測定するのが、ジッタメータ
である。
た伝送路中を伝送するデジタルデータ、ＣＤ（コンパク
トディスク）のピックアップ信号などのデジタル信号列
においては、外的要因や内的要因によって、時間軸変
動、すなわちジッタが生じる。このようなデジタル信号
列におけるジッタを量的に測定するのが、ジッタメータ
である。
【０００３】図２にジッタのない信号波形を示す。すな
わち、当該信号の電圧ゼロが位置する基準点から一定時
間後の測定点において、当該信号の電圧がゼロになって
いる状態である。
わち、当該信号の電圧ゼロが位置する基準点から一定時
間後の測定点において、当該信号の電圧がゼロになって
いる状態である。
【０００４】一方、図３はジッタのある（複数の）信号
波形を示す。すなわち、当該各信号波形の電圧ゼロが位
置する基準点から一定時間Ｔ後に測定点を固定すると、
当該測定点の電圧が各信号波形間で一定でなく、また、
前記各信号の電圧がゼロになるまでの時間を測定する
と、当該各測定時間が各信号間で例えばＴ1 ，Ｔ2 と一
定でないことがわかる。
波形を示す。すなわち、当該各信号波形の電圧ゼロが位
置する基準点から一定時間Ｔ後に測定点を固定すると、
当該測定点の電圧が各信号波形間で一定でなく、また、
前記各信号の電圧がゼロになるまでの時間を測定する
と、当該各測定時間が各信号間で例えばＴ1 ，Ｔ2 と一
定でないことがわかる。
【０００５】ジッタメータにおいては、上述した、固定
した測定点の電圧値、または電圧がゼロになるまでの時
間を測定し、これらの測定値またはその発生頻度で表示
する。なお、一般的にジッタはノイズ成分と同様に、そ
の発生頻度が正規分布するので、ジッタメータにおいて
は標準偏差でジッタを表示することが多い。
した測定点の電圧値、または電圧がゼロになるまでの時
間を測定し、これらの測定値またはその発生頻度で表示
する。なお、一般的にジッタはノイズ成分と同様に、そ
の発生頻度が正規分布するので、ジッタメータにおいて
は標準偏差でジッタを表示することが多い。
【０００６】ジッタメータ用校正信号発生装置は、上述
のようなジッタメータに対して、基準となるジッタ量ま
たは幅を持った校正信号を発生し、供給する。このよう
な校正信号は、従来、例えば、その発生頻度が正規分布
するノイズ信号を、ジッタのないデジタル信号に混合す
ることによって発生させていた。
のようなジッタメータに対して、基準となるジッタ量ま
たは幅を持った校正信号を発生し、供給する。このよう
な校正信号は、従来、例えば、その発生頻度が正規分布
するノイズ信号を、ジッタのないデジタル信号に混合す
ることによって発生させていた。
【０００７】したがって、このような校正信号における
ノイズ成分そのものを、ジッタ量または幅とみなすこと
ができ、その発生頻度は図４に示すように正規分布す
る。図４中、縦軸は発生頻度、横軸は測定値（図３に示
すような電圧がゼロになるまでの基準点からの時間）を
各々示し、Ｘは平均値、σは標準偏差を示す。
ノイズ成分そのものを、ジッタ量または幅とみなすこと
ができ、その発生頻度は図４に示すように正規分布す
る。図４中、縦軸は発生頻度、横軸は測定値（図３に示
すような電圧がゼロになるまでの基準点からの時間）を
各々示し、Ｘは平均値、σは標準偏差を示す。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ようなノイズ信号をジッタのないデジタル信号に混合す
ることによって校正信号を発生するジッタメータ用校正
信号発生装置ではトレーサビリティが低い校正信号しか
得られない。すなわち、絶対的な基準となる校正信号が
得られない。
ようなノイズ信号をジッタのないデジタル信号に混合す
ることによって校正信号を発生するジッタメータ用校正
信号発生装置ではトレーサビリティが低い校正信号しか
得られない。すなわち、絶対的な基準となる校正信号が
得られない。
【０００９】例えば、上記混合に用いるノイズ信号その
ものがあいまいであり、ノイズのもつ周波数成分につい
ては規定することができないし、定量的にジッタ量また
は幅を規定することが困難である。すなわち、例えば、
混合信号が１００Ｈｚのとき、１ｋＨｚのとき、１０ｋ
Ｈｚのときの各ジッタ量または幅を絶対値として規定で
きない。そのため、同一のジッタメータ用校正信号発生
装置からの同一の校正信号を用いても、例えば、周波数
特性（応答）の異なる２台のジッタメータ間の場合で
は、各表示値同士が大きく異なってしまうことがあり、
校正信号としての信頼性に欠けるという問題がある。
ものがあいまいであり、ノイズのもつ周波数成分につい
ては規定することができないし、定量的にジッタ量また
は幅を規定することが困難である。すなわち、例えば、
混合信号が１００Ｈｚのとき、１ｋＨｚのとき、１０ｋ
Ｈｚのときの各ジッタ量または幅を絶対値として規定で
きない。そのため、同一のジッタメータ用校正信号発生
装置からの同一の校正信号を用いても、例えば、周波数
特性（応答）の異なる２台のジッタメータ間の場合で
は、各表示値同士が大きく異なってしまうことがあり、
校正信号としての信頼性に欠けるという問題がある。
【００１０】そこで本発明の目的は以上のような問題を
解消したジッタメータ用校正信号発生方法および装置を
提供することにある。
解消したジッタメータ用校正信号発生方法および装置を
提供することにある。
【００１１】
【課題を解決するための手段】本発明は所定周期で切換
信号を発生し、前記切換信号に応答して、周期が２つの
異なった値の各々に交互に切り換わる校正信号を発生す
ることを特徴とする。
信号を発生し、前記切換信号に応答して、周期が２つの
異なった値の各々に交互に切り換わる校正信号を発生す
ることを特徴とする。
【００１２】さらに本発明においては、好ましくは前記
校正信号は、前記周期の切換時の位相が連続しているこ
とを特徴とする。
校正信号は、前記周期の切換時の位相が連続しているこ
とを特徴とする。
【００１３】さらに本発明においては、好ましくは前記
校正信号は２つの固定周期発振手段から前記所定周期で
交互に発生することを特徴とする。
校正信号は２つの固定周期発振手段から前記所定周期で
交互に発生することを特徴とする。
【００１４】さらに本発明においては、好ましくは前記
校正信号は、２つの異なった制御電圧の各々を前記切換
信号に応答して前記所定周期で切換えて入力する１つの
電圧制御型発振手段から発生することを特徴とする。
校正信号は、２つの異なった制御電圧の各々を前記切換
信号に応答して前記所定周期で切換えて入力する１つの
電圧制御型発振手段から発生することを特徴とする。
【００１５】さらに本発明においては、好ましくは前記
校正信号に応答して所定パターンの信号を発生すること
を特徴とする。
校正信号に応答して所定パターンの信号を発生すること
を特徴とする。
【００１６】さらに本発明は所定周期で切換信号を発生
する切換信号発生手段と、前記切換信号発生手段からの
切換信号に応答して、周期が２つの異なった値の各々に
切り換わる校正信号を発生する校正信号発生手段とを具
えたことを特徴とする。
する切換信号発生手段と、前記切換信号発生手段からの
切換信号に応答して、周期が２つの異なった値の各々に
切り換わる校正信号を発生する校正信号発生手段とを具
えたことを特徴とする。
【００１７】さらに本発明においては、好ましくは前記
校正信号発生手段は、前記周期の切換時の位相が連続し
ている校正信号を発生することを特徴とする。
校正信号発生手段は、前記周期の切換時の位相が連続し
ている校正信号を発生することを特徴とする。
【００１８】さらに本発明においては、好ましくは前記
校正信号発生手段は、前記切換信号に応答して、前記所
定周期で交互に作動する互いに異なった周期の信号を発
振する２つの発振手段と、該２つの発振手段からの信号
を校正信号として取り出す手段とを有することを特徴と
する。
校正信号発生手段は、前記切換信号に応答して、前記所
定周期で交互に作動する互いに異なった周期の信号を発
振する２つの発振手段と、該２つの発振手段からの信号
を校正信号として取り出す手段とを有することを特徴と
する。
【００１９】さらに本発明においては、好ましくは前記
校正信号発生手段は、互いに異なった電圧値の２つの電
圧源と、電圧制御型発振手段と、前記切換信号に応答し
て前記２つの電圧源の電圧を前記電圧制御型発振手段の
制御電圧入力端に交互に印加する手段とを有することを
特徴とする。
校正信号発生手段は、互いに異なった電圧値の２つの電
圧源と、電圧制御型発振手段と、前記切換信号に応答し
て前記２つの電圧源の電圧を前記電圧制御型発振手段の
制御電圧入力端に交互に印加する手段とを有することを
特徴とする。
【００２０】さらに本発明においては、好ましくは前記
校正信号に応答して所定パターンの信号を発生する手段
を有することを特徴とする。
校正信号に応答して所定パターンの信号を発生する手段
を有することを特徴とする。
【００２１】さらに本発明においては、好ましくは前記
所定パターン発生手段は、前記校正信号に応答する所定
の電圧パターンをデジタルデータとして記憶する記憶手
段と、該記憶手段内の前記デジタルデータを前記校正信
号に応答して出力する手段と、該出力されたデジタルデ
ータをアナログ電圧に変換し出力する手段とを有するこ
とを特徴とする。
所定パターン発生手段は、前記校正信号に応答する所定
の電圧パターンをデジタルデータとして記憶する記憶手
段と、該記憶手段内の前記デジタルデータを前記校正信
号に応答して出力する手段と、該出力されたデジタルデ
ータをアナログ電圧に変換し出力する手段とを有するこ
とを特徴とする。
【００２２】さらに本発明においては、好ましくは前記
所定パターン発生手段は、前記校正信号に応答する所定
のデジタルパターンをデジタルデータとして記憶する記
憶手段と、該記憶手段内の前記デジタルデータを前記校
正信号に応答して出力する手段とを有することを特徴と
する。
所定パターン発生手段は、前記校正信号に応答する所定
のデジタルパターンをデジタルデータとして記憶する記
憶手段と、該記憶手段内の前記デジタルデータを前記校
正信号に応答して出力する手段とを有することを特徴と
する。
【００２３】さらに本発明においては、好ましくは前記
出力手段の出力側にフィルタを設けたことを特徴とす
る。
出力手段の出力側にフィルタを設けたことを特徴とす
る。
【００２４】
【作用】本発明によれば、互いに異なった周期の２つの
信号を所定周期で交互に発生することによって、占有率
が５０％：５０％で安定したジッタが発生する。
信号を所定周期で交互に発生することによって、占有率
が５０％：５０％で安定したジッタが発生する。
【００２５】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２６】図１は本発明の１実施例を示す。１は周期
Ａの信号を発振する第１発振器、２は周期Ｂの信号を発
振する第２発振器であって、両発振器１，２は、外部か
らの駆動信号が入力されている間、作動して信号を出力
する。なお、この実施例では周期Ａは周期Ｂより短い。
Ａの信号を発振する第１発振器、２は周期Ｂの信号を発
振する第２発振器であって、両発振器１，２は、外部か
らの駆動信号が入力されている間、作動して信号を出力
する。なお、この実施例では周期Ａは周期Ｂより短い。
【００２７】３は周期Ｃの信号を発振する第３発振器、
４は第３発振器３の出力信号を２分周して矩形波信号を
出力する分周器であって、この分周器４からは、論理１
（Ｈｉｇｈ）および論理０（Ｌｏｗ）の時間比が１：１
の信号が出力される。
４は第３発振器３の出力信号を２分周して矩形波信号を
出力する分周器であって、この分周器４からは、論理１
（Ｈｉｇｈ）および論理０（Ｌｏｗ）の時間比が１：１
の信号が出力される。
【００２８】５はオアゲートであって、２つの発振器
１，２からの出力信号を入力する。分周器４の出力信号
は２つの発振器１，２の駆動信号入力端に入力される。
第１発振器１は分周器４から論理１の信号が入力されて
いる間中作動し、第２発振器２は分周器４から論理０の
信号が入力されている間中作動し、両発振器１，２共
に、発振開始時の位相が一致（例えば、ゼロ）してい
る。また、第１および第２発振器１，２の発振周波数
は、第３発振器３の発振周波数の整数倍とする。
１，２からの出力信号を入力する。分周器４の出力信号
は２つの発振器１，２の駆動信号入力端に入力される。
第１発振器１は分周器４から論理１の信号が入力されて
いる間中作動し、第２発振器２は分周器４から論理０の
信号が入力されている間中作動し、両発振器１，２共
に、発振開始時の位相が一致（例えば、ゼロ）してい
る。また、第１および第２発振器１，２の発振周波数
は、第３発振器３の発振周波数の整数倍とする。
【００２９】したがって、オアゲート５の出力端には、
互いに異なった周期ＡおよびＢの信号が分周器４の出力
信号の１／２の周期で交互に発生する。しかも、その周
期ＡおよびＢの切り換わる時点の位相が連続した信号が
オアゲート５の出力端から発生する。図５はこのオアゲ
ート５からの２つの周期Ａ，Ｂの出力信号の出現頻度
（占有時間）を示すが、両者は時間軸上で５０％：５０
％の占有率を持っている。図５から明らかなように、オ
アゲート５の出力のジッタ量または幅は一定である。な
お、第１および第２発振器１，２のいずれかまたは両方
の発振周波数は、必ずしも第３発振器３の発振周波数の
整数倍でなくともよい。すなわち、この場合でも、オア
ゲート５の出力は分周器４の出力信号の１／２の周期で
各々一定の信号が交互に発生するから、校正信号として
支障がない。
互いに異なった周期ＡおよびＢの信号が分周器４の出力
信号の１／２の周期で交互に発生する。しかも、その周
期ＡおよびＢの切り換わる時点の位相が連続した信号が
オアゲート５の出力端から発生する。図５はこのオアゲ
ート５からの２つの周期Ａ，Ｂの出力信号の出現頻度
（占有時間）を示すが、両者は時間軸上で５０％：５０
％の占有率を持っている。図５から明らかなように、オ
アゲート５の出力のジッタ量または幅は一定である。な
お、第１および第２発振器１，２のいずれかまたは両方
の発振周波数は、必ずしも第３発振器３の発振周波数の
整数倍でなくともよい。すなわち、この場合でも、オア
ゲート５の出力は分周器４の出力信号の１／２の周期で
各々一定の信号が交互に発生するから、校正信号として
支障がない。
【００３０】６はパターン発生回路であって、オアゲー
ト５の出力信号に応答して後述のような所定パターンの
信号を出力する。
ト５の出力信号に応答して後述のような所定パターンの
信号を出力する。
【００３１】図６は本発明の他の実施例を示す。７およ
び８は互いに異なった電圧値の２つの直流電圧源、９は
電圧制御発振器（ＶＣＯ）である。１０は切換スイッチ
であって、分周器４からの出力に応答して、論理１のと
きは第１直流電圧源７からの出力、論理０のときは第２
直流電圧源８からの出力を各々選択し、これを、ＶＣＯ
９の制御電圧入力端に印加する。
び８は互いに異なった電圧値の２つの直流電圧源、９は
電圧制御発振器（ＶＣＯ）である。１０は切換スイッチ
であって、分周器４からの出力に応答して、論理１のと
きは第１直流電圧源７からの出力、論理０のときは第２
直流電圧源８からの出力を各々選択し、これを、ＶＣＯ
９の制御電圧入力端に印加する。
【００３２】したがって、ＶＣＯ９の出力端には、互い
に異なった周期（例えばＡおよびＢ）の信号が分周器４
の出力信号の１／２の周期で交互に発生し、かつこの発
生信号における周期の切り換わる時点の位相は連続して
いる。この出力信号も図５の状態となる。
に異なった周期（例えばＡおよびＢ）の信号が分周器４
の出力信号の１／２の周期で交互に発生し、かつこの発
生信号における周期の切り換わる時点の位相は連続して
いる。この出力信号も図５の状態となる。
【００３３】以上の各実施例においては、ノイズを加え
ジッタを発生させる従来の場合と異なり、校正信号のジ
ッタ量または幅は、図１および図６の第３発振器３の発
振周波数により変化しない。さらに、図５の基準Ｘに対
してジッタＡ，Ｂの出現する周波数に関しても、すなわ
ち、図１の発振器１および２の発振周波数、図６の直流
電圧源７および８から定まるＶＣＯ９の発振周波数を例
えば１００Ｈｚ台、１ｋＨｚ台、１０ｋＨｚ台等任意に
定め選択することができ、ジッタメータ（ジッタ測定
器）のジッタ量または幅の表示に影響するジッタメータ
の有する周波数特性を安定して確実に検査（測定）およ
び確認することができ、任意に定めた各々の周波数での
信頼性に優れた安定した、すなわちトレーサビリティが
高い校正信号を発生する方法および装置が得られる。
ジッタを発生させる従来の場合と異なり、校正信号のジ
ッタ量または幅は、図１および図６の第３発振器３の発
振周波数により変化しない。さらに、図５の基準Ｘに対
してジッタＡ，Ｂの出現する周波数に関しても、すなわ
ち、図１の発振器１および２の発振周波数、図６の直流
電圧源７および８から定まるＶＣＯ９の発振周波数を例
えば１００Ｈｚ台、１ｋＨｚ台、１０ｋＨｚ台等任意に
定め選択することができ、ジッタメータ（ジッタ測定
器）のジッタ量または幅の表示に影響するジッタメータ
の有する周波数特性を安定して確実に検査（測定）およ
び確認することができ、任意に定めた各々の周波数での
信頼性に優れた安定した、すなわちトレーサビリティが
高い校正信号を発生する方法および装置が得られる。
【００３４】図７はパターン発生回路６の１例を示す。
１１はクロック入力端にクロック信号として入力された
オアゲート５の出力信号またはＶＣＯ９の出力信号をＭ
分周する分周器、１２はアドレス発生用カウンタであっ
て、Ｎビットのカウント出力端を有し、１ビットカウン
ト毎に出力ビットがシフトし、Ｎビットカウント毎に同
一出力端がオンする。１３は各データがＭビット（多ビ
ット）からなる所定のデジタルパターンをＮ個（Ａ0 〜
ＡN-1 ）のアドレスに格納したＲＯＭ（またはＲＡＭで
もよい。この場合は、本発生装置の回路動作開始時、リ
セット時等に、外部のＣＰＵなどから前記デジタルパタ
ーンデータを転送する）であって、そのＮ個のアドレス
（Ａ0 〜ＡN-1 ）はカウンタ１２の各出力端に接続し、
Ｍビット（パラレル）データ出力は、Ｍビット入力／１
ビット出力のパラレル／シリアル（以下Ｐ／Ｓという）
変換回路１４に入力する。Ｐ／Ｓ変換回路１４のクロッ
ク入力端には分周器１１に入力される信号と同じ信号が
入力される。
１１はクロック入力端にクロック信号として入力された
オアゲート５の出力信号またはＶＣＯ９の出力信号をＭ
分周する分周器、１２はアドレス発生用カウンタであっ
て、Ｎビットのカウント出力端を有し、１ビットカウン
ト毎に出力ビットがシフトし、Ｎビットカウント毎に同
一出力端がオンする。１３は各データがＭビット（多ビ
ット）からなる所定のデジタルパターンをＮ個（Ａ0 〜
ＡN-1 ）のアドレスに格納したＲＯＭ（またはＲＡＭで
もよい。この場合は、本発生装置の回路動作開始時、リ
セット時等に、外部のＣＰＵなどから前記デジタルパタ
ーンデータを転送する）であって、そのＮ個のアドレス
（Ａ0 〜ＡN-1 ）はカウンタ１２の各出力端に接続し、
Ｍビット（パラレル）データ出力は、Ｍビット入力／１
ビット出力のパラレル／シリアル（以下Ｐ／Ｓという）
変換回路１４に入力する。Ｐ／Ｓ変換回路１４のクロッ
ク入力端には分周器１１に入力される信号と同じ信号が
入力される。
【００３５】したがって、分周器１１にＭクロック入力
される毎に、カウンタ１２が更新され、ＲＯＭ１３の対
応するアドレスをアクセスする。これに応答してＲＯＭ
１３のアクセスされたアドレス内のＭビットのデジタル
データが読み出されてＰ／Ｓ変換回路１４に入力され、
分周器１１に入力される信号の１クロック毎にＰ／Ｓ変
換回路１４から１ビットずつシリアルに出力される。こ
の出力信号には、オアゲート５の出力またはＶＣＯ９の
出力信号に含まれている安定したジッタがそのまま含ま
れている。
される毎に、カウンタ１２が更新され、ＲＯＭ１３の対
応するアドレスをアクセスする。これに応答してＲＯＭ
１３のアクセスされたアドレス内のＭビットのデジタル
データが読み出されてＰ／Ｓ変換回路１４に入力され、
分周器１１に入力される信号の１クロック毎にＰ／Ｓ変
換回路１４から１ビットずつシリアルに出力される。こ
の出力信号には、オアゲート５の出力またはＶＣＯ９の
出力信号に含まれている安定したジッタがそのまま含ま
れている。
【００３６】ＲＯＭ１３内のデジタルパターンとして
は、ＣＤ、ＭＤなどに使用されるＥＦＭ方式に従ったパ
ターン、ＤＡＴに使用される８−１０変換方式に従った
パターンなどの他に、フロッピーディスク、ハードディ
スクに使用される信号、移動体通信などに使用されるＰ
ＳＫ、ＭＳＫ信号、放送信号に使用されるＦＳＫ信号な
どがあるが、さらにデジタルパターンを有するものであ
ればこれらに限定されない。
は、ＣＤ、ＭＤなどに使用されるＥＦＭ方式に従ったパ
ターン、ＤＡＴに使用される８−１０変換方式に従った
パターンなどの他に、フロッピーディスク、ハードディ
スクに使用される信号、移動体通信などに使用されるＰ
ＳＫ、ＭＳＫ信号、放送信号に使用されるＦＳＫ信号な
どがあるが、さらにデジタルパターンを有するものであ
ればこれらに限定されない。
【００３７】なお、例えば、Ｐ／Ｓ変換回路１４の出力
側に、ＲＯＭ１３内の個々のデジタルパターンに応じ
て、あるいは校正すべきジッタメータの条件等に応じ
て、さらにフィルターを設けることができる。すなわ
ち、例えば、ＲＯＭ１３内にＥＦＭ方式のデジタルパタ
ーンを格納した場合には、Ｐ／Ｓ変換回路１４の出力側
にＯＴＦ（オプチカルトランスファンクション）フィル
タを設け、このフィルタからの信号を校正信号として用
いる。なお、ＯＴＦフィルタは、ＣＤ再生機器における
ＣＤ記録面に対するピックアップの一部を構成している
光学レンズによって生じる光の減衰特性と同一の特性を
持っており、このような特性のフィルタを通した校正信
号を用いることによって、前記ピックアップからの信号
に適用するジッタメータを校正することができる。
側に、ＲＯＭ１３内の個々のデジタルパターンに応じ
て、あるいは校正すべきジッタメータの条件等に応じ
て、さらにフィルターを設けることができる。すなわ
ち、例えば、ＲＯＭ１３内にＥＦＭ方式のデジタルパタ
ーンを格納した場合には、Ｐ／Ｓ変換回路１４の出力側
にＯＴＦ（オプチカルトランスファンクション）フィル
タを設け、このフィルタからの信号を校正信号として用
いる。なお、ＯＴＦフィルタは、ＣＤ再生機器における
ＣＤ記録面に対するピックアップの一部を構成している
光学レンズによって生じる光の減衰特性と同一の特性を
持っており、このような特性のフィルタを通した校正信
号を用いることによって、前記ピックアップからの信号
に適用するジッタメータを校正することができる。
【００３８】図８はパターン発生回路６の他の１例を示
す。１５はＮビットのカウント出力端を有するアドレス
発生用カウンタであって、クロック入力端にクロック信
号として入力されたオアゲートの出力信号またはＶＣＯ
９の出力信号を１クロックカイントする毎に出力ビット
がシフトし、Ｎクロックカウント毎に同一出力端がオン
する。１６は、所望のアナログ電圧波形をアナログ／デ
ジタル変換して得られた各データがＭビットからなるパ
ターンをＮ個のアドレスに格納したＲＯＭ（ＲＡＭでも
よい。前記ＲＯＭ１３と同様である）であって、そのＮ
個のアドレスはカウンタ１５の各出力端に接続し、Ｍビ
ット（パラレル）データ出力は、Ｍビット入力のデジタ
ル／アナログ（Ｄ／Ａ）変換回路１７に入力する。Ｄ／
Ａ変換回路１７の出力はローパスフィルタ１８に入力
し、所望のアナログ電圧波形を取り出して、校正信号と
して用いる。
す。１５はＮビットのカウント出力端を有するアドレス
発生用カウンタであって、クロック入力端にクロック信
号として入力されたオアゲートの出力信号またはＶＣＯ
９の出力信号を１クロックカイントする毎に出力ビット
がシフトし、Ｎクロックカウント毎に同一出力端がオン
する。１６は、所望のアナログ電圧波形をアナログ／デ
ジタル変換して得られた各データがＭビットからなるパ
ターンをＮ個のアドレスに格納したＲＯＭ（ＲＡＭでも
よい。前記ＲＯＭ１３と同様である）であって、そのＮ
個のアドレスはカウンタ１５の各出力端に接続し、Ｍビ
ット（パラレル）データ出力は、Ｍビット入力のデジタ
ル／アナログ（Ｄ／Ａ）変換回路１７に入力する。Ｄ／
Ａ変換回路１７の出力はローパスフィルタ１８に入力
し、所望のアナログ電圧波形を取り出して、校正信号と
して用いる。
【００３９】
【発明の効果】以上説明したように本発明によれば、ト
レーサビリティが高い、安定したジッタを持った校正信
号を発生することができる。また、所望の周波数で所望
のジッタ量または幅を持った校正信号を発生することが
できる。さらに、対象とするジッタメータに応じた所望
のパターンを持った校正信号を発生することができる。
レーサビリティが高い、安定したジッタを持った校正信
号を発生することができる。また、所望の周波数で所望
のジッタ量または幅を持った校正信号を発生することが
できる。さらに、対象とするジッタメータに応じた所望
のパターンを持った校正信号を発生することができる。
【００４０】
【図１】本発明の１実施例のブロック図である。
【図２】ジッタのない信号波形を示す図である。
【図３】ジッタのある信号波形を示す図である。
【図４】ノイズ信号の分布状態を示す図である。
【図５】本発明にかかる校正信号の分布状態を示す図で
ある。
ある。
【図６】本発明の他の実施例のブロック図である。
【図７】パターン発生回路の一例を示すブロック図であ
る。
る。
【図８】パターン発生回路の他の一例を示すブロック図
である。
である。
１ 第１発振器 ２ 第２発振器 ３ 第３発振器 ４ 分周器 ５ オアゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/02 302 G01R 29/02
Claims (13)
- 【請求項１】 所定周期で切換信号を発生し、 前記切換信号に応答して、周期が２つの異なった値の各
々に交互に切り換わる校正信号を発生することを特徴と
するジッタメータ用校正信号発生方法。 - 【請求項２】 請求項１において、前記校正信号は、前
記周期の切換時の位相が連続していることを特徴とする
ジッタメータ用校正信号発生方法。 - 【請求項３】 請求項１または２において、前記校正信
号は２つの固定周期発振手段から前記所定周期で交互に
発生することを特徴とするジッタメータ用校正信号発生
方法。 - 【請求項４】 請求項１または２において、前記校正信
号は、２つの異なった制御電圧の各々を前記切換信号に
応答して前記所定周期で切換えて入力する１つの電圧制
御型発振手段から発生することを特徴とするジッタメー
タ用校正信号発生方法。 - 【請求項５】 請求項１，２，３または４において、前
記校正信号に応答して所定パターンの信号を発生するこ
とを特徴とするジッタメータ用校正信号発生方法。 - 【請求項６】 所定周期で切換信号を発生する切換信号
発生手段と、 前記切換信号発生手段からの切換信号に応答して、周期
が２つの異なった値の各々に切り換わる校正信号を発生
する校正信号発生手段とを具えたことを特徴とするジッ
タメータ用校正信号発生装置。 - 【請求項７】 請求項６において、前記校正信号発生手
段は、前記周期の切換時の位相が連続している校正信号
を発生することを特徴とするジッタメータ用校正信号発
生装置。 - 【請求項８】 請求項６または７において、前記校正信
号発生手段は、前記切換信号に応答して、前記所定周期
で交互に作動する互いに異なった周期の信号を発振する
２つの発振手段と、該２つの発振手段からの信号を校正
信号として取り出す手段とを有することを特徴とするジ
ッタメータ用校正信号発生装置。 - 【請求項９】 請求項６または７において、前記校正信
号発生手段は、互いに異なった電圧値の２つの電圧源
と、電圧制御型発振手段と、前記切換信号に応答して前
記２つの電圧源の電圧を前記電圧制御型発振手段の制御
電圧入力端に交互に印加する手段とを有することを特徴
とするジッタメータ用校正信号発生装置。 - 【請求項１０】 請求項６，７，８または９において、
前記校正信号に応答して所定パターンの信号を発生する
手段を有することを特徴とするジッタメータ用校正信号
発生装置。 - 【請求項１１】 請求項１０において、前記所定パター
ン発生手段は、前記校正信号に応答する所定の電圧パタ
ーンをデジタルデータとして記憶する記憶手段と、該記
憶手段内の前記デジタルデータを前記校正信号に応答し
て出力する手段と、該出力されたデジタルデータをアナ
ログ電圧に変換し出力する手段とを有することを特徴と
するジッタメータ用校正信号発生装置。 - 【請求項１２】 請求項１０において、前記所定パター
ン発生手段は、前記校正信号に応答する所定のデジタル
パターンをデジタルデータとして記憶する記憶手段と、
該記憶手段内の前記デジタルデータを前記校正信号に応
答して出力する手段とを有することを特徴とするジッタ
メータ用校正信号発生装置。 - 【請求項１３】 請求項１２において、前記出力手段の
出力側にフィルタを設けたことを特徴とするジッタメー
タ用校正信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10858994A JP2999668B2 (ja) | 1994-05-23 | 1994-05-23 | ジッタメータ用校正信号発生方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10858994A JP2999668B2 (ja) | 1994-05-23 | 1994-05-23 | ジッタメータ用校正信号発生方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321852A JPH07321852A (ja) | 1995-12-08 |
| JP2999668B2 true JP2999668B2 (ja) | 2000-01-17 |
Family
ID=14488646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10858994A Expired - Lifetime JP2999668B2 (ja) | 1994-05-23 | 1994-05-23 | ジッタメータ用校正信号発生方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999668B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7409307B2 (en) * | 2006-04-20 | 2008-08-05 | Advantest Corporation | Calibration apparatus, calibration method, testing apparatus, and testing method |
-
1994
- 1994-05-23 JP JP10858994A patent/JP2999668B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321852A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43761E1 (en) | Jitter measuring method and device | |
| EP1619878A2 (en) | Video synchronization by adjusting video parameters | |
| KR101139141B1 (ko) | 타이밍 발생기 및 반도체 시험 장치 | |
| JPH0631989B2 (ja) | 電子楽器の波形発生装置 | |
| US8194186B2 (en) | Receiver capable of generating audio reference clock | |
| JPH02280415A (ja) | 周波数変換器 | |
| JP2999668B2 (ja) | ジッタメータ用校正信号発生方法および装置 | |
| JP2004208298A (ja) | クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 | |
| JP2002016494A (ja) | 位相同期ループ回路 | |
| JPS63271625A (ja) | タイミングシステム | |
| JP3649874B2 (ja) | 分周回路 | |
| JPH0257746B2 (ja) | ||
| JPH0783980A (ja) | ジッタ／ワンダ解析装置 | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPS6376693A (ja) | テレビジョン信号発生器 | |
| JP2710853B2 (ja) | パルスジェネレータ | |
| JPS5917914B2 (ja) | ジツタ測定装置 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| KR100334125B1 (ko) | 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기 | |
| JPH06209216A (ja) | 信号発生装置 | |
| KR960008772Y1 (ko) | 전자악기의 음계 주파수 발생장치 | |
| JP3341544B2 (ja) | 信号周期計測装置 | |
| JPS58114508A (ja) | プログラマブル周波数発生器 | |
| JP2854407B2 (ja) | パルスジェネレータ | |
| JP2003194860A (ja) | 発振器の周波数安定度測定方法、発振器の周波数安定度測定装置およびこれを用いた発振器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20111105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20111105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |