JPS58114508A - プログラマブル周波数発生器 - Google Patents

プログラマブル周波数発生器

Info

Publication number
JPS58114508A
JPS58114508A JP22483082A JP22483082A JPS58114508A JP S58114508 A JPS58114508 A JP S58114508A JP 22483082 A JP22483082 A JP 22483082A JP 22483082 A JP22483082 A JP 22483082A JP S58114508 A JPS58114508 A JP S58114508A
Authority
JP
Japan
Prior art keywords
frequency
programmable
output
multiplier
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22483082A
Other languages
English (en)
Inventor
テイモシ−・アラン・ロ−パ−
マルコルム・ジヨ−ジ・ロビンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS58114508A publication Critical patent/JPS58114508A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラマブル周波数発生器および該プログラ
マブル周波数発生器を内蔵している信号発生器に関する
ものである。
A(2)従来技術の説明 水晶発振器と、この発振器の発振周波数をfinとする
場合にその周波数をプログラム数Nで分周して、周波数
がfout= fin / Nの信号をUi力する分周
器とを用いて形成したプログラマブル周波数発生器は既
知である。しかし断種の周波数発生器では、その周波数
増分が通常整数のプログラム数Nの値によって定まるた
めに、周波数増分が多少粗くなると云う欠点がある。さ
らに単一の発振器から多数の周波数を得たい場合には、
その発振器により所望周波数の最小公倍数である極めて
高い周波数を発生させる必要がある。しかし、高周波発
振器は高調波を放射し、ラジオ障害の発生源となる。さ
らに、分周回路には多数の段を設ける必要があり、これ
らの段は蓄電池によるような給電装置にとっては大電力
を消費することになり、かつこれらの段もラジオ障害の
発生源となる。分周器を用いることの他の不都合なこと
は、例えば周波数偏移変調にて除数Nの値を変更する場
合に、分周器がその特定の分周サイクルを完了するまで
は除数の変更を行なえないと云うことである。
B8発明の開示 本発明の目的は上述した欠点を除去し得るj:うに適切
に構成配置したプログラマブル周波数発生器を提供する
ことにある。
本発明は発振器と;該発振器の出力端子に結合されるプ
ログラマブル−レイトの逓倍器にあって、複数個の段か
ら成り、かつプログラム数入力端子を右しており、出力
端子からの出力周波数が供給プログラム数に応答して定
められるプログラマブル−レイトの逓倍器と:該逓倍器
の出力端子に結合されて、該逓倍器からの出力周波数を
分周する分周器;とを具えていることを特徴とするプロ
グラマブル周波数発生器にある。
本発明によるプログラマブル周波数発生器が高周波発振
器および多数の分周器を用いるものよりも優れている主
な点は、上記本発明によればレイ1ル逓倍器に供給する
プログラム数を単に変えるだけで低周波発振器から多数
の周波数を取出すことができ、従ってラジオ障害の発生
を低減し得ると云うことにある。また、分周器をレイト
逓倍器の出力端子に結合させることにより、出力パルス
が時間的に等間隔に離間しなくなるレイト逓倍器のジッ
タ作用が許容レベルにまで低減されるため、出力周波数
は例えば水晶発振器のような発振器による安定性を甲す
る。さらに、二進または十進レイ1〜の逓倍器で構成し
得るレイト逓倍器によればプログラム数を変えることに
より発振器周波数をほぼ瞬時的に変えることができ、分
周サイクルの完了を待つ必要がない。
3一 本発明の好適な実施に当っては、信号発生器が前記本発
明によるプログラマブル周波数発生器と分周器の出力端
子に接続した波形シミュレータとを具えるように構成す
る。
なお、この場合には波形シミュレータが正弦波をシミュ
レー1〜するようにするのが好適である。
C1実施例の説明 図面につき本発明を説明する。
第1図に破線1oにて示す垂線の左側におけるブロック
は本発明に基いて作製したプログラマブル周波数発生器
12を示し、右側のブロックは発生器12の出ツクを利
用して例えば正弦波のようなシミュレート波形信号を発
生する回路部分を示したものである。周波数発生器12
は水晶発振器のような安定な周波数発振器14を具えて
いる。この発振器14の出力はM段から成る二進レイト
(b+naryrate)の逓倍器(BRMM6に結合
させる。BRM16は例えば並列に供給される二進数の
ようなプログラム数Nに対する入力端子17を有してい
る。BRM16の出力は分周除数が一4一 定の分周器(除算器)18に結合させる。図示の例にお
ける分周器18は除数Kを2M (pは段数)とする二
進分周器である。
プログラマブル周波数発生器12の作動に当り、発振器
14からの信号は安定な周波数finを有しており、こ
の信号はBRM16に供給する。BRM16の出力端子
に坦われる信号f011tはパルス列から成り、これら
のパルスはいずれも互いに等間隔には離間されておらず
、発振器14から供給される2M個のパルスから成る各
パルスhYに対してN個のパルスを出力する。従って、
BRM16からの出力周波数foutはrout= (
N/ 2’ ) Nnとして現わすことができる。2M
 は一定であるため、出力周波数は(1/2M)fin
のステップを変えることができ、また各ステップの周波
数増分値は同一である。さらに、全部で2M−1個の異
なる出力周波数を利用でき、これらの出力周波数はいず
れも周波数増分値の正確な倍数値に相当する。
これがため、inおよびBRM16の段数Mを適当に選
定することによって、このような回路を用いて任意の所
望範囲にわたり任意の所望な増分値で種々の周波数を選
択することができる。
BRMには本発明が係わる例えば信号方式または信号発
生器の如き試験装置の一部に係わる2つの特性があり、
これらの特性とは先ず、BRMがプログラム数Nの変化
にほぼ瞬時的に応答することであり、第2は出力周波数
が、入力周波数をプログラム数に応じて変化させた正確
な値となり、その出力周波数が入力周波数と同程度に安
定なものとなることである。しかし、発振器から供給さ
れる2M個づつのパルスからのN個のパルスから成る各
パルス群における出ノ〕パルスは経時的に均一に分配さ
れず、場合によっては連続する2つのパルス間のギャッ
プが大きくなる場合がある。このような信号を波形シミ
ュレータに直接供給すると、上述したような不均一のパ
ルス間隔によってシミコレート中の波形に不所望な″ジ
ッタ″が生ずる。
上記ジッタは出力周波数footを分周除数K(Kの値
は代表的には25 (即ち32)とするのが良い)で分
周する分周器18を用いることにより許容レベルにまで
低減させることができる。この特別な分周工程を採るた
めに、BRMl 6からの出力周波数routは、ジッ
タを低減させるのに分周器を用いない場合における出力
周波数にりもに倍高くする必要がある。Kの実際値は所
望発振周波数、Nの連続値に対する周波数の変化ステッ
プ、最大出力周波数おにびBRMl 6からの出力中の
ジッタ昂を考慮して選択する必要がある。
波形発生器20を表わす第1図の破線10の右側にお(
プるブロックを見るに、この波形発生器20は波形シミ
ュレータ22を具えており、これは出力端子に重み付(
プした抵抗を接続して分周器18からのパルスから例え
ば正弦波のような所望波形をシミコレートするジョンソ
ンカウンタとして知られているもので構成することがで
きる。代表的には正弦波が10個のパルスによりシミュ
レートされ、このことは実際上、分周器18からのパル
ス繰返し周波数がカウンタでの除算比であるSにより1
/Sに分周されることを意味する。従7− って、シミュレートされる波形の周波数増分はM=8 
(2M−256)、に=32 (−2P 。
p=5)、S=’10およびfin=1.2288M 
H7,とする下記の例によって例証するように極めて小
さくすることができる。
最小周波数fmtnは周波数増分値にも対応するもので
あり、これはプログラム数NがN=1の場合の周波数で
あり、従ってfminは となる。また、最大周波数fmax (N = 255
の時)が次のようになることも明らかである。即ち、波
形シミュレータ22の出力中には幾つかの高調波がある
ので、これらを低域通過フィルタ24を用いて除去する
M、におよびSの値は一定であるため、発生中8− の波形を著しく変形しなくても波形シミクレータ22の
出力端子に川われる信号の周波数はプログラム数Nを変
えることによってほぼ瞬時的に変えることができる。
つぎに第1図にブロックにて示す部分にそれぞれ対応す
る詳細回路図をもって示す第2図につぎ説明する。なお
、ここに第1図のブロックに対応するものには同一符号
を付して示しである。
図示の回路は任意の成る時間に4つの可聴周波数正弦波
の内の1つの正弦波を発生させるもので、BRMl6に
供給されるプログラム数に関連する値Nに応答してその
特定の周波数を発生させる。
例えばそのような周波数とは、2970 Hz (N 
=198)のキーイング信号、2505Hz(N=16
7)および2295)1z(N=153)の高および低
周波数偏移変調(FSK)信号および240011z 
(N=160)のFSK−中間周波信号である。
発振器14はMPS918形のトランジスタに基く発振
周波数が1.2288MH7,の周知の水晶発振回路と
する。この発振器の出力は集積回路タイプのCD409
3Bの如きシュミット−トリ万一回路形態のパルス整形
回路30に供給する。このパルス整形回路30の出力は
BRM16のクロック入力端子に供給する。なおこのB
RM16を図示の例では゛ラジオコーポレーション オ
ブアメリカ″から市販されている形式番号CD4089
Bの4段装置を2個継続接続して形成する。
プログラム数はアドレッシング回路32および図示のよ
うな種々のOR−グ〜トを介してBRM16のそれぞれ
の入力端子に供給する。
BRM16からの出力を本例では二進分周形式のCD/
1024Bどする分周器18のクロック入力端子に供給
する。Pの値を5とする場合、波形シミュレータ22へ
の入力は分周器18のQ出力端子から取出す。分周器1
8のリセット入力端子と、正弦波シミュレータ22の一
部を成す集積回路の成るビンには端子58から1〜−ン
信号割込み禁止(tone  disable )信号
を供給する。
正弦波整形器22は゛′ラジオコーポレーションオブ 
アメリカバから市販されている形式番号CD4018B
のプリセット自在の分周器/カウンタに基くものとする
。出力C1〜σ4は、それぞれ抵抗値が26.IKΩ、
100にΩ、90.9にΩ、90.9KO126,1に
Ωおよび100にΩである抵抗40,42,44.4−
6゜48おJ、び50によって抵抗的に重み付けされる
なお、斯かる各抵抗の値は出力波形の高調波成分を最小
とずべく選定する。出力C5はカウント長を準定すべく
、この場合にはカウント長を10に規定すべく帰還させ
る。シミコレートした正弦波は演算増幅器によって形成
されるモ]・ローラ礼のMCll5形のような2段フィ
ルタ24にて低周波域の信号のみを通過さぜるようにろ
波する。
発振器14、シミュレータ22および低域通過フィルタ
24に用いられる回路構成部品の値は図中に明記した通
りである。なお、図面には集積回路の所定のビン番号も
示しである。
図示の回路を二進装置について述べたが、この回路は十
進レイi〜の逓倍器、十進の分周器および11− カウンタまたは二進と十進装置を組合わせたものを用い
て作製することもできることは明らかである。
また、発振周波数および除数等M、におよびSの値を相
違させて、所望な周波数増分値および波形形状を得るこ
とができることも明らかである。
試験装置を用いる場合に必要とされるように、2つ以」
二の出力を同時に発生させたい場合には、発振器14を
共通とし得るも、図示の回路の残りの部分は所望出力を
同時に発生させるのに必要な数だけ設ける必要がある。
このような場合、1つ以上の他の回路への出力発振信号
は第2図の端子60から取出すようにする。
【図面の簡単な説明】
第1図は本発明によるプログラマブル周波数発生器を内
蔵している信号発生器の一例を示すブロック線図; 第2図は4つの可聴周波トーン信号の内の1つを任意の
時点に発生させるようにした本発明によるプログラマブ
ル周波数発生器を内蔵している信−12= 号発生器の詳細回路図である。 12・・・プログラマブル周波数発生器14・・・周波
数発振器  16・・・二進レイ1−逓倍器17・・・
プログラム数入力端子 18・・・分周器     20・・・波形発生器22
・・・波形シミュレータ24・・・低域通過フィルタ3
0・・・パルス整形回路 32・・・アドレッシング回
路。 特許出願人   エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 1、発振器と;該発振器の出力端子に結合されるプログ
    ラマブル−レイトの逓倍器にあって、複数個の段から成
    り、かつプログラム数入力端子を有しており、出力端子
    からの出力周波数が供給プログラム数に応答して定めら
    れるプログラマブル−レイトの逓倍器と;該逓倍器の出
    力端子に結合されて、該逓倍器からの出力周波数を分周
    する分周器;とを具えていることを特徴とするプログラ
    マブル周波数発生器。 2、特許請求の範囲1記載の発生器において、分周器の
    分周除数を一定としたことを特徴とするプログラマブル
    周波数発生器。 3、特許請求の範囲1または2に記載の発生器において
    、プログラマブル−レイトの逓倍器を二進レイトの逓倍
    器としたことを特徴とするプログラマブル周波数発生器
    。 4、特許請求の範囲1または2に記載の発生器において
    、プログラマブル−レイ1への逓倍器を十進レイトの逓
    倍器としたことを特徴どするプログラマブル周波数発生
    器。
JP22483082A 1981-12-22 1982-12-21 プログラマブル周波数発生器 Pending JPS58114508A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8138579 1981-12-22
GB08138579A GB2112187A (en) 1981-12-22 1981-12-22 Programmable frequency generator

Publications (1)

Publication Number Publication Date
JPS58114508A true JPS58114508A (ja) 1983-07-07

Family

ID=10526769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22483082A Pending JPS58114508A (ja) 1981-12-22 1982-12-21 プログラマブル周波数発生器

Country Status (4)

Country Link
JP (1) JPS58114508A (ja)
DE (1) DE3245007A1 (ja)
FR (1) FR2518847A1 (ja)
GB (1) GB2112187A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265918A (ja) * 1985-05-21 1986-11-25 Nippon Signal Co Ltd:The 論理回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3939974A1 (de) * 1989-12-02 1991-06-06 Alexander Wunsch Geraet zur hirnwellenstimulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541417A (en) * 1968-12-26 1970-11-17 Warner Swasey Co Pulsing system including binary coded decimal rate multiplier
US3992612A (en) * 1975-10-14 1976-11-16 The United States Of America As Represented By The Secretary Of The Army Rate multiplier
US4068178A (en) * 1976-10-01 1978-01-10 Telenetics, Inc. Variable frequency waveform synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265918A (ja) * 1985-05-21 1986-11-25 Nippon Signal Co Ltd:The 論理回路

Also Published As

Publication number Publication date
GB2112187A (en) 1983-07-13
DE3245007A1 (de) 1983-07-28
FR2518847A1 (fr) 1983-06-24

Similar Documents

Publication Publication Date Title
DE19502035C2 (de) Frequenzvervielfacherschaltung
JPS5949731B2 (ja) 周波数逓倍装置
JPH0439690B2 (ja)
US4344036A (en) Skip count clock generator
US4241408A (en) High resolution fractional divider
US4132871A (en) Digitally synthesized multi-frequency signal generator
US4244027A (en) Digital open loop programmable frequency multiplier
JPS63503412A (ja) 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置
US4061909A (en) Variable waveform synthesizer using digital circuitry
US3716794A (en) Frequency dividing apparatus
US3995222A (en) Sinusoidal waveform generator
US4077010A (en) Digital pulse doubler with 50 percent duty cycle
JP3524967B2 (ja) 複数基準発振器用タイミング発生器
US3870970A (en) Frequency dividing circuit
US3835396A (en) Device for changing frequency of constant amplitude square waves
JPS58114508A (ja) プログラマブル周波数発生器
US3977290A (en) Electronic musical instrument
US3919649A (en) Staircase waveform generator
JP3536426B2 (ja) 波形発生器
US4267512A (en) Digital frequency divider
JPS59190724A (ja) 周波数可変のパルス発生器
JP2999668B2 (ja) ジッタメータ用校正信号発生方法および装置
JPS5855432Y2 (ja) 電子楽器の音源装置
US3962944A (en) Electronic musical instrument
JP2539157B2 (ja) 乗算器