JPH03273415A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03273415A JPH03273415A JP2074558A JP7455890A JPH03273415A JP H03273415 A JPH03273415 A JP H03273415A JP 2074558 A JP2074558 A JP 2074558A JP 7455890 A JP7455890 A JP 7455890A JP H03273415 A JPH03273415 A JP H03273415A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- stand
- signal
- releasing
- standby mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スタンバイモード設定を有するマイクロプロ
セッサに関する。
セッサに関する。
本発明は、マイクロプロセッサのスタン１＜イモード（
低消費電力状ｔｉ）において、スタンノくイモード解除
後のシステムの状態を設定するレジスタを、ソフトウェ
アで選択することにより、スタンバイモード解除後に状
態を保持して再起動するモートと、システム状態を初期
化して再起動するモードとを任意に変えることが出来る
様にしたものである。
低消費電力状ｔｉ）において、スタンノくイモード解除
後のシステムの状態を設定するレジスタを、ソフトウェ
アで選択することにより、スタンバイモード解除後に状
態を保持して再起動するモートと、システム状態を初期
化して再起動するモードとを任意に変えることが出来る
様にしたものである。
従来、マイクロプロセッサのスタンバイモード解除にお
いては、外部リセット人力によるスタンバイモート解除
時にはシステムリセットがかかり、外部割り込み入力等
によるスタンバイモード解除時には、スタンバイモード
に入る直前のシステム状態から再起動するという万代が
知られていた。
いては、外部リセット人力によるスタンバイモート解除
時にはシステムリセットがかかり、外部割り込み入力等
によるスタンバイモード解除時には、スタンバイモード
に入る直前のシステム状態から再起動するという万代が
知られていた。
し、かじ、システムの構成によっては、一つの外部入力
信号に対してスタンバイモード解除後の設定を変更する
必要があるが、従来の技術では、必ず二つ以上の外部入
力信号が必要であるという欠点があった。
信号に対してスタンバイモード解除後の設定を変更する
必要があるが、従来の技術では、必ず二つ以上の外部入
力信号が必要であるという欠点があった。
上記課題を解決するために、本発明では、スタンバイモ
ード解除後のシステム状態を設定するレジスタを設け、
このレジスタにソフトウェアによって書き込みを実行す
ることによって、一つの外部入力信号によるスタンバイ
モードの解除でも、解除後の動作を任意に設定できる様
にした。
ード解除後のシステム状態を設定するレジスタを設け、
このレジスタにソフトウェアによって書き込みを実行す
ることによって、一つの外部入力信号によるスタンバイ
モードの解除でも、解除後の動作を任意に設定できる様
にした。
マイクロプロセッサの動作状態において、スタンバイモ
ードに入る前に、前記レジスタにデータを書き込む樟に
ソフトウェアを構成する。スタンバイモードを解除する
信号が、システムリセット信号を発生するゲートに入力
されるのをマスクするか否かを、前記レジスタの出力信
号によって選択するような構成とすることにより、本発
明の目的を達成する。
ードに入る前に、前記レジスタにデータを書き込む樟に
ソフトウェアを構成する。スタンバイモードを解除する
信号が、システムリセット信号を発生するゲートに入力
されるのをマスクするか否かを、前記レジスタの出力信
号によって選択するような構成とすることにより、本発
明の目的を達成する。
Ｃ実施例〕
以下図面を参照して本発明のマイクロプロセッサの一実
施例を説明する。
施例を説明する。
第１図は、マイクロプロセッサ内における本発明の要部
構成を示すブロック図である０発振器１の信号がリセッ
ト付きの分周器２に入力され、分周器２からシステムク
ロックが発生する。スタンバイモード解除後のシステム
の状態を選択するレジスタ３にデータを書き込むことに
より、スタンバイ解除信号マスクゲート４に入力される
マスクデータを決定する。システム状態をリセットする
場合には、前記スタンバイ解除信号マスクゲート４をイ
ネーブルとすることによって、スタンバイ解除信号がシ
ステムリセット信号発生ゲート５に入力されるようにな
る。この時、前記スタンバイ解除信号が発生しした場合
に、分周器２を含むシステム全体または一部を初期化す
る信号が前記システムリセット信号発生ゲート５より出
力され、システムの初期化が実行されることになる。
構成を示すブロック図である０発振器１の信号がリセッ
ト付きの分周器２に入力され、分周器２からシステムク
ロックが発生する。スタンバイモード解除後のシステム
の状態を選択するレジスタ３にデータを書き込むことに
より、スタンバイ解除信号マスクゲート４に入力される
マスクデータを決定する。システム状態をリセットする
場合には、前記スタンバイ解除信号マスクゲート４をイ
ネーブルとすることによって、スタンバイ解除信号がシ
ステムリセット信号発生ゲート５に入力されるようにな
る。この時、前記スタンバイ解除信号が発生しした場合
に、分周器２を含むシステム全体または一部を初期化す
る信号が前記システムリセット信号発生ゲート５より出
力され、システムの初期化が実行されることになる。
また、システム状態をスタンバイモードに入る直前の状
態を保持する場合には、前記スタンバイ解除信号マスク
ゲート４をディスイネーブルする様に前記レジスタ３に
データをセントすることにより、スタンバイ解除信号が
マスクされ、前記システムリセット信号発生ゲート５は
、通常のりセント信号のみを受は付ける様にセットされ
る。従って、スタンバイモード解除時には、リセット信
号が入力されない限り、システムリセット信号は発生せ
ず、スタンバイモートに入る直前の状態を保持している
ことになる。
態を保持する場合には、前記スタンバイ解除信号マスク
ゲート４をディスイネーブルする様に前記レジスタ３に
データをセントすることにより、スタンバイ解除信号が
マスクされ、前記システムリセット信号発生ゲート５は
、通常のりセント信号のみを受は付ける様にセットされ
る。従って、スタンバイモード解除時には、リセット信
号が入力されない限り、システムリセット信号は発生せ
ず、スタンバイモートに入る直前の状態を保持している
ことになる。
第２図は、上記第１図の動作を示すタイミングチャート
である。発振クロック及びその分周信号であるシステム
クロックは、スタンバイ信号がＨ′ レベルの開停止（
スタンバイ状態）シている。スタンバイ解除信号が発生
すると、スタンバイ信号は“Ｌｏ レベルになり、シス
テムに起動がかかって発振クロックが動作を開始する。
である。発振クロック及びその分周信号であるシステム
クロックは、スタンバイ信号がＨ′ レベルの開停止（
スタンバイ状態）シている。スタンバイ解除信号が発生
すると、スタンバイ信号は“Ｌｏ レベルになり、シス
テムに起動がかかって発振クロックが動作を開始する。
この時、第１図のレジスタ３がスタンバイモード解除後
システムリセットされるモードに設定されていれば、ス
タンバイ解除信号に同期して、システム状態。
システムリセットされるモードに設定されていれば、ス
タンバイ解除信号に同期して、システム状態。
ト信号が発生し、システムクロックを含むシステムを初
期化する。そして、システムリセット信号が“Ｌｏ レ
ベルになるタイミングで、発振クロックを除くシステム
全体が再起動される。また第１図のレジスタ３が、スタ
ンバイモード直前の状態を保持するモードに設定されて
いれば、第２図のシステムリセット信号の斜線部は出力
されず、Ｌ“ レベルを保つことになる。従って、シス
テムクロックもスタンバイ信号の立下がりに同期して再
起動する様にする。
期化する。そして、システムリセット信号が“Ｌｏ レ
ベルになるタイミングで、発振クロックを除くシステム
全体が再起動される。また第１図のレジスタ３が、スタ
ンバイモード直前の状態を保持するモードに設定されて
いれば、第２図のシステムリセット信号の斜線部は出力
されず、Ｌ“ レベルを保つことになる。従って、シス
テムクロックもスタンバイ信号の立下がりに同期して再
起動する様にする。
（発明の効果〕
以上説明した様に、本発明はスタンバイモードの設定を
有するマイクロプロセッサにおいて、ソフトウェアによ
る選択で、スタンバイモード解除後のシステムの状態を
任意に設定できるという効果がある。
有するマイクロプロセッサにおいて、ソフトウェアによ
る選択で、スタンバイモード解除後のシステムの状態を
任意に設定できるという効果がある。
第１図は本発明のマイクロプロセッサの一実施例を示す
回路ブロック図、第２図は第１図の動作を説明するため
のタイミングチャートである。 １・・・発振器 ２・・・分周器（リセット付き） ３・・・レジスタ（モード設定用） ４ ・スタンバイ解除信号マスクゲート ・システムリセット信号発生ゲート 以 上
回路ブロック図、第２図は第１図の動作を説明するため
のタイミングチャートである。 １・・・発振器 ２・・・分周器（リセット付き） ３・・・レジスタ（モード設定用） ４ ・スタンバイ解除信号マスクゲート ・システムリセット信号発生ゲート 以 上
Claims (1)
- システムがスタンバイモードから実動作状態へ復帰する
際に、前記システムの状態をスタンバイモードに入る直
前の状態から再起動するモードと、前記システム全体ま
たはその一部の状態を初期化するモードとをソフトウェ
アによって選択するレジスタを有することを特徴とする
マイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074558A JPH03273415A (ja) | 1990-03-23 | 1990-03-23 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074558A JPH03273415A (ja) | 1990-03-23 | 1990-03-23 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273415A true JPH03273415A (ja) | 1991-12-04 |
Family
ID=13550681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2074558A Pending JPH03273415A (ja) | 1990-03-23 | 1990-03-23 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276557A (ja) * | 2007-04-27 | 2008-11-13 | Ricoh Co Ltd | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
-
1990
- 1990-03-23 JP JP2074558A patent/JPH03273415A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276557A (ja) * | 2007-04-27 | 2008-11-13 | Ricoh Co Ltd | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1451666B1 (en) | Glitch free clock selection switch | |
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| JPS58205226A (ja) | スタンバイ機能を内蔵したマイクロコンピユ−タ | |
| JPS6240886B2 (ja) | ||
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JPH03273415A (ja) | マイクロプロセッサ | |
| JPS6312286B2 (ja) | ||
| JPH035948Y2 (ja) | ||
| JPH10124166A (ja) | マイクロコンピュータ | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JP2789725B2 (ja) | マイクロコンピュータ | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JP2546536B2 (ja) | スタンバイ制御回路 | |
| JPS6333806B2 (ja) | ||
| JPS6270924A (ja) | デ−タ処理装置 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPS6348203B2 (ja) | ||
| JPS63292246A (ja) | プログラム評価装置 | |
| JPH0863451A (ja) | マイクロコンピュータ | |
| KR100239428B1 (ko) | 파워 세이빙 회로 |