JPH0863451A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 外来ノイズの影響によりCPU が動作モードに
復帰することがないマイクロコンピュータの提供。 【構成】 CPU １を待機モードから動作モードに復帰さ
せる復帰要求信号を入力すべき復帰入力端子４の電圧レ
ベルが反転すると、カウント動作を開始するカウンタ９
と、復帰入力端子４の電圧レベルに応じた復帰要求信号
Ｄ及びカウンタ９が出力する制御信号Ｆが入力されるAN
D 回路10とを備え、カウンタ９が所定値をカウントした
ときに、前記電圧レベルが反転したままである場合に
は、CPU １を動作モードに復帰させる構成にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は内蔵しているCPU の動作
を一時的に停止させる待機モードから、CPUを動作させ
る動作モードに復帰させる信号を入力すべき端子を備え
ているマイクロコンピュータに関するものである。

【０００２】

【従来の技術】CPU と、ROM ，RAM 等の周辺回路とを内
蔵しているマイクロコンピュータはROM ，RAM のデータ
を保持したまま、CPU の動作を一時的に停止させる待機
モードになし得るようにして低消費電力化を図ってい
る。

【０００３】図６は、この種の従来のマイクロコンピュ
ータの構成を示すブロック図である。復帰入力端子４に
入力された復帰要求信号Ｃは、それを波形整形するロー
パスフィルタ５を介してクロック制御回路２及び発振安
定時間生成回路６へ入力される。クロック制御回路２は
発振回路３を制御し、発振回路３で発生したクロックが
クロック制御回路２へ入力されるようになっている。ク
ロック制御回路２から出力されるCPU １を駆動するため
のクロックＡはCPU １へ入力される。CPU １から出力さ
れる待機信号Ｂはクロック制御回路２へ入力される。発
振回路３が発振を開始した後、発振が安定するまでの待
ち時間を生成して、発振安定時間生成回路６が出力する
待機解除信号ＥはCPU １へ入力される。CPU １により、
ROM 又はRAM からなるメモリ７がアクセスされるように
なっている。

【０００４】次にこのマイクロコンピュータの動作、CP
U が待機モードから動作モードになる場合について説明
する。CPU １により待機命令を実行すると、CPU １から
出力される待機信号Ｂが“Ｈ”レベルになり、クロック
制御回路２の動作が停止し、それによって発振回路３の
動作が停止し、クロックＡがCPU １へ入力されなくな
り、CPU １の動作が停止して待機モードになる。ここ
で、復帰入力端子４に例えば“Ｌ”レベルの復帰要求信
号が入力されると、この復帰要求信号Ｃがローパスフィ
ルタ５へ入力され、ローパスフィルタ５で波形整形さ
れ、波形整形された“Ｌ”レベルの復帰要求信号Ｄがク
ロック制御回路２へ入力されて、クロック制御回路２は
動作を開始する。

【０００５】そして、ローパスフィルタ５から出力され
た“Ｌ”レベルの復帰要求信号Ｄは発振安定時間生成回
路６へも入力されて、発振安定時間生成回路６も動作を
開始する。この時点では未だ発振動作が不安定であり、
CPU １の動作は停止したままである。その後、発振動作
が安定した状態になったとき、つまり発振安定時間が経
過したときに、発振安定時間生成回路６から出力される
待機モード解除信号Ｅが“Ｈ”レベルになり、それがCP
U １へ入力されて、CPU １から出力される待機信号Ｂが
“Ｌ”レベルとなり、クロック制御回路２からクロック
Ａが出力されてCPU １へ入力され、CPU １は動作を開始
して動作モードに復帰する。

【０００６】

【発明が解決しようとする課題】ところで、前述した従
来のマイクロコンピュータにおいては、CPU が待機モー
ドとなっている場合に、外部ノイズによる誘導によって
復帰入力端子4 に電圧が誘起したときにはマイクロコン
ピュータ内に設けた遅延素子を利用したノイズ除去回路
であるローパスフィルタ５により、復帰入力端子４に誘
起した電圧を除去して、CPU の不要な動作を防止する
が、ローパスフィルタ５はトランジスタを介してコンデ
ンサに電流を供給して遅延時間を定めるものであるか
ら、長周期のノイズには対応できず、若し長周期のノイ
ズをこの方法で除去しようとすれば、サイズが大きいト
ランジスタを必要として、パターン面積が大きくなり実
用し難いという問題がある。

【０００７】そこで、また、別に、実際にCPU を動作モ
ードに復帰させる要求があったか否かをソフトウェアに
よって一旦、待機モードから動作モードにした後、再
度、復帰入力端子の電圧を調べて判定し、その結果、電
圧が消滅していれば、一時的な外来のノイズによるもの
として、再び待機命令を実行して待機モードにすること
も考えられる。しかし、この場合はその判定のためにCP
U を動作させるため、その動作時間に応じて電流を消費
することになる。また、外来のノイズが多い環境下で
は、復帰入力端子にノイズによる電圧が度々生じてCPU
の動作が暴走する虞れがあり、CPU の誤動作が生じ易い
という問題がある。

【０００８】本発明は斯かる問題に鑑み、外来のノイズ
に起因する電圧が復帰入力端子に誘起しても、CPU が不
要の動作をすることがないマイクロコンピュータを提供
することを目的とする。

【０００９】

【課題を解決するための手段】第１発明に係るマイクロ
コンピュータは、CPU を待機モードから動作モードに復
帰させる復帰要求信号を入力すべき端子の電圧レベルの
反転により計時動作を開始する計時手段と、前記電圧レ
ベルと前記計時手段の計時値とに関連してCPUを待機モ
ードに制御する制御回路とを備える構成にする。

【００１０】第２発明に係るマイクロコンピュータは、
CPU の待機モードを解除する待機モード解除信号及びCP
U を動作モードに復帰させる復帰要求信号を入力すべき
端子の電圧レベルに関連して、CPU を待機モードになす
べく制御する制御回路を備える構成にする。

【００１１】

【作用】第１発明では、復帰要求信号を入力すべき端子
の電圧レベルが反転すると、計時手段は計時動作を開始
する。計時手段の計時値が所定値になったとき、前記端
子の電圧レベルが反転したままであると、CPU は動作モ
ードになる。計時値が所定値になる以前に、前記端子の
電圧レベルが反転したままでなくなると、CPU は待機モ
ードになる。また、計時手段に設定する所定値をCPU に
より変更する。これにより、端子にノイズに起因する電
圧が生じてもCPU が動作モードに復帰しない。

【００１２】第２発明では、復帰要求信号を入力すべき
端子の電圧レベルが反転し、待機モード解除信号が出力
されるまで端子の電圧レベルが反転したままであると、
CPUは動作モードになる。待機モード解除信号が出力さ
れるまで端子の電圧レベルが反転したままでないと、CP
U は待機モードになる。これにより、端子にノイズに起
因する電圧が生じても、CPU が動作モードに復帰しな
い。

【００１３】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るマイクロコンピュータの構
成を示すブロック図である。復帰入力端子４に入力され
た復帰要求信号Ｃはバッファ８へ入力される。バッファ
８から出力される復帰要求信号Ｄは、AND 回路10の一入
力端子10a 、カウンタ９、クロック制御回路２及び発振
安定時間生成回路６へ入力される。クロック制御回路２
により発振回路３が制御され、発振回路３で発生したク
ロックがクロック制御回路２へ入力される。クロック制
御回路２から出力されるクロックＡはCPU１へ入力さ
れ、またカウント対象としてカウンタ９へ入力される。

【００１４】発振安定時間生成回路６から出力される待
機モード解除信号ＥはCPU １へ入力される。CPU １から
出力される待機信号ＢはOR回路11の一入力端子11a へ入
力される。CPU １により、ROM 又はRAM 等からなるメモ
リ７がアクセスされる。カウンタ９には所定値の初期値
が設定される。この所定値は外来のノイズに起因して復
帰入力端子４に生じる電圧の周期に基づいて選定され
る。例えば周期が数μs以下である電圧を復帰要求信号
Ｃと誤認しないようにするためには、カウンタ９のカウ
ント動作が終了するのに例えば10μs を要するような所
定値にする。

【００１５】カウンタ９は所定値をカウントしたとき
“Ｌ”レベルに反転した制御信号Ｆを出力するようにな
っており、この制御信号ＦはAND 回路10の他入力端子10
b へ入力される。AND 回路10の出力信号たる制御信号Ｇ
はOR回路11の他入力端子11b へ入力される。OR回路11か
ら出力される発振停止信号Ｈはクロック制御回路２及び
発振安定時間生成回路６へ入力される。バッファ８と、
カウンタ９と、AND 回路10とにより、復帰入力検出回路
12が構成されている。

【００１６】次にこのように構成したマイクロコンピュ
ータの動作を、CPU が待機モードから動作モードに復帰
する場合について各部信号のタイミングチャートを示す
図２とともに説明する。

【００１７】CPU １により待機命令を実行すると、実行
し終わったときにCPU １から出力される待機モード信号
Ｂが“Ｈ”レベルになり、OR回路11から“Ｈ”レベルの
発振停止信号Ｈが出力されてクロック制御回路２が動作
を停止し、それにより発振回路３の発振動作が停止する
とともに、発振安定時間生成回路６が動作を停止する。
それによりCPU １が動作を停止して待機モードになる。
復帰入力端子４には、待機命令を実行する前に、例えば
“Ｈ”レベルの電圧を与えておく。

【００１８】図２において、期間ＩはCPU １が待機モー
ドの期間であり、復帰入力端子４には例えば“Ｈ”レベ
ルの電圧が与えられていて、バッファ８から出力される
復帰要求信号Ｄは図２(a) に示すように“Ｈ”レベルと
なり、クロック制御回路２及び発振安定時間生成回路６
の動作が停止し、またカウンタ９もカウント動作を停止
し、カウンタ９から出力される制御信号Ｆは図２(b) に
示すように“Ｈ”レベルになる。それによりAND 回路10
から出力される制御信号Ｇは図２(c) に示すように
“Ｈ”レベルとなり、この“Ｈ”レベルの制御信号Ｇが
OR回路11を介してクロック制御回路２及び発振安定時間
生成回路６へ入力され、これによってもクロック制御回
路２及び発振安定時間生成回路６は動作を停止する。

【００１９】期間IIにおいて復帰入力端子４にＬレベル
の復帰要求信号Ｃが入力されると、バッファ８から出力
される復帰要求信号Ｄは図２(a) に示すように“Ｌ”レ
ベルになり、AND 回路10から出力される制御信号Ｇは図
２(c) に示すように“Ｌ”レベルになってクロック制御
回路２及び発振安定時間生成回路６は動作を開始する
が、発振安定時間が経過し、発振安定時間生成回路から
“Ｈ”レベルの待機モード解除信号Ｅが出力されるまで
CPU １は動作を停止したままとなる。

【００２０】期間III においてカウンタ９のカウント値
が所定値に達するまでの期間は、カウンタ９から出力さ
れる制御信号Ｆは図２(b) に示すように“Ｈ”レベルで
あって、そのとき復帰入力端子４に外来のノイズによる
“Ｈ”レベルの電圧が生じると、バッファ８から出力さ
れる復帰要求信号Ｄは図２(a) に示すように“Ｈ”レベ
ルとなる。そのためAND 回路10から出力される制御信号
Ｇは図２(c) に示すように“Ｈ”レベルになって、発振
停止信号Ｈが“Ｈ”レベルとなり、クロック制御回路２
及び発振安定時間生成回路６の動作が停止する。したが
って、クロックＡが出力されず、CPU １は動作を開始し
ない。つまり、外来のノイズによる電圧が生じてもCPU
１が動作モードに復帰しない。

【００２１】また、カウンタ９がカウント動作を開始す
るまでに、復帰入力端子４にノイズによる“Ｈ”レベル
の電圧が生じた場合は、AND 回路10から出力される制御
信号Ｇが“Ｈ”レベルとなり、ノイズによる電圧とし
て、クロック制御回路２及び発振安定時間生成回路６の
動作が停止する。

【００２２】期間IVにおいて復帰入力端子４の電圧が
“Ｌ”レベルになり、期間IIにおける場合と同様に、ク
ロック制御回路２、発振安定時間生成回路６が動作を開
始し、カウンタ９がカウント動作を開始する。そして期
間Ｉにおける場合と同様に発振安定時間生成回路６から
“Ｈ”レベルの待機モード解除信号Ｅが出力されるまで
CPU １は動作を停止する。

【００２３】期間Ｖにおいて、カウンタ９のカウント値
が所定値に達すると、カウンタ９から出力される制御信
号Ｆが図２(b) に示すように“Ｌ”レベルになる。その
ため、それ以降に復帰入力端子４の電圧レベルが変化し
て、復帰要求信号Ｄが“Ｈ”レベルになっても、制御信
号Ｇは図２(c) に示すように“Ｈ”レベルにならず、発
振停止信号Ｈは“Ｈ”レベルにならない。そのため、発
振安定時間経過後に待機モード解除信号Ｅが出力される
と、復帰要求信号Ｄはノイズによる電圧でないとしてCP
U １は動作を開始することになる。そしてカウンタ９が
所定値をカウントし終わると初期値になる。

【００２４】このような動作によりCPU １が待機モード
から動作モードに復帰する場合、復帰入力端子４の電圧
レベルの状態をカウンタ９の設定値に応じた所定時間で
監視することにより、復帰入力端子４にノイズにより生
じた周期が長い電圧であっても、その電圧によりCPU １
が動作モードに復帰するのを防止できる。つまり、所定
時間以下の周期のノイズによる電圧を除去してノイズに
よる動作モードへの復帰を防止する。

【００２５】なお、カウンタ９には、クロック制御回路
２から出力されるクロックを入力したが、発振回路３で
発生させたクロックを直接入力してもよい。このように
クロック制御回路２のクロックＡを入力した場合は、ク
ロックの周期が既知であるため、ノイズにより生じる除
去すべき電圧の周期を容易に選定できる。

【００２６】一方、発振回路３のクロックを直接入力し
た場合は、発振開始時点からノイズによる電圧の周期を
計時できるため、比較的早い時点で待機モードになし得
る。本実施例ではノイズ検出回路７を、バッファ８と、
カウンタ９とAND 回路10とで構成したが、これは例示で
あり、この構成に限定するものではない。またカウンタ
９に代えてタイマを用いることができる。また本実施例
では復帰入力端子に“Ｌ”レベルの復帰要求信号を入力
したが、“Ｈ”レベルの復帰要求信号であっても同様の
効果が得られるようにできる。

【００２７】図３は本発明に係るマイクロコンピュータ
の他の実施例の構成を示すブロック図である。CPU １か
ら出力される制御信号Ｉは、カウンタ９の初期値たる所
定値を設定すべくカウンタ９へ入力される。それ以外の
構成は図１におけるマイクロコンピュータの構成と同様
となっており、同一構成部分には同一符号を付してい
る。

【００２８】このマイクロコンピュータは図１に示すマ
イクロコンピュータと同様に動作して、復帰入力端子４
にノイズによる電圧が生じても、CPU １が動作モードに
復帰することがない。またカウンタ９の初期値、即ちカ
ウンタ９に設定する所定値をCPU １により変更できる。
そのためCPU １が待機モードから動作モードに復帰する
場合、復帰入力端子４の電圧レベルの状態を監視する時
間、つまりノイズによる電圧を除去する時間を適宜に選
定することができる。

【００２９】図４は本発明に係るマイクロコンピュータ
の更に他の実施例の構成を示すブロック図である。発振
安定時間生成回路６から出力される待機モード解除信号
Ｅがインバータ13へ入力され、その出力信号ＪはAND 回
路10の他入力端子10b へ入力される。それ以外の構成
は、図１におけるマイクロコンピュータからカウンタ９
を除去した構成と同様となっており、同一構成部分には
同一符号を付している。

【００３０】次にこのマイクロコンピュータの動作を、
CPU が待機モードから動作モードに復帰する場合につい
て、各部信号のタイミングチャートを示す図５とともに
説明する。図５において待機モードである期間Ｉでは、
復帰要求信号Ｄが図５(a) に示すように例えば“Ｈ”レ
ベルとなり、待機モード解除信号Ｅが図５(b) に示すよ
うに“Ｌ”レベルであるので、インバータ13の出力信号
Ｊは図５(c) に示すように“Ｈ”レベルとなり、AND 回
路10から出力される制御信号Ｇは図５(d) に示すように
“Ｈ”レベルとなる。そしてクロック制御回路２及び発
振安定時間生成回路６は動作を停止する。

【００３１】期間IIにおいて復帰入力端子４に例えば
“Ｌ”レベルの復帰要求信号Ｃが入力されると、インバ
ータ８から出力される復帰要求信号Ｄが図５(a) に示す
ように“Ｌ”レベルとなり、クロック制御回路２及び発
振安定時間生成回路６が動作を開始する。このとき、発
振安定時間生成回路６から出力される待機モード解除信
号Ｅは発振動作が安定するまで図５(b) に示すように
“Ｌ”レベルのままであり、発振安定時間経過後に待機
モード解除信号Ｅが“Ｈ”レベルになるまでCPU １は動
作を停止する。

【００３２】期間III において待機モード解除信号回路
Ｅが“Ｈ”レベルになる以前に、復帰入力端子４の電圧
レベルが外来のノイズにより“Ｈ”レベルに変化する
と、復帰要求信号Ｄが図５(a) に示すように“Ｈ”レベ
ルになるためAND 回路10から出力される制御信号Ｇは図
５(d) に示すように“Ｈ”レベルになり、発振停止信号
Ｈが“Ｈ”レベルになって、クロック制御回路２及び発
振安定時間生成回路６の動作が停止し、ノイズによる電
圧でCPU １が動作モードに復帰しない。

【００３３】期間IVにおいて復帰入力端子４に図５(a)
に示すように“Ｌ”レベルの復帰要求信号が入力される
と、AND 回路10から出力される制御信号Ｇが図５(d) に
示すように“Ｌ”レベルとなり、期間IIにおける場合と
同様にクロック制御回路２及び発振安定時間生成回路６
が動作を開始する。

【００３４】期間Ｖにおいて発振動作が安定した後に、
待機モード解除信号Ｅが図５(b) に示すように“Ｈ”レ
ベルになると、AND 回路10から出力される制御信号Ｊは
図５(c) に示すように“Ｌ”レベルとなる。そのためそ
れ以降に復帰入力端子４の電圧レベルが反転して復帰要
求信号Ｄが図５(a) に示すように“Ｈ”レベルになって
も、制御信号Ｇは図５(d) に示すように“Ｈ”レベルに
ならず、発振停止信号Ｈは“Ｌ”レベルのままになる。

【００３５】そして待機モード解除信号Ｅは図５(b) に
示すように“Ｈ”レベルとなると、CPU １にはクロック
Ａが供給されてCPU １が動作を開始する。このような動
作によりCPU １が待機モードから動作モードに復帰する
場合、復帰入力端子４の電圧レベルの状態を所定時間、
即ち発振安定時間で監視することにより、ノイズによる
周期が長い電圧によってCPU １が動作モードに復帰する
のを防止することができる。

【００３６】本実施例ではノイズを除去する時間を定め
るのに、発振安定時間生成回路から出力される待機モー
ド解除信号を用いたが、タイマを用いて構成される発振
安定時間生成回路の中間ビットの出力を用いることがで
きる。その場合、使用する中間ビットの位置を、ソフト
ウェアによって変更できるように構成すれば復帰入力端
子の電圧レベルを監視する時間の変更が可能になる。ま
た、本実施例では復帰入力端子にＬレベルの復帰要求信
号を入力したが、“Ｈ”レベルの復帰要求信号であって
も同様の効果が得られるようにできる。

【００３７】

【発明の効果】以上詳述したように本発明はCPU を待機
モードから動作モードに復帰させる場合、復帰入力端子
の電圧レベルの状態を計時手段で所定時間監視し、その
結果に基づいて動作モードに復帰させるようにしたか
ら、従来のアナログ的なノイズ除去回路では対応できな
い、周期が長いノイズによる電圧であってもCPU を動作
モードに復帰するのを防止できる。また、CPU によりノ
イズによる電圧であるか否かを判別しないので、低消費
電力化を図ることができる。更には外来のノイズが多い
環境でもCPU の動作が暴走する虞れがないマイクロコン
ピュータを提供できる等、本発明は優れた効果を奏す
る。

【図面の簡単な説明】

【図１】 本発明に係るマイクロコンピュータの構成を
示すブロック図である。

【図２】 各部信号のタイミングチャートである。

【図３】 本発明に係るマイクロコンピュータの他の実
施例の構成を示すブロック図である。

【図４】 本発明に係るマイクロコンピュータの更に他
の実施例の構成を示すブロック図である。

【図５】 各部信号のタイミングチャートである。

【図６】 従来のマイクロコンピュータの構成を示すブ
ロック図である。

【符号の説明】

１ CPU 、２ クロック制御回路、４ 復帰入力端子、
６ 発振安定時間生成回路、９ カウンタ、10 AND 回
路、12 復帰入力検出回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 CPU を内蔵しており、前記CPU の動作を
   一時的に停止させた待機モードから、CPU を動作させる
   動作モードに復帰させる復帰要求信号を入力すべき端子
   を備えているマイクロコンピュータにおいて、前記端子
   の電圧レベルが反転すると動作を開始する計時手段と、
   前記電圧レベル及び前記計時手段の計時値に関連してCP
   U を待機モードになすべく制御する制御回路とを備え、
   前記計時値が所定値に達したときに、前記端子の電圧レ
   ベルが反転したままである場合は、CPU を動作モードに
   復帰させる構成にしてあることを特徴とするマイクロコ
   ンピュータ。
2. 【請求項２】 計時手段に設定する所定値を、CPU によ
   り変更可能に構成してある請求項１記載のマイクロコン
   ピュータ。
3. 【請求項３】 CPU を内蔵しており、前記CPU の動作を
   一時的に停止させた待機モードから、CPU を動作させる
   動作モードに復帰させる復帰要求信号を入力すべき端子
   と、待機モードを解除すべき待機解除信号を出力する回
   路とを備えているマイクロコンピュータにおいて、前記
   待機解除信号及び前記端子の電圧レベルに関連して、CP
   U を待機モードになすべく制御する制御回路を備え、前
   記端子にCPU を復帰させるに有意な電圧レベルが入力さ
   れ、待機解除信号が出力されるまで、その電圧レベルが
   変化していない場合は、CPU を動作モードに復帰させる
   構成にしてあることを特徴とするマイクロコンピュー
   タ。