JP2008276557A - 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム - Google Patents

通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム Download PDF

Info

Publication number
JP2008276557A
JP2008276557A JP2007119941A JP2007119941A JP2008276557A JP 2008276557 A JP2008276557 A JP 2008276557A JP 2007119941 A JP2007119941 A JP 2007119941A JP 2007119941 A JP2007119941 A JP 2007119941A JP 2008276557 A JP2008276557 A JP 2008276557A
Authority
JP
Japan
Prior art keywords
card
communication control
interface
reset
type memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007119941A
Other languages
English (en)
Other versions
JP5051881B2 (ja
Inventor
Atsushi Hagiwara
篤 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007119941A priority Critical patent/JP5051881B2/ja
Publication of JP2008276557A publication Critical patent/JP2008276557A/ja
Application granted granted Critical
Publication of JP5051881B2 publication Critical patent/JP5051881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】SDカード等のカード型メモリに対する不要な初期化処理を行わないように制御することが可能な通信制御装置を提供する。
【解決手段】カード型メモリ(5)との間のインターフェイスを制御する通信制御装置であって、第1の条件のリセット処理(例えば、電源リセット)が行われた場合には、カード型メモリ(5)の初期化を行い、第2の条件のリセット処理(例えば、省エネリセット)が行われた場合には、カード型メモリ(5)の初期化を行わないことを特徴とする。
【選択図】図2

Description

本発明は、カード型メモリとの間のインターフェイスを制御する通信制御装置、当該通信制御装置における通信制御方法、通信制御プログラム、当該通信制御装置を搭載した画像形成装置に関し、特に、着脱可能に設けられたカード型メモリとの間のインターフェイスを制御する通信制御装置、画像形成装置、通信制御方法及び通信制御プログラムに関するものである。
プリンタ、コピー、MFP等の画像形成装置は、メモリカードやネットワーク等のホストインターフェイスからソフトウェアをダウンロードし、ソフトウェアの書換処理を行っている。
しかしながら、画像形成装置のメンテナンスやソフトウェアのアップデートの場合に、ユーザのシステム環境を使用できない場合があるため、上述したホストインターフェイスを利用できない場合が発生する。このため、確実にソフトウェアのダウンロードを行うことが可能となるように、画像形成装置には、メモリカードインターフェイスを搭載しているものが多い。
なお、メモリカードに対するアクセスは、RAMに対するアクセスと同様な処理で行うことが可能であり、CPU(ソフトウェア)によるインターフェイスの初期化などを行う必要がない。また、メモリカード上でプログラムを実行することが可能である。
しかしながら、メモリカードは、メモリ容量が4メガバイト程度と小さく、さらに、最近ではその入手が困難になってきている。そこで、メモリカードの代替手段として、SDカードが挙げられる。
SDカードは、フロッピー(登録商標)ディスクのように携帯可能であり、メモリ容量が大きいため、画像データや音声データの記録・再生等に利用されている。
なお、SDカードは、ディスクメディアと同様に、MBR、パーティションテーブル、FAT、データエリアから構成されており、特定のサイズ(セクタ)単位でのアクセスが必要となる着脱可能なカード型のメモリである。
また、SDカードのインターフェイスであるSDカードインターフェイスは、メモリカードインターフェイスとは異なり、インターフェイスコントローラとSDカードに対して初期化処理が必要となる。
また、SDカードは、メモリ容量によってデータの読み出し位置のオフセットが変化するため、SDカードを使用する場合には、インターフェイス回路を経由してSDカードの情報を読み取り、CPUがオフセット値を算出して記憶する必要がある。
また、SDカードに対するアクセスはセクタ単位で行われることになるため、CPUが1バイトのデータを読み出す場合でも、512バイトといったセクタサイズ分のデータを読み出さなくてはならない。
このため、CPUがSDカードに記憶されたプログラムを実行する場合には、プログラム全体をセクタ単位で読み出してRAM上にコピーし、RAM上で実行する必要性がある。従って、BIOSと呼ばれる制御用プログラムが呼び出されるまではSDカードを使用することができないといった制約が生じることになる。
このようなことから、本発明より先に出願された技術文献として、CPU(ソフトウェア)によるインターフェイス初期化を必要とせずに、システムの起動後、直ちにSDカードへのアクセスを可能としたインターフェイス回路について開示された文献がある(例えば、特許文献1参照)。
特開2004−133881号公報
なお、最近のASICは、消費電力削減のために、システムが動作中であっても、省エネリセット処理行い、消費電力を抑制するなどの措置が行われていることが多い。
しかしながら、上述した従来のSDカードインターフェイスは、リセット処理が行われてしまうと、通常動作復帰時に、SDカードを初期化してしまうことになるため、SDカードにアクセスするまでに時間がかかってしまうことになる。
本発明は、上記事情に鑑みてなされたものであり、SDカード等のカード型メモリに対する不要な初期化処理を行わないように制御することが可能な通信制御装置、画像形成装置、通信制御方法及び通信制御プログラムを提供することを目的とするものである。
かかる目的を達成するために、本発明は以下の特徴を有することとする。
本発明にかかる通信制御装置は、
カード型メモリとの間のインターフェイスを制御する通信制御装置であって、
第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないことを特徴とする。
また、本発明にかかる通信制御装置は、
カード型メモリの初期化を行うか否かを決定するための条件を設定する設定手段を有し、
前記第2の条件のリセット処理が行われた場合には、前記設定手段により設定された条件を基に、リセット判定を行い、カード型メモリの初期化を行うと決定した場合は、前記第2の条件のリセット処理が解除された場合に、カード型メモリの初期化を行うことを特徴とする。
また、本発明にかかる通信制御装置において、
前記第1の条件のリセット処理は、装置の電源をリセットするための電源リセットであり、前記第2の条件のリセット処理は、消費電力削減のための省エネリセットであることを特徴とする。
また、本発明にかかる画像形成装置は、
上記記載の通信制御装置を搭載し、カード型メモリに格納されているプログラムをダウンロード可能に構成したことを特徴とする。
また、本発明にかかる通信制御方法は、
カード型メモリとの間のインターフェイスを制御する通信制御装置で行う通信制御方法であって、
第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないように制御する工程を、前記通信制御装置が行うことを特徴とする。
また、本発明にかかる通信制御プログラムは、
カード型メモリとの間のインターフェイスを制御する通信制御装置に実行させる通信制御プログラムであって、
第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないように制御する処理を、前記通信制御装置に実行させることを特徴とする。
本発明によれば、カード型メモリに対する不要な初期化処理を行わないように制御することが可能となる。
<通信制御装置の特徴>
まず、図2を参照しながら、本実施形態の通信制御装置の特徴について説明する。
本実施形態の通信制御装置(SDカードインタフェイス:15に相当)は、カード型メモリ(SDカード:5に相当)との間のインターフェイスを制御する通信制御装置である。
そして、第1の条件のリセット処理(例えば、電源リセット)が行われた場合には、カード型メモリ(5)の初期化を行い、第2の条件のリセット処理(例えば、省エネリセット)が行われた場合には、カード型メモリ(5)の初期化を行わないことを特徴とする。
これにより、カード型メモリ(5)に対する不要な初期化処理を行わないように制御することが可能となる。以下、添付図面を参照しながら、本実施形態の通信制御装置について説明する。なお、以下の説明では、通信制御装置をSDカードインタフェイス(15)として説明するが、SDカード(5)等のカード型メモリとの間のインターフェイスを制御することが可能な装置であれば、本実施形態の技術思想を適用することが可能である。
(第1の実施形態)
<画像形成装置の構成>
まず、図1を参照しながら、本実施形態の画像形成装置の構成について説明する。なお、図1は、SDカードインターフェイス(15)を内蔵したASIC(1)を搭載した画像形成装置の概略構成例を示す図である。
本実施形態における画像形成装置は、ASIC(1)と、CPU(2)と、メモリ(3)と、外部装置(4)と、SDカード(5)と、プリンタエンジン(6)と、を有して構成し、SDカード(5)に格納されているプログラムをダウンロード可能にしている。
ASIC(1)は、画像入出力機能、画像処理機能、データ通信機能等の複数のアプリケーション機能を行うものである。なお、各アプリケーション機能は、メモリ、ハードディスク等を共有資源として利用することになる。
CPU(2)は、画像形成装置の全体の制御を行うものである。
メモリ(3)は、ランダムアクセスが可能な記憶領域である。
外部装置(4)は、ASIC(1)と接続される装置であり、例えば、HDD、ネットワークデバイス、USBデバイス等が挙げられる。
SDカード(5)は、ASIC(1)と着脱可能に設けられたカード型メモリである。
プリンタエンジン(6)は、画像データを記録媒体(記録紙等)に印字するためのものである。
<ASIC:1の内部構成>
次に、ASIC(1)の内部構成について詳細に説明する。
ASIC(1)は、メモリ・アービタ(11)と、DMAコントローラ(12)と、DMAコントローラ(13)と、外部装置インターフェイス(14)と、SDカードインターフェイス(15)と、DMAコントローラ(16、17)と、機能(18)と、CPUインターフェイス(20)と、プリンタエンジンインターフェイス(22)と、メモリコントローラ(23)と、を有して構成している。
メモリ・アービタ(11)は、デバイスの接続や調停等を行うものである。
DMAコントローラ(12)は、外部装置(4)のDMA制御を行うものである。DMAコントローラ(13)は、SDカード(5)のDMA制御を行うものである。
外部装置インターフェイス(14)は、外部装置(4)のインターフェイスである。SDカードインターフェイス(15)は、SDカード(5)のインターフェイスである。
DMAコントローラ(16、17)は、機能(18)のDMA制御を行うものである。機能(18)は、ASIC(1)内において各種機能を行うものである。
CPUインターフェイス(20)は、CPU(2)のインターフェイスである。プリンタエンジンインターフェイス(22)は、プリンタエンジン(8)のインターフェイスである。メモリコントローラ(23)は、メモリ(3)に対してデータのリード/ライトを行うものである。
なお、SDカードインターフェイス(15)は、DMAコントローラ(13)を介してメモリ・アービタ(11)に接続されている。また、SDカードインターフェイス(15)は、ランダムアクセス用のメモリコントローラ(23)に直接接続されている。また、SDカードインターフェイス(15)は、CPUインターフェイス(20)に直接接続されている。
なお、本実施形態における画像形成装置は、SDカード(5)、メモリ(3)、外部装置(4)間でのデータ転送を行うことが可能となるように構築されている。
例えば、SDカード(5)に格納されているプログラムを、メモリ(3)、外部装置(4)に転送(ダウンロード)することが可能である。
<SDカードインターフェイス:15の構成>
次に、図2を参照しながら、SDカードインターフェイス(15)の内部構成について詳細に説明する。なお、図2は、図1に示すSDカードインターフェイス(15)の構成例を示す図である。
SDカードインターフェイス(15)は、SDカードコントローラ(30)と、マルチプレクサ(31)と、DMAインターフェイス(32)と、RAMアクセスインターフェイス(33)と、制御回路(34)と、を有して構成している。
SDカードコントローラ(30)は、SDカードの規格に従ってSDカード(5)に対し、データのリード/ライトをセクタ単位で行う。
制御回路(34)は、CPU(2)からの制御コマンドをSDカードコントローラ(30)に与えるものである。また、制御回路(34)は、マルチプレクサ(31)を制御し、SDカードコントローラ(30)とDMAインターフェイス(32)との接続、または、SDカードコントローラ(30)とRAMアクセスインターフェイス(33)との接続を切替え、SDカード(5)に対し、DMA転送/ランダムアクセスの切替を行うことになる。
DMAインターフェイス(32)は、マルチプレクサ(31)を介してSDカードコントローラ(30)と接続すると共に、図1に示すDMAコントローラ(13)と接続し、両者のインターフェイスの整合を取ってDMA転送を行う。
RAMアクセスインターフェイス(33)は、CPU(2)がSDカード(5)に対して擬似的なランダムアクセスを行うためのインターフェイスであり、マルチプレクサ(31)を介してSDカードコントローラ(30)と接続すると共に、図1に示すメモリコントローラ(23)と接続し、両者のインターフェイスの整合を図ることになる。
また、RAMアクセスインターフェイス(33)は、SDカードコントローラ(30)の初期化処理を行うことになる。これにより、CPU(2)によるSDカードコントローラ(30)の初期化処理が不要となる。
また、RAMアクセスインターフェイス(33)は、SDカード(5)の初期化処理を行うことになる。これにより、CPU(2)によるSDカード(5)の初期化処理が不要となる。
なお、RAMアクセスインターフェイス(33)は、512バイトのバッファ(33a)を有しており、バッファ(33a)にSDカード(5)の1セクタ分のデータを格納するように構築されている。
RAMアクセスインターフェイス(33)は、最初のCPU(2)からのSDカード(5)のアドレスを指定したリードアクセスに対しては、指定されたアドレスのセクタを設定し、SDカードコントローラ(30)を介してSDカード(5)から設定したセクタ内のデータをリードし、バッファ(33a)に格納し、指定されたアドレスに対応するデータをCPU(2)に転送する。
この後、RAMアクセスインターフェイス(33)は、CPU(2)からのリードアクセスがこのバッファ(33a)に格納されている同一セクタ範囲内のデータである場合には、SDカード(5)からのデータ読み出しを経ることなく、バッファ(33a)からデータを読み出すことになる。
これにより、CPU(2)によるSDカード(5)のセクタの設定を不要とし、CPU(2)は、そのアドレスを指定するだけで、SDカード(5)に対するアクセスが可能となり、擬似的なランダムアクセスが可能となる。即ち、CPU(2)からSDカード(5)を意識することなくSDカード(5)の任意のアドレスのデータを読み出すことが可能になる。
また、RAMアクセスインターフェイス(33)にバッファ(33a)を設け、セクタ単位でデータのリードを行っているため、SDカード(5)へのアクセスを最小限に抑えることが可能となる。
<SDカードインターフェイス:15における制御動作>
次に、図3を参照しながら、本実施形態のSDカードインターフェイス(15)における制御動作について説明する。なお、図3は、SDカードインターフェイス(15)における制御動作を示すステートチャートである。
まず、SDカードインターフェイス(15)は、『初期状態』時に電源オン(S1)となり、システムが起動した場合に、『初期状態』から『SDカードの初期化処理』に移行し、SDカード(5)の初期化パラメータの設定処理(初期化処理)を行うことになる。なお、『SDカードの初期化処理』への移行は、電源安定化時間を待ってから行うことになる。
なお、SDカードインターフェイス(15)は、SDカードの初期化パラメータの設定処理が終了(S2)した場合に、『SDカードの初期化処理』から『待機状態』に移行する。
これにより、SDカードインターフェイス(15)は、CPU(2)からの命令を受け付けることが可能となり、SDカードインターフェイス(15)は、『データの読み込み』や『データの書き込み』を行うことになる。
その後、SDカードインターフェイス(15)に対し、消費電力削減のための省エネリセット(S3)が入力された場合には、SDカードインターフェイス(15)は、『待機状態』を維持することになる。
この場合、SDカードインターフェイス(15)は、図2に示す制御回路(34)は、待機状態に制御し、制御回路(34)以外はリセット状態に制御する。
なお、制御回路(34)は、省エネリセット(S3)が解除された場合には、制御回路(34)以外のリセット状態を解除し、SDカード(5)に対して瞬時にアクセスを行うことが可能となるように制御する。
また、SDカードインターフェイス(15)は、電源リセット(S4)が入力された場合には、システム起動時にCPU(2)が起動プログラムを読み込めるように、SDカード(5)の初期化パラメータの設定処理を、ハードウェアで行わなければならないため、SDカードインターフェイス(15)全体をリセット状態に制御し、『初期状態』に移行することになる。
このように、本実施形態におけるSDカードインタフェイス(15)は、消費電力削減のための省エネリセット(S3)が入力された場合には、『待機状態』を維持し、『SDカードの初期化処理』を不要とし、また、電源リセット(S4)が入力された場合には、『初期状態』に移行し、『SDカードの初期化処理』を行うように制御する。
これにより、消費電力削減のための省エネリセット(S3)が行われた場合に、『SDカードの初期化処理』を行わず、『待機状態』を維持することになるため、SDカード(5)に対するアクセスを瞬時に行うことが可能となる。
また、消費電力削減のための省エネリセット(S3)が行われた場合には、図2に示す制御回路(34)は、待機状態に制御し、制御回路(34)以外はリセット状態に制御することで、消費電力削減を図りつつ、SDカードインタフェイス(15)の待機状態を維持することが可能となる。
(第2の実施形態)
次に、第2の実施形態について説明する。
第1の実施形態のSDカードインタフェイス(15)は、図3に示すように、消費電力削減のための省エネリセット(S3)が入力された場合には、『待機状態』を維持し、『SDカードの初期化処理』を不要とし、また、電源リセット(S4)が入力された場合には、『初期状態』に移行し、『SDカードの初期化処理』を行うように制御することにした。
第2の実施形態のSDカードインタフェイス(15)は、図4に示すように、消費電力削減のための省エネリセット(S3)が入力された場合に、『リセット判定』を行い、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御するか、または、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御するかを決定することを特徴とする。
これにより、『リセット判定』の判定結果に応じて、消費電力削減のための省エネリセット(S3)が入力された後のSDカードインタフェイス(15)の状態を動的に変更して制御することが可能となる。
なお、『リセット判定』は、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御するか、または、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御するかを決定するための条件をSDカードインタフェイス(15)に予め設定し、その予め設定した条件を基に行うことになる。以下、図4を参照しながら、本実施形態のSDカードインターフェイス(15)について詳細に説明する。
本実施形態のSDカードインターフェイス(15)は、図2に示す第1の実施形態のSDカードインターフェイス(15)と同様に構成し、消費電力削減のための省エネリセット(S3)が入力された後の制御動作が、第1の実施形態と異なることになる。以下、図4を参照しながら、本実施形態のSDカードインターフェイス(15)における制御動作について説明する。なお、図4は、省エネリセット(S3)入力後のSDカードインターフェイス(15)の状態を動的に変更することが可能な場合のステートチャートである。
本実施形態のSDカードインターフェイス(15)における制御動作は、『初期状態』→『SDカードの初期化処理』→『待機状態』までの制御動作は、第1の実施形態と同様に行うことになる。
これにより、SDカードインターフェイス(15)は、CPU(2)からの命令を受け付けることが可能となり、SDカードインターフェイス(15)は、『データの読み込み』や『データの書き込み』を行うことになる。
その後、SDカードインターフェイス(15)に対し、消費電力削減のための省エネリセット(S3)が入力された場合に、SDカードインターフェイス(15)は、『リセット判定』を行い、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御するか、または、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御するかを決定することになる。
なお、SDカードインターフェイス(15)は、省エネリセット(S3)が入力された後のSDカードインターフェイス(15)の状態を決定するための条件をレジスタ等に設定し、そのレジスタ等に設定された条件を基に、『リセット判定』を行い、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御するか、または、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御するかを決定することになる。
なお、レジスタ等に設定される条件としては、例えば、『即時応答性を重要視する省エネモードの場合には、SDカードインターフェイス(15)の状態を待機状態に制御する』、『消費電力重視の省エネモードの場合には、省エネリセットが解除された場合(S5)に、SDカードインターフェイス(15)の状態を初期状態に制御する』等の条件が挙げられる。
SDカードインターフェイス(15)は、『リセット判定』により、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御すると決定した場合には、図2に示す制御回路(34)は、待機状態に制御し、制御回路(34)以外はリセット状態に制御する。なお、制御回路(34)は、省エネリセット(S3)が解除された場合には、制御回路(34)以外のリセット状態を解除し、瞬時にSDカード(5)に対してアクセスを行うことが可能となるように制御する。
また、SDカードインターフェイス(15)は、『リセット判定』により、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御すると決定した場合には、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』に移行し、SDカード(5)の初期化パラメータの設定処理(初期化)を行うことになる。
なお、SDカードインターフェイス(15)は、電源リセット(S4)が入力された場合には、第1の実施形態と同様に、SDカードインターフェイス(15)全体をリセット状態に制御し、『初期状態』に移行することになる。
このように、本実施形態におけるSDカードインタフェイス(15)は、消費電力削減のための省エネリセット(S3)が入力された場合に、『リセット判定』を行い、『待機状態』を維持し、『SDカードの初期化処理』を不要とするように制御するか、または、省エネリセットが解除された場合(S5)に、『SDカードの初期化処理』を行うように制御するかを決定する。
これにより、消費電力削減のための省エネリセット(S3)が入力された後のSDカードインタフェイス(15)の状態を動的に変更して制御することが可能となる。
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において当業者が上記実施形態の修正や代用を行い、種々の変更を施した形態を構築することは可能である。
例えば、上述した実施形態の画像形成装置における制御動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。
なお、ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
例えば、プログラムは、記録媒体としてのハードディスクやROM(Read Only Memory)に予め記録しておくことが可能である。あるいは、プログラムは、フロッピー(登録商標)ディスク、CD−ROM(Compact Disc Read Only Memory),MO(Magneto optical)ディスク,DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納(記録)しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送したりし、コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。
また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。また、上記実施形態で説明した画像形成装置は、複数の装置の論理的集合構成にしたり、各構成の装置が同一筐体内に存在する構成にしたりするように構築することも可能である。
本発明にかかる通信制御装置、画像形成装置、通信制御方法及び通信制御プログラムは、特定のサイズ単位でのアクセスが必要で、尚かつ着脱可能に設けられたカード型メモリとの間のインターフェイスを制御する機器に適用可能である。
本実施形態の画像形成装置の構成を示す図である。 本実施形態のSDカードインターフェイスの構成を示す図である。 本実施形態のSDカードインターフェイスにおける制御動作を示す図である。 第2の実施形態のSDカードインターフェイスにおける制御動作を示す図である。
符号の説明
1 ASIC
2 CPU
3 メモリ
4 外部装置
5 SDカード
6 プリンタエンジン
11 メモリ・アービタ
12 DMAコントローラ
13 DMAコントローラ
14 外部装置インターフェイス
15 SDカードインターフェイス
16、17 DMAコントローラ
18 機能
20 CPUインターフェイス
22 プリンタエンジンインターフェイス
23 メモリコントローラ
30 SDカードインターフェイス
31 マルチプレクサ
32 DMAインターフェイス
33 RAMアクセスインターフェイス
33a バッファ
34 制御回路

Claims (6)

  1. カード型メモリとの間のインターフェイスを制御する通信制御装置であって、
    第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないことを特徴とする通信制御装置。
  2. カード型メモリの初期化を行うか否かを決定するための条件を設定する設定手段を有し、
    前記第2の条件のリセット処理が行われた場合には、前記設定手段により設定された条件を基に、リセット判定を行い、カード型メモリの初期化を行うと決定した場合は、前記第2の条件のリセット処理が解除された場合に、カード型メモリの初期化を行うことを特徴とする請求項1記載の通信制御装置。
  3. 前記第1の条件のリセット処理は、装置の電源をリセットするための電源リセットであり、前記第2の条件のリセット処理は、消費電力削減のための省エネリセットであることを特徴とする請求項1または2記載の通信制御装置。
  4. 請求項1から3の何れか1項に記載の通信制御装置を搭載し、カード型メモリに格納されているプログラムをダウンロード可能に構成したことを特徴とする画像形成装置。
  5. カード型メモリとの間のインターフェイスを制御する通信制御装置で行う通信制御方法であって、
    第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないように制御する工程を、前記通信制御装置が行うことを特徴とする通信制御方法。
  6. カード型メモリとの間のインターフェイスを制御する通信制御装置に実行させる通信制御プログラムであって、
    第1の条件のリセット処理が行われた場合には、カード型メモリの初期化を行い、第2の条件のリセット処理が行われた場合には、カード型メモリの初期化を行わないように制御する処理を、前記通信制御装置に実行させることを特徴とする通信制御プログラム。
JP2007119941A 2007-04-27 2007-04-27 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム Expired - Fee Related JP5051881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007119941A JP5051881B2 (ja) 2007-04-27 2007-04-27 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119941A JP5051881B2 (ja) 2007-04-27 2007-04-27 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム

Publications (2)

Publication Number Publication Date
JP2008276557A true JP2008276557A (ja) 2008-11-13
JP5051881B2 JP5051881B2 (ja) 2012-10-17

Family

ID=40054424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119941A Expired - Fee Related JP5051881B2 (ja) 2007-04-27 2007-04-27 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム

Country Status (1)

Country Link
JP (1) JP5051881B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168337A1 (ja) * 2012-05-08 2013-11-14 パナソニック株式会社 デバイス装置、アクセスシステム、及び、通信確立方法
WO2013168336A1 (ja) * 2012-05-08 2013-11-14 パナソニック株式会社 デバイス装置、アクセス装置、アクセスシステム、及び、通信確立方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273415A (ja) * 1990-03-23 1991-12-04 Seiko Instr Inc マイクロプロセッサ
JPH05233892A (ja) * 1992-02-24 1993-09-10 Ricoh Co Ltd Icカ−ドの書込制御装置
JPH11134284A (ja) * 1997-11-04 1999-05-21 Matsushita Electric Ind Co Ltd 情報処理装置
JP2004133881A (ja) * 2002-08-14 2004-04-30 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273415A (ja) * 1990-03-23 1991-12-04 Seiko Instr Inc マイクロプロセッサ
JPH05233892A (ja) * 1992-02-24 1993-09-10 Ricoh Co Ltd Icカ−ドの書込制御装置
JPH11134284A (ja) * 1997-11-04 1999-05-21 Matsushita Electric Ind Co Ltd 情報処理装置
JP2004133881A (ja) * 2002-08-14 2004-04-30 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168337A1 (ja) * 2012-05-08 2013-11-14 パナソニック株式会社 デバイス装置、アクセスシステム、及び、通信確立方法
WO2013168336A1 (ja) * 2012-05-08 2013-11-14 パナソニック株式会社 デバイス装置、アクセス装置、アクセスシステム、及び、通信確立方法
CN103562935A (zh) * 2012-05-08 2014-02-05 松下电器产业株式会社 器件装置、访问装置、访问系统、以及通信建立方法
JP5570666B2 (ja) * 2012-05-08 2014-08-13 パナソニック株式会社 デバイス装置、アクセスシステム、及び、通信確立方法
JP5570665B2 (ja) * 2012-05-08 2014-08-13 パナソニック株式会社 デバイス装置、アクセス装置、アクセスシステム、及び、通信確立方法
US9331954B2 (en) 2012-05-08 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Functional device, access system, and communication establishing method

Also Published As

Publication number Publication date
JP5051881B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5780769B2 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
US20180217656A1 (en) Information processing apparatus control method therefor and storage medium
JP6570227B2 (ja) メインシステムおよびサブシステムを備える情報処理装置
JP2011095916A (ja) 電子機器
JP2004133881A (ja) カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置
JP5051881B2 (ja) 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム
KR101859022B1 (ko) 화상형성장치, 외부 장치와 연결 방법 및 컴퓨터 판독가능 기록매체
JP5970867B2 (ja) 情報処理装置、画像形成装置およびプログラム
US10852970B2 (en) Storage control apparatus, control method thereof, storage medium, and information processing apparatus
JP2006004284A (ja) 制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体
JP2011003060A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2007249808A (ja) 機能拡張システム及び機能拡張機器
JP6703049B2 (ja) 情報処理装置及び情報処理装置の制御方法
JP2004220575A (ja) カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP5966305B2 (ja) 印刷装置
JP2006260092A (ja) 情報処理装置またはデータ転送制御装置
JP2010068355A (ja) 電子機器及びその制御方法
JP2006126938A (ja) データ転送システム及びそのデータ転送方法
JP6532240B2 (ja) 情報処理装置およびその制御方法
JP2007264978A (ja) 情報処理装置、及びその起動方法
JP2016115075A (ja) 処理システム、処理システムの制御方法
JP4736354B2 (ja) コントローラ、画像処理装置およびプログラムの実行を制御する方法
JP2006048369A (ja) カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
JP2006261996A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Ref document number: 5051881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees