JP5051881B2 - 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム - Google Patents
通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム Download PDFInfo
- Publication number
- JP5051881B2 JP5051881B2 JP2007119941A JP2007119941A JP5051881B2 JP 5051881 B2 JP5051881 B2 JP 5051881B2 JP 2007119941 A JP2007119941 A JP 2007119941A JP 2007119941 A JP2007119941 A JP 2007119941A JP 5051881 B2 JP5051881 B2 JP 5051881B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- condition
- interface
- reset
- type memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
カード型メモリを接続するインターフェイスを制御する通信制御装置であって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する、ことを特徴とする。
カード型メモリを接続するインターフェイスを制御する通信制御装置で行う通信制御方法であって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する工程を、前記通信制御装置が行うことを特徴とする。
カード型メモリを接続するインターフェイスを制御する通信制御装置に実行させる通信制御プログラムであって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する処理を、前記通信制御装置に実行させることを特徴とする。
まず、図2を参照しながら、本実施形態の通信制御装置の特徴について説明する。
<画像形成装置の構成>
まず、図1を参照しながら、本実施形態の画像形成装置の構成について説明する。なお、図1は、SDカードインターフェイス(15)を内蔵したASIC(1)を搭載した画像形成装置の概略構成例を示す図である。
次に、ASIC(1)の内部構成について詳細に説明する。
次に、図2を参照しながら、SDカードインターフェイス(15)の内部構成について詳細に説明する。なお、図2は、図1に示すSDカードインターフェイス(15)の構成例を示す図である。
次に、図3を参照しながら、本実施形態のSDカードインターフェイス(15)における制御動作について説明する。なお、図3は、SDカードインターフェイス(15)における制御動作を示すステートチャートである。
次に、第2の実施形態について説明する。
2 CPU
3 メモリ
4 外部装置
5 SDカード
6 プリンタエンジン
11 メモリ・アービタ
12 DMAコントローラ
13 DMAコントローラ
14 外部装置インターフェイス
15 SDカードインターフェイス
16、17 DMAコントローラ
18 機能
20 CPUインターフェイス
22 プリンタエンジンインターフェイス
23 メモリコントローラ
30 SDカードインターフェイス
31 マルチプレクサ
32 DMAインターフェイス
33 RAMアクセスインターフェイス
33a バッファ
34 制御回路
Claims (6)
- カード型メモリを接続するインターフェイスを制御する通信制御装置であって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する、ことを特徴とする通信制御装置。 - 前記第1の条件のリセットは、装置の電源をリセットするための電源リセットであり、前記第2の条件のリセットは、消費電力削減のための省エネリセットであり、
前記電源リセットが入力された場合には、前記インターフェイスをリセット状態に制御し、前記カード型メモリの初期化を行い、
前記省エネリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する省エネモードの条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する省エネモードの条件であるときには、前記省エネリセットが解除された後に、前記カード型メモリを初期化する、ことを特徴とする請求項1記載の通信制御装置。 - 前記インターフェイスは、前記カード型メモリに対するアクセスの切替えを行う制御手段を内部に含んで構成し、
第1の条件のリセットが入力された場合には、前記インターフェイスをリセット状態に制御し、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスに含まれる前記制御手段を待機状態に制御し、前記制御手段を除いて前記インターフェイスをリセット状態に制御し、前記カード型メモリの初期化を不要とし、前記第2の条件のリセットが解除された場合には、前記制御手段を除いて前記インターフェイスの前記リセット状態を解除し、
前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する、ことを特徴とする請求項1記載の通信制御装置。 - 請求項1から請求項3のいずれか1項に記載の通信制御装置を搭載し、前記カード型メモリに格納されているプログラムをダウンロード可能に構成したことを特徴とする画像形成装置。
- カード型メモリを接続するインターフェイスを制御する通信制御装置で行う通信制御方法であって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する工程を、前記通信制御装置が行うことを特徴とする通信制御方法。 - カード型メモリを接続するインターフェイスを制御する通信制御装置に実行させる通信制御プログラムであって、
第1の条件のリセットが入力された場合には、前記カード型メモリの初期化を行い、
第2の条件のリセットが入力された場合には、前記インターフェイスに設定された、前記カード型メモリの初期化を行うか否かを決定するための条件が即時応答性を重視する条件であるときには、前記インターフェイスを待機状態に制御し、前記カード型メモリの初期化を不要とし、前記条件が消費電力を重視する条件であるときには、前記第2の条件のリセットが解除された後に、前記カード型メモリを初期化する処理を、前記通信制御装置に実行させることを特徴とする通信制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119941A JP5051881B2 (ja) | 2007-04-27 | 2007-04-27 | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119941A JP5051881B2 (ja) | 2007-04-27 | 2007-04-27 | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008276557A JP2008276557A (ja) | 2008-11-13 |
JP5051881B2 true JP5051881B2 (ja) | 2012-10-17 |
Family
ID=40054424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119941A Expired - Fee Related JP5051881B2 (ja) | 2007-04-27 | 2007-04-27 | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5051881B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5570666B2 (ja) * | 2012-05-08 | 2014-08-13 | パナソニック株式会社 | デバイス装置、アクセスシステム、及び、通信確立方法 |
CN103562935A (zh) * | 2012-05-08 | 2014-02-05 | 松下电器产业株式会社 | 器件装置、访问装置、访问系统、以及通信建立方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03273415A (ja) * | 1990-03-23 | 1991-12-04 | Seiko Instr Inc | マイクロプロセッサ |
JPH05233892A (ja) * | 1992-02-24 | 1993-09-10 | Ricoh Co Ltd | Icカ−ドの書込制御装置 |
JPH11134284A (ja) * | 1997-11-04 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP2004133881A (ja) * | 2002-08-14 | 2004-04-30 | Ricoh Co Ltd | カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置 |
-
2007
- 2007-04-27 JP JP2007119941A patent/JP5051881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008276557A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6570227B2 (ja) | メインシステムおよびサブシステムを備える情報処理装置 | |
JP2012155533A (ja) | 情報処理装置、その制御方法、および制御プログラム | |
JP2004133881A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置 | |
JP5051881B2 (ja) | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2008158991A (ja) | Nand型フラッシュメモリの制御システム | |
JP2006072989A (ja) | 電子機器 | |
US10852970B2 (en) | Storage control apparatus, control method thereof, storage medium, and information processing apparatus | |
JP2004220575A (ja) | カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JP6703049B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2006260092A (ja) | 情報処理装置またはデータ転送制御装置 | |
JP6532240B2 (ja) | 情報処理装置およびその制御方法 | |
JP2016115075A (ja) | 処理システム、処理システムの制御方法 | |
JP2006048369A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JP2006261996A (ja) | 情報処理装置 | |
JP4736354B2 (ja) | コントローラ、画像処理装置およびプログラムの実行を制御する方法 | |
JP2013080283A (ja) | 印刷装置 | |
JP2006155391A (ja) | 画像形成装置 | |
JP5439338B2 (ja) | 画像形成装置 | |
JP2006331221A (ja) | データ転送装置及びデータ転送方法 | |
JP2007280373A (ja) | データ処理装置、画像処理装置、画像形成装置及びコンピュータプログラム | |
JP2023021707A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2006126987A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5051881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |