JPH0469720A - クロック異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロック信号分配部の遅延異常を検出する回
路に関する。

〔概要〕

本発明は、クロック信号分配部の遅延異常を検出する手
段において、 許容される位相差の限界に対応する最大遅延と最小遅延
とを比較すべきクロック信号に与えて論理判断させるこ
とにより、 異常を自動的にかつ常時検出することができるようにし
たものである。

〔従来の技術〕

従来のクロック信号の調査は、クロック調整時および通
常動作時に障害が発生してクロック系に疑いがかかった
場合に、オシロスコープなどで直接に信号の位相および
波形を観測することによって行っていた。

〔発明が解決しようとする課題〕

このような従来のクロック信号の調査方法では、直接ク
ロック波形を観測する方法をとっているので、クロック
分配回路がＬＳＩに内蔵されてしまうと分配後のクロッ
クのチエツクが困難であった。

また、障害時には、障害発生後に調査することになり、
間欠故障の検出が困難である欠点があった。

本発明は、このような欠点を除去するもので、クロック
の異常を常時検出することができるクロック異常検出装
置を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、第一のクロック信号どこの第一のクロック信
号と同一の周期をもつ第二のクロック信号とを入力し、
この２つのクロック信号の位相差が許容範囲外であるこ
とを示すクロック異常検出信号を出力するクロック異常
検出装置において、第一のクロック信号のタイミングで
２つの論理レベルを交互に繰り返す第一信号を生成する
第一手段と、この第一信号に上記位相差の許容範囲の上
限に相当の位相遅延を与える第一遅延回路と、上記第一
信号に上記位相差の許容範囲の下限に相当の位相遅延を
与える第二遅延回路と、上記第一遅延回路の出力する信
号に基づき上記第二のクロック信号と上記第一のクロッ
ク信号との位相差が上記位相差の許容範囲の上限以内の
ときに出力レベルが一方のレベルであり、上記位相差の
許容範囲の上限を超えるときに出力レベルが他方のレベ
ルである第二手段と、上記第二遅延回路の出力する信号
に基づき上記第二のクロック信号と上記第一のクロック
信号との位相差が上記位相差の許容範囲の下限以内のと
きに出力レベルが一方のレベルであり、上記位相差の許
容範囲の下限を超えるときに出力レベルが他方のレベル
である第三手段と、上記第二手段の出力する信号と上記
第三手段の出力する信号との排他的論理和演算結果をク
ロック異常検出信号とする論理演算手段とを備えたこと
を特徴とする。

ここで、上記第一手段は、上記第一のクロック信号によ
りセットされ、自手段の出力する信号の反転信号により
リセットされるフリップフロップであっても良い。さら
に、」１記第二手段および」１記第三手段のそれぞれは
、上記第二のクロック信号によりセットされ、上記第一
遅延回路の出力する信号および上記第一遅延回路の出力
する信号のそれぞれによりリセットされるフリップフロ
ップであっても良い。

〔作用〕

比較される一方のクロック信号のタイミングをもつ「１
」および「０」の論理レベルの信号で、最大遅延パスお
よび最小遅延パスを介して他方のクロック信号でセット
される２つのフリップフロップのリセットする。２つの
クロック信号の位相差が最大遅延および最小遅延に相当
の限度を超すと、２つのフリップフロップのいずれかが
セットされないことに着目して、この２つのフリップフ
ロップの出力する信号の排他的論理和演算を行って異常
検出を行う。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明す
る。

図は、本発明の一実施例を示すブロック図である。

この実施例は、図に示すように、第一のクロック信号の
タイミングで２つの論理レベルを交互に繰り返す第一信
号を生成する第一手段であるフリップフロップ１０と、
この第一信号に上記位相差の許容範囲の上限に相当の位
相遅延を与える遅延回路４０と、上記第一信号に上記位
相差の許容範囲の下限に相当の位相遅延を与える遅延回
路５０ど、遅延回路４０の出力する信号に基づき上記第
二のタロツク信号と上記第一のクロック信号との位相差
が上記位相差の許容範囲の上限以内のときに出力レベル
が一方のレベルであり、上記位相差の許容範囲の上限を
超えるときに出力レベルが他方のレベルである第二手段
であるフリップフロップ２０と、上記第二遅延回路の出
力する信号に基づき上記第二のクロック信号と上記第一
のクロック信号との位相差が上記位相差の許容範囲の下
限以内のときに出力レベルが一方のレベルであり、上記
位相差の許容範囲の下限を超えるときに出力レベルが他
方のレベルである第三手段であるフリップフロップ３０
と、上記第二手段の出力する信号と上記第三手段の出力
する信号との排他的論理和演算結果をクロック異常検出
信号とする論理演算手段である排他的論理和回路７０と
を備える。

次に、この実施例の動作を説明する。

フリップフロップ１０はクロック信号１０１　によって
動作する。フリップフロップ１０の出力データはインバ
ータ６０により反転され、再びフリップフロップ１０の
入力データとして人力される。したがって、フリップフ
ロップ１０はクロック信号１０１　に同期して「１」、
「０」、「１」、「０」、　の値を交互に出力する。フ
リップフロップ２０およびフリップフロップ３０はクロ
ック信号２０１　によって動作する。ここで、クロック
信号１０１　とクロック信号２０１は本図以外の通常論
理回路（図示せず）でも使用されており、同一の周期で
一定の位相差を持つように設定されているものとする。

フリップフ■】ツブ１０の出力は遅延回路４０を経由し
てフリップフロップ２０に入力される。また、フリップ
フロップ１０の出力は遅延回路５０を経由してフリップ
フロップ３０に人力される。遅延回路４０はクロック信
号１０１　とタロツク信号２０１の間で許容される最大
の信号遅延を発生し、遅延回路５０はクロック信号１０
１　とクロック信号２０１の間で許容される最小の信号
遅延を発生ずる。ただし、ここでは簡単のためフリップ
フロップ１０の出力分配により発生する遅延、信号線自
体の遅延はゼロであるとする。フリップフロップ２０と
フリップフロップ３０との出力は排他的論理和回路７０
によりチエツクされ、値が同一でない場合はクロック異
常検出信号７０１を出力する。

次に、クロック正常時および異常時の動作を説明する。

クロック正常時には、クロック信号１０１　とクロック
信号２０１　との位相差は設定通りであるので、フリッ
プフロップ１０とフリップフロップ２０およびフリップ
フロップ３０との間のデータバスの遅延は許容範囲内に
あり、フリップフロップ１０の出力データはフリップフ
ロップ２０とフリップフロップ３０とに同時にセットさ
れる。したがって、フリップフロップ２０とフリップフ
ロップ３０とは常に同一の値となり、クロック異常検出
信号７０１は出力されない。

クロック分配回路等の異常によりクロック信号１０１　
とクロック信号２０１との位相差が設定値より小さくな
った場合は、フリップフロップ１０とフリップフロップ
２０との間の最大遅延時間が許容範囲を越えてしまい、
フリップフロップ１０の出力データはフリップフロップ
２０にはセットされず、フリップフロップ３０にのみセ
ットされる。したがって、フリップフロップ２０の値は
フリップフロップ３０の値と逆の値であるので、クロッ
ク異常検出信号７０１が出力される。同様に、クロック
信号１０１　とクロック信号２０１　との位相差が設定
値より大きくなった場合は、フリップフロップ１０とフ
リップフロラプ３０との間の最小遅延時間が許容範囲を
越えてしまい、フリップフロップ１０の出力データはフ
リップフロップ３０にはセットされず、フリップフロッ
プ２０にのみセットされる。したがって、フリップフロ
ップ２０の値とフリップフロップ３０の値とが異なるの
で、クロック異常検出信号７０１が出力される。このよ
うにして、クロック信号１０１　とクロック信号２０１
　との間の位相差が正常であるか否かの検出が可能にな
る。

〔発明の効果〕

本発明は、以上説明したように、論理回路中のフリップ
フロップ間に最大遅延パスと最小遅延パスを設け、その
フリップフロップを通常使用している分配後のクロック
で動作させ、フリップフロップが正常にセットされてい
るか否かを常時チエツクすることでクロック信号の異常
を検出しているので、回路内で実際に使用している分配
後のクロックを常時チエツクできる効果がある。

【図面の簡単な説明】

図は、本発明実施例の構成を示すブロック図。 １０．２０．３０・・・フリップフロップ、４０．５０
・・・遅延回路、６０・・・インバータ、７０・・・排
他的論理和回路、１０１．２０１・・・クロック信号、
７０１・・・クロック異常検出信号。

Claims (1)

1. 【特許請求の範囲】 １、第一のクロック信号とこの第一のクロック信号と同
   一の周期をもつ第二のクロック信号とを入力し、この２
   つのクロック信号の位相差が許容範囲外であることを示
   すクロック異常検出信号を出力するクロック異常検出装
   置において、 第一のクロック信号のタイミングで２つの論理レベルを
   交互に繰り返す第一信号を生成する第一手段と、 この第一信号に上記位相差の許容範囲の上限に相当の位
   相遅延を与える第一遅延回路と、上記第一信号に上記位
   相差の許容範囲の下限に相当の位相遅延を与える第二遅
   延回路と、上記第一遅延回路の出力する信号に基づき上
   記第二のクロック信号と上記第一のクロック信号との位
   相差が上記位相差の許容範囲の上限以内のときに出力レ
   ベルが一方のレベルであり、上記位相差の許容範囲の上
   限を超えるときに出力レベルが他方のレベルである第二
   手段と、 上記第二遅延回路の出力する信号に基づき上記第二のク
   ロック信号と上記第一のクロック信号との位相差が上記
   位相差の許容範囲の下限以内のときに出力レベルが一方
   のレベルであり、上記位相差の許容範囲の下限を超える
   ときに出力レベルが他方のレベルである第三手段と、 上記第二手段の出力する信号と上記第三手段の出力する
   信号との排他的論理和演算結果をクロック異常検出信号
   とする論理演算手段と を備えたことを特徴とするクロック異常検出装置。 ２、上記第一手段は、上記第一のクロック信号によりセ
   ットされ、自手段の出力する信号の反転信号によりリセ
   ットされるフリップフロップである特許請求項１記載の
   クロック異常検出装置。 ３、上記第二手段および上記第三手段のそれぞれは、上
   記第二のクロック信号によりセットされ、上記第一遅延
   回路の出力する信号および上記第一遅延回路の出力する
   信号のそれぞれによりリセットされるフリップフロップ
   である特許請求項１記載のクロック異常検出装置。