JPS6037815A - クロツク検出回路 - Google Patents
クロツク検出回路Info
- Publication number
- JPS6037815A JPS6037815A JP58145354A JP14535483A JPS6037815A JP S6037815 A JPS6037815 A JP S6037815A JP 58145354 A JP58145354 A JP 58145354A JP 14535483 A JP14535483 A JP 14535483A JP S6037815 A JPS6037815 A JP S6037815A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- time constant
- sawtooth
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル回路におけるタロツク障害の検出
に関する。
に関する。
従来ディジタル回路のクロック障害を発見するためには
、クロックを検出して出力の有無を検出する方法、ある
いはワンショットマルチパイブレークによる再トリガに
よる方法などがあった。しかし、これらはいずれもクロ
ックの層液数値の異常を検出することができないという
欠点があった。
、クロックを検出して出力の有無を検出する方法、ある
いはワンショットマルチパイブレークによる再トリガに
よる方法などがあった。しかし、これらはいずれもクロ
ックの層液数値の異常を検出することができないという
欠点があった。
本発明の目的は、隣接して相異なる時定数を有する一対
の時定数回路と1個のD形フリップフロップとを使用し
、上記両時定薮により規定された領域の内部にクロック
レートの逆数が入った場合のみにクロックが正常である
と判定するように構成することにより上記欠点を除去し
、ディジタル回路のクロック発振部に生じた異常を容易
、かつ、すみやかに検出できるクロック検出回路を提供
することKある。
の時定数回路と1個のD形フリップフロップとを使用し
、上記両時定薮により規定された領域の内部にクロック
レートの逆数が入った場合のみにクロックが正常である
と判定するように構成することにより上記欠点を除去し
、ディジタル回路のクロック発振部に生じた異常を容易
、かつ、すみやかに検出できるクロック検出回路を提供
することKある。
本発明によるクロック検出回路は、D形フリップフロッ
プと、第1および第2の鋸波発生部とを具備して構成し
たものである。D形フリップフロップはD形端子と、リ
セット端子と、クロック端子とを備えたものでおる。舘
1の錦波発生部は、D形端子に対してあらかじめ定めら
れた第1の時定数を有する第1の鋸波侶号を加えるため
のものである。21ル2の鋸波信号発生部は、リセツ)
端子に対してあらかじめ定められた第1の時定Vより
長い第2の時定数を有する第2の鋸波信号を加えるだめ
のものである。本発明においては、上記クロックIIR
ia子、ならびに上記第1および第2の鋸波信号発生部
に対してクロック信号を加え、クロック111号の周波
鍛の逆〆々が第1および第2の時定数により決定される
時定数範囲の内部に含まれると)\に限ってクロックの
存在を杉・出することができるものである。
プと、第1および第2の鋸波発生部とを具備して構成し
たものである。D形フリップフロップはD形端子と、リ
セット端子と、クロック端子とを備えたものでおる。舘
1の錦波発生部は、D形端子に対してあらかじめ定めら
れた第1の時定数を有する第1の鋸波侶号を加えるため
のものである。21ル2の鋸波信号発生部は、リセツ)
端子に対してあらかじめ定められた第1の時定Vより
長い第2の時定数を有する第2の鋸波信号を加えるだめ
のものである。本発明においては、上記クロックIIR
ia子、ならびに上記第1および第2の鋸波信号発生部
に対してクロック信号を加え、クロック111号の周波
鍛の逆〆々が第1および第2の時定数により決定される
時定数範囲の内部に含まれると)\に限ってクロックの
存在を杉・出することができるものである。
次に本発明の実施例について図面を参照して説明する。
第1図は、本発明によるクロック検出回路の一実施例ケ
示す回路図である。第1図において、1はインバータ、
2にNANDゲート、3FiD形フリツプフロツプ、4
は抵抗器、5にコンデンサ、6.7はダイオード、8は
抵抗器、9にコンデンサ、10#−i抵抗器、11はコ
ンデンサである。抵抗器4とコンデンサ5とによ〕遅延
回路として作用する微分回路が形成され、抵抗8とコン
デンサ9とによシ第1の時定数回路が形成され、抵抗1
0とコンデンサ11とによって第2の時定数回路が形成
されている。
示す回路図である。第1図において、1はインバータ、
2にNANDゲート、3FiD形フリツプフロツプ、4
は抵抗器、5にコンデンサ、6.7はダイオード、8は
抵抗器、9にコンデンサ、10#−i抵抗器、11はコ
ンデンサである。抵抗器4とコンデンサ5とによ〕遅延
回路として作用する微分回路が形成され、抵抗8とコン
デンサ9とによシ第1の時定数回路が形成され、抵抗1
0とコンデンサ11とによって第2の時定数回路が形成
されている。
第1図において、クロック人力INはインバータ1の入
力端子とN A N Dゲート20入力端子とに加えら
れ、インパーク1の出力は上記遅延回路に加えられてい
る。カ延回路の出力は、NANDゲート2の他の入力端
子に加えられている。NAN Dゲート2の出力はダイ
オードTと抵抗器8とコンデンサ9とから成立つ第1の
鋸波発生部、ならびにダイオード6と抵抗器10とコン
デンサ11とから成立つ第2の鋸波発生部に供給されて
いる。第1および第20鋸波発生部の出力は、それぞれ
D形フリップフロップ3のD形端子とリセット端子(R
)とに供給されている。印】図において、■、東)、■
、o、[F])、 (!、1.■1曲げ波形チェック点
である。
力端子とN A N Dゲート20入力端子とに加えら
れ、インパーク1の出力は上記遅延回路に加えられてい
る。カ延回路の出力は、NANDゲート2の他の入力端
子に加えられている。NAN Dゲート2の出力はダイ
オードTと抵抗器8とコンデンサ9とから成立つ第1の
鋸波発生部、ならびにダイオード6と抵抗器10とコン
デンサ11とから成立つ第2の鋸波発生部に供給されて
いる。第1および第20鋸波発生部の出力は、それぞれ
D形フリップフロップ3のD形端子とリセット端子(R
)とに供給されている。印】図において、■、東)、■
、o、[F])、 (!、1.■1曲げ波形チェック点
である。
第2図は上記波形チェック点における波形を示す図であ
り、第2図におけるp、−Hは第1図のΦ〜■に対応す
る。第2図に示す波形のクロックレートは、次のように
設定する。すなわち、抵抗器8とコンデンサ9とによっ
て決定される第1の時定数τ1と、抵抗器10とコンデ
ンサ11とによって決定される第2の時定数τ2との間
の関係はτ1〈τ2である。そこで、クロックレートの
逆般τ。がτ1〈τ。くτ2になるようにクロックレー
トを決定する。この場合には、クロック検出回11ta
ti正常な周波数であるとして検出する。
り、第2図におけるp、−Hは第1図のΦ〜■に対応す
る。第2図に示す波形のクロックレートは、次のように
設定する。すなわち、抵抗器8とコンデンサ9とによっ
て決定される第1の時定数τ1と、抵抗器10とコンデ
ンサ11とによって決定される第2の時定数τ2との間
の関係はτ1〈τ2である。そこで、クロックレートの
逆般τ。がτ1〈τ。くτ2になるようにクロックレー
トを決定する。この場合には、クロック検出回11ta
ti正常な周波数であるとして検出する。
Aにより示されるクロック信号は、インバータ1により
反転され、抵抗器4とコンデンサ5とによシ成る遅延回
路で遅延されてNANDゲー1−2へ加えられ、Cに示
すようなりロック信号の立上が)に同期した負のパルス
になる。このパルスがダイオード7を介して抵抗器8と
コンデンサ9とにより放電し、クロックの立上がりから
開始する鋸波が形成される。この鋸波に対してD端子の
信号の論理値が1であるか、または0であるか全判定し
たものがEに示す波形である。クロック信号の次の立上
がシ時刻で1−tEに示す波形の論理値は1であるので
、クロック端子(CK )にクロックを久方することに
よシ侶号の論理値1が−リ゛ンブリングされてラッチさ
れる。第2の時定数に関しても同様の動作をするが、第
2の時定数し1小1の時定数よルも大きく選定されてい
るので、電圧が上itlよりも高くはならない。この鋸
波に刻して、リセット端子(R)の信号の論理値が1で
、Fbるか、または0であるかを判定したものがGに示
す波形である。Gに示す波形からも明らかなように、信
号の論理値はOのままであり、リセットばかから力い。
反転され、抵抗器4とコンデンサ5とによシ成る遅延回
路で遅延されてNANDゲー1−2へ加えられ、Cに示
すようなりロック信号の立上が)に同期した負のパルス
になる。このパルスがダイオード7を介して抵抗器8と
コンデンサ9とにより放電し、クロックの立上がりから
開始する鋸波が形成される。この鋸波に対してD端子の
信号の論理値が1であるか、または0であるか全判定し
たものがEに示す波形である。クロック信号の次の立上
がシ時刻で1−tEに示す波形の論理値は1であるので
、クロック端子(CK )にクロックを久方することに
よシ侶号の論理値1が−リ゛ンブリングされてラッチさ
れる。第2の時定数に関しても同様の動作をするが、第
2の時定数し1小1の時定数よルも大きく選定されてい
るので、電圧が上itlよりも高くはならない。この鋸
波に刻して、リセット端子(R)の信号の論理値が1で
、Fbるか、または0であるかを判定したものがGに示
す波形である。Gに示す波形からも明らかなように、信
号の論理値はOのままであり、リセットばかから力い。
したがって、Hによって示されるQ出力端子の信号の論
理値は1となって、クロックを検出したことが示されて
いる。
理値は1となって、クロックを検出したことが示されて
いる。
次にクロック信号の周波数が具常に高くなった場合の波
形を第3図に示す。第3図において、A〜Hに第2図と
同様な意味をもつ。第3図においては、クロック信号の
周期が短かいためDによシ示されふ鋸波の電圧値は高く
ならず、Eによシ示される信号の論理値に0のままであ
る。これをクロックイ6号でサンプリングすると、0が
サンプリングされてラッチされる。Fにより示される波
形を観察すると、正常な周波数のクロックイ8号を入力
したものに比べて電圧が高くならないので、D形フリッ
プフロップ3はリセットされカい。したがって、この3
5合に4−1 Hにょル示される波形の論理値C,10
であり、クロック信号は検出できない。
形を第3図に示す。第3図において、A〜Hに第2図と
同様な意味をもつ。第3図においては、クロック信号の
周期が短かいためDによシ示されふ鋸波の電圧値は高く
ならず、Eによシ示される信号の論理値に0のままであ
る。これをクロックイ6号でサンプリングすると、0が
サンプリングされてラッチされる。Fにより示される波
形を観察すると、正常な周波数のクロックイ8号を入力
したものに比べて電圧が高くならないので、D形フリッ
プフロップ3はリセットされカい。したがって、この3
5合に4−1 Hにょル示される波形の論理値C,10
であり、クロック信号は検出できない。
次にクロック信号のm波藪が異常に低くなった出合の波
形を第4図に示す。第4図において、A〜Hに第2図と
同様力訃−味分もつ。クロック信号の周期が長いため、
Dによシ示される片波の電圧値は十分高い値になる。ク
ロック信号の立上がシでは、Eにより示婆れる信号の論
理値は1となっている。Fによυ示される波形を観察す
ると、正常周波益のクロック43号を入力したものと比
べて電圧は高くなり、クロック信号の立上がりではGに
よ〃示嗅れる信号の論理値に1となっている。したがっ
て、クロック信号の立上が力でD形フリップフロップ3
は論理値1をサンプリングする。この状態ではリセット
ヲかけることもできるので、リセツトシた場合にはHに
よシ示される信号の論理値は0となり、クロック信号は
検出できない。
形を第4図に示す。第4図において、A〜Hに第2図と
同様力訃−味分もつ。クロック信号の周期が長いため、
Dによシ示される片波の電圧値は十分高い値になる。ク
ロック信号の立上がシでは、Eにより示婆れる信号の論
理値は1となっている。Fによυ示される波形を観察す
ると、正常周波益のクロック43号を入力したものと比
べて電圧は高くなり、クロック信号の立上がりではGに
よ〃示嗅れる信号の論理値に1となっている。したがっ
て、クロック信号の立上が力でD形フリップフロップ3
は論理値1をサンプリングする。この状態ではリセット
ヲかけることもできるので、リセツトシた場合にはHに
よシ示される信号の論理値は0となり、クロック信号は
検出できない。
次にクロックが停止した場合にfd、0点に現れる信号
の論理値が1または0に固定される。0点における信号
の論理値がOになった場合には、NA−NDゲー)2e
介して0点の信号の論理値tよlとなる。0点における
信号の論理値が0になったときには0点における信号の
論理値がOICなるため、C)点にかける信号の論理値
は1と々る。したがって、0点における電圧の値は雷1
源電圧VCCに等しくなシ、0点における信号の論理値
が1になってD形フリップフロップ3はリセットされる
。
の論理値が1または0に固定される。0点における信号
の論理値がOになった場合には、NA−NDゲー)2e
介して0点の信号の論理値tよlとなる。0点における
信号の論理値が0になったときには0点における信号の
論理値がOICなるため、C)点にかける信号の論理値
は1と々る。したがって、0点における電圧の値は雷1
源電圧VCCに等しくなシ、0点における信号の論理値
が1になってD形フリップフロップ3はリセットされる
。
このため、0点における信号の論理値4jOとなシ、ク
ロック信号が検出できない。
ロック信号が検出できない。
以上説明したように、0点における信号のyB理値が1
になるのは0点に現れるスカイ8号のクロックレートの
逆数丁。が第1の時定数τ1と第2の時定数τ2との中
間にある場合に限られる。
になるのは0点に現れるスカイ8号のクロックレートの
逆数丁。が第1の時定数τ1と第2の時定数τ2との中
間にある場合に限られる。
本発明は以上説明したように、@接して相異なる時定数
を有するースjの時定数回路と1個のD形フリップフロ
ップとにJ、シ上記両時定数により規定された領域の内
111(にクロックレートの逆像が入った場合のみにク
ロックが正常であると判定するように林成することによ
シ、ディジタル回路のクロック発振部に生じた異常を容
易、かつ、すみゃかに本;j出できるという効果がある
。
を有するースjの時定数回路と1個のD形フリップフロ
ップとにJ、シ上記両時定数により規定された領域の内
111(にクロックレートの逆像が入った場合のみにク
ロックが正常であると判定するように林成することによ
シ、ディジタル回路のクロック発振部に生じた異常を容
易、かつ、すみゃかに本;j出できるという効果がある
。
21A1図は、本発明によるタロツク検出回路の一実7
ifii例分示す回路図である。 2112図に、クロックイ6号の周波数が正常なときに
おける第1しで1に示す回路の各部の波形を示す図であ
る。 8113図、々らびに第4図はクロック信号の周波〆々
が、1ill−常な」11合における第1図に示す回路
の各部の波形を示す図である。 1・・−インパーク 2・・・1勺ANDゲート 3・・−D形フリップフロップ 4.8.10・・・抵抗器 5.9.11−@−コンデン゛す 6.7@−・ダイオード を持3′[出願人 [1ホ’lil、気(′(,41、
づ゛2社代匪人 弁理士 −11] ++ (:ヤ−A
−1図 才2図 0 才3図 ?j′4° (’70.7’7 m?□、fit!t”
)1−1 −Ot□
ifii例分示す回路図である。 2112図に、クロックイ6号の周波数が正常なときに
おける第1しで1に示す回路の各部の波形を示す図であ
る。 8113図、々らびに第4図はクロック信号の周波〆々
が、1ill−常な」11合における第1図に示す回路
の各部の波形を示す図である。 1・・−インパーク 2・・・1勺ANDゲート 3・・−D形フリップフロップ 4.8.10・・・抵抗器 5.9.11−@−コンデン゛す 6.7@−・ダイオード を持3′[出願人 [1ホ’lil、気(′(,41、
づ゛2社代匪人 弁理士 −11] ++ (:ヤ−A
−1図 才2図 0 才3図 ?j′4° (’70.7’7 m?□、fit!t”
)1−1 −Ot□
Claims (1)
- り形端子、リセット端子、ならびにクロック端子を備え
たD形フリップフロップと、前記り形端子に対してあら
かじめ定められた第1の時定数を有する第1の鋸波信号
を加えるだめの第1の鋸波偏号発生部と、前記リセツ)
&N子に対してあらかじめ定められた前記第1の時定数
よシ長い第2の時定数を有する8I!2の鋸波信号を加
えるための第2の鈷波信号発生部とを具備し、前記クロ
ック端子、ならびに前記第1および第2の鋸波侶号発生
部に対してクロック信号を加え、前記クロック信号の周
波数の逆数が前記第1および第2の時定Vによシ決定さ
れる時定数範囲の内部に含まれる時にはクロックの存在
を検出することができるように4ニア、を成したこと’
elf、″j徴とするクロック検出回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58145354A JPS6037815A (ja) | 1983-08-09 | 1983-08-09 | クロツク検出回路 |
JP14535484A JPS6125215A (ja) | 1983-08-09 | 1984-07-13 | デジタルサ−ボ装置 |
US06/638,051 US4672325A (en) | 1983-08-09 | 1984-08-06 | Clock frequency detection circuit |
EP84109424A EP0133574B1 (en) | 1983-08-09 | 1984-08-08 | Clock frequency detector |
AU31709/84A AU569563B2 (en) | 1983-08-09 | 1984-08-08 | Clock detector |
CA000460513A CA1211165A (en) | 1983-08-09 | 1984-08-08 | Clock detector |
DE8484109424T DE3472048D1 (en) | 1983-08-09 | 1984-08-08 | Clock frequency detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58145354A JPS6037815A (ja) | 1983-08-09 | 1983-08-09 | クロツク検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6037815A true JPS6037815A (ja) | 1985-02-27 |
JPH0456488B2 JPH0456488B2 (ja) | 1992-09-08 |
Family
ID=15383253
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58145354A Granted JPS6037815A (ja) | 1983-08-09 | 1983-08-09 | クロツク検出回路 |
JP14535484A Pending JPS6125215A (ja) | 1983-08-09 | 1984-07-13 | デジタルサ−ボ装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14535484A Pending JPS6125215A (ja) | 1983-08-09 | 1984-07-13 | デジタルサ−ボ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4672325A (ja) |
EP (1) | EP0133574B1 (ja) |
JP (2) | JPS6037815A (ja) |
AU (1) | AU569563B2 (ja) |
CA (1) | CA1211165A (ja) |
DE (1) | DE3472048D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07282025A (ja) * | 1994-04-05 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | クロック回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3420373C2 (de) * | 1984-06-01 | 1986-09-18 | Gkss - Forschungszentrum Geesthacht Gmbh, 2054 Geesthacht | Verfahren zur Herstellung einer integralasymmetrischen Membran zur Trennung von Gasen |
WO1989009335A1 (en) * | 1988-03-26 | 1989-10-05 | Robert Bosch Gmbh | Method and apparatus for monitoring rotation |
DE3815531A1 (de) * | 1988-05-06 | 1989-11-23 | Heidelberger Druckmasch Ag | Verfahren und anordnung zur ueberwachung eines taktsignals |
US5043722A (en) * | 1989-01-30 | 1991-08-27 | Honeywell Inc. | Detector for colliding signals in asynchronous communication |
CA2062620C (en) * | 1991-07-31 | 1998-10-06 | Robert Paff | Surveillance apparatus with enhanced control of camera and lens assembly |
US5589784A (en) * | 1992-03-31 | 1996-12-31 | Texas Instruments Incorporated | Method and apparatus for detecting changes in a clock signal to static states |
EP0709774A1 (en) * | 1994-10-27 | 1996-05-01 | STMicroelectronics S.r.l. | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements |
US6462604B1 (en) * | 2001-05-02 | 2002-10-08 | Sun Microsystems, Inc. | Clock noise reduction apparatus |
US6429722B1 (en) * | 2001-05-01 | 2002-08-06 | Sun Microsystems, Inc. | Clock noise reduction method |
US6593801B1 (en) | 2002-06-07 | 2003-07-15 | Pericom Semiconductor Corp. | Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines |
US20080040963A1 (en) * | 2006-03-21 | 2008-02-21 | Steven Ochs | Clip for displaying indicia |
US7626436B2 (en) * | 2007-02-12 | 2009-12-01 | Standard Microsystems Corporation | Automatic system clock detection system |
JP5241450B2 (ja) * | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
KR101801199B1 (ko) * | 2011-07-25 | 2017-11-24 | 한국전자통신연구원 | 삼각파 발생 장치 및 그것의 삼각파 발생 방법 |
US10897225B1 (en) | 2019-09-26 | 2021-01-19 | International Business Machines Corporation | Oscillator failure detection circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162533A (en) * | 1980-05-20 | 1981-12-14 | Mitsubishi Electric Corp | Fault detecting circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3864583A (en) * | 1971-11-11 | 1975-02-04 | Ibm | Detection of digital data using integration techniques |
DE2440162C2 (de) * | 1974-08-21 | 1981-12-10 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum signaltechnisch sicheren Überwachen von periodischen Impulsen |
DE2528661C3 (de) * | 1975-06-27 | 1978-08-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Prüfen der Frequenz und des Tastverhältnisses einer Impulsfolge |
DE2620059C3 (de) * | 1976-05-06 | 1978-10-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen |
US4144448A (en) * | 1977-11-29 | 1979-03-13 | International Business Machines Corporation | Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors |
JPS55109968A (en) * | 1979-02-16 | 1980-08-23 | Nissan Motor Co Ltd | Frequency decision circuit |
DE2951023C2 (de) * | 1979-12-19 | 1986-07-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zum Erkennen von Störungen in Impulssignalen |
-
1983
- 1983-08-09 JP JP58145354A patent/JPS6037815A/ja active Granted
-
1984
- 1984-07-13 JP JP14535484A patent/JPS6125215A/ja active Pending
- 1984-08-06 US US06/638,051 patent/US4672325A/en not_active Expired - Lifetime
- 1984-08-08 AU AU31709/84A patent/AU569563B2/en not_active Ceased
- 1984-08-08 EP EP84109424A patent/EP0133574B1/en not_active Expired
- 1984-08-08 CA CA000460513A patent/CA1211165A/en not_active Expired
- 1984-08-08 DE DE8484109424T patent/DE3472048D1/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162533A (en) * | 1980-05-20 | 1981-12-14 | Mitsubishi Electric Corp | Fault detecting circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07282025A (ja) * | 1994-04-05 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | クロック回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0133574A1 (en) | 1985-02-27 |
JPS6125215A (ja) | 1986-02-04 |
DE3472048D1 (en) | 1988-07-14 |
AU569563B2 (en) | 1988-02-04 |
AU3170984A (en) | 1985-02-14 |
CA1211165A (en) | 1986-09-09 |
JPH0456488B2 (ja) | 1992-09-08 |
US4672325A (en) | 1987-06-09 |
EP0133574B1 (en) | 1988-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6037815A (ja) | クロツク検出回路 | |
JPS61271666A (ja) | ドロツプアウト検出装置 | |
JPH0133052B2 (ja) | ||
JPH0147935B2 (ja) | ||
JPH0543544Y2 (ja) | ||
JP2586712B2 (ja) | 非同期信号選択回路 | |
JPS591238U (ja) | 波形整形回路 | |
JP3099312B2 (ja) | 位相検出回路 | |
KR960039622A (ko) | 비중첩 신호 발생 회로 | |
JPH1048274A (ja) | 位相判定回路 | |
KR200222679Y1 (ko) | 입력신호의 상승에지 및 하강에지의 선택적 검출장치 | |
JPS63141425A (ja) | 同期信号発生装置 | |
JP2613916B2 (ja) | データ非周期読出し回路 | |
JPS6375670A (ja) | ゼロクロス検出回路 | |
JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
JPS63288521A (ja) | Fmコ−ドのデコ−ダ回路 | |
JPS59169222A (ja) | コ−ド発生装置 | |
JPS6058716A (ja) | 位相比較装置 | |
JPH0831798B2 (ja) | D/a変換器 | |
JPS63299421A (ja) | Plo異常検出回路 | |
JPH01135116A (ja) | 入力断検出回路 | |
JPS6322091B2 (ja) | ||
JPH02170068A (ja) | 集積回路試験装置 | |
JPS62219711A (ja) | 位相比較回路 | |
JPH04294632A (ja) | クロック異常検出回路 |