JPS62219711A - 位相比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、位相比較回路に関するもので、特にテレビジ
ョン受像機の水平偏向回路の駆動パルスを発生するに適
した、構成簡単にして確実な動作を行ない得る位相比較
回路に関する。

（ロ）従来の技術 テレビジョン受像機における水平偏向回路の出力トラン
ジスタに印加される駆動パルスは、通常水平同期信号に
基き作成される。その場合、前記駆動パルスを水平同期
信号の近傍に位置させなければならないので、例えばＡ
ＦＣループやＰＬＬループを用いて発振回路を制御し、
該発振回路から周波数が等しく位相が所定の関係となる
２つの発振出力信号を得、該２つの発振出力信号を所定
のレベルでスライスし波形整形して２つの信号を得、該
２つの信号の位相差に応じて駆動パルスを作成している
。その際、前記スライスを行う為のレベル設定を変更す
れば、前記駆動パルスを時間軸上で移動させることが出
来るので、前記方法を用いれば水平同期信号と前記駆動
パルスとの位置合わせを簡単に行うことが出来る。

ところで、２つの入力信号の位相差に応じた出力信号を
発生させる為の回路としては、Ｒ−Ｓフリップフロップ
回路が考えられる。第１人力筒号の立上り（立下り）に
応じてＲ−Ｓフリップフロップ回路をセットし、第２入
力信号の立上り（立下り）でリセットすれば、両人力信
号の位相差に応じた出力信号を得ることが出来る。しか
しながら、単にＲ−Ｓフリップフロップ回路を用いただ
けでは、第２図（イ）及び（ロ）に示す如く、第１人力
筒号と第２入力信号とが重なる様な場合、セット入力と
リセット入力とが共に発生し、誤動作の危険が生じる。

前記誤動作に対応するためには、２つの入力信号を微分
してからフリップフロップ回路に印加すれば良い。この
様な例としては、例えば特公昭５７−１６４６２０号公
報に記載きれている位相比較器がある。前記公報に記載
された位相比較器を用いて、第１及び第２入力信号の前
縁で位相比較する回路を作成すれば、第３図の如くなる
。第３図において、第１入力端子（１）に第４図（りに
示す第１人力筒号が印加きれると、該第１人力筒号は第
１微分回路（？）により微分され、第４図（ハ）の如き
トリガーパルスとなり、第１アンド回路（３）を介して
第１フリップフロップ回路（４）のセット人力Ｓに印加
されるとともに、直接第２フリップフロップ回路り５）
のリセット入力Ｒに印加される。このため、第１フリッ
プフロップ回路（４〉がセット状態になると共に第２フ
リップフロップ回路（５）がリセット状態になる。

この結果、出力端子（６）の信号は１１」になる。

その状態で第２入力端子（７）に第４図（ロ）に示す第
２入力信号が印加されると、該第２入力信号は第２微分
回路（塁）により微分され、第４図（ニ）の如きトリガ
ーパルスとなり、第２アンド回路（９）を介して第２フ
リップフロップ回路（５）のセット入力Ｓに印加諮れる
とともに、直接第１フリップフロップ回路（４）のリセ
ット人力Ｒに印加きれる。

このため、第２フリップフロップ回路（５）がセット状
態になると共に第１フリップフロップ回路（４）がリセ
ット状態となる。この結果、出力端子（６）に発生して
いた信号「１」が信号ｒｏ」となり、第４図（ホ）に示
す如く時刻ｔ１に立上り、時刻ｔ、に立下る第１及び第
２人力信号の位相差に応じた出力信号が、出力端子（６
）に発生する。

従って、第３図の回路を用いれば、互いに重なる状態で
発生する２つの入力信号の位相差の検出をも行うことが
出来る。

（ハ）発明が解決しようとする問題点 しかしながら、第３図の位相比較器は、微分回路を必要
とし、該微分回路がインバータの遅延時間を利用するも
のである為、前記インバータの遅延時間がバラツキ、遅
延時間が極端に短くなると誤動作を生じるという問題が
あった。また、位相比較回路をＩ”Ｌ（インテグレーテ
ッド・インジェクション・ロジック）回路を用いて作成
すると、ＩＣ（集積回路）化に際し素子数が多くなると
いう問題があった。

（ニ）問題点を欝決するための手段 本発明は、上述の点に鑑み成きれたもので、第１人力筒
号が印加される第１入力端子と、第２入力信号が印加さ
れる第２入力端子と、前記第１人力筒号によりセットさ
れ、前記第２入力信号によりリセットされるフリップフ
ロップ回路と、前記第１人力筒号による前記フリップフ
ロップ回路のＱ出力の変化に応じて、前記第１人力筒号
が前記フリップフロップ回路に印加されるのを阻止する
第１禁止回路と、前記第２入力信号が前記フリップフロ
ップ回路に印加されるのを阻止する第２禁止回路とから
成ることを特徴とする。

（＊）作用 本発明によれば、フリップフロップ回路にセット及びリ
セット信号が印加きれ、前記フリップフロップ回路が動
作したことを確認して、入力信号の禁止を行っているの
で、微分回路を使用すること無く、互いに重なる２つの
入力信号の位相差を検出できると共に誤動作の防止を行
い得る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（１０〉
は第１人力筒号が印加される第１入力端子、（１１）は
第２入力信号が印加される第２入力端子、（１２）及び
（１３）はインバータ、（１４）は一方の入力として前
記インバータ（１２〉の出力が印加され、ゲート回路と
して動作する第１ナンド回路、（１５）は一方の入力と
して前記インバータ（１３）の出力が印加され、ゲート
回路として動作する第２ナンド回路、（廷〉はナンド回
路（１７）及び（１８〉から成り、セット人力Ｓに第１
ナンド回路（１４）の出力が、リセット入力Ｒに第２ナ
ンド回路（１５〉の出力がそれぞれ印加される第１フリ
ップフロップ回路、（す）はナンド回路（２０〉及び（
２１）から成り、セット入力Ｓに第１フリップフロップ
回路（巧）のΦ出力が、リセット入力Ｒにインバータ（
１２）の出力が、各々印加きれ、６出力が第１ナンド回
路（１４）の他方の入力となる第１禁止回路を構成する
第２フリップフロップ回路、（η）はナンド回路（２３
）及び（２４）から成り、セット入力Ｓに第１フリップ
フロップ回路＜廷〉のＱ出力が、リセット人力Ｒにイン
バータ（１３）の出力が、各々印加され、Ｑ出力が第２
ナンド回路（１５）の他方の入力となる第２禁止回路を
構成する第３フリップフロップ回路、（２５）は第１及
び第２入力信号の位相差に応じた出力信号が得られる出
力端子である。

今、第１及び第２入力信号が共にｒｌ、、第１フリップ
フロップ回路（巧）がリセット状態、第２フリップフロ
ップ回路（す）がリセット状態、第３フリップフロップ
回路（銘〉がΦ出力として信号１１」を発生し、非フリ
ップフロップ状態であるとする。その状態で第１入力端
子（１０）に印加される第２図（イ）の第１入力信号が
立下ると、インバータ（１２）の出力は第２図（ハ〉の
如く時刻ｔ１に立上る。このため、第１ナンド回路（１
４）の出力は第２図（＊）の如く１０」となり、該信号
１０」が第１フリッププロップ回路（廷）のセット入力
Ｓに印加される。したがって、第１フリップフロップ回
路（廷）はセット状態となり、第２フリップフロップ回
路（す）のセット入力Ｓに信号ｒＯ」を印加すると共に
、第３ブリップフロップ回路（η）のセット人力Ｓに信
号「１」を印加する。この時、第２フリップフロップ回
路（す）はリセット人力Ｒに信号ｒ１」が印加されてい
るので、セット状態となり、ｄ出力として信号ｒ□」を
第１ナンド回路（１４）に印加する。このため、第１ナ
ンド回路（１４）の出力は第２図（＊）の如く時刻ｔ！
に再び「１」となる。一方、第３フリップフロップ回路
（η）はセット入力Ｓに１″１」が印加され、リセット
状態となるが、６出力は「１」のまま変化せず、第２ナ
ンド回路（１５）の出力は信号「１」を保持している。

その状態で、第２入力端子（１１）に第２図（ロ）の如
き第２入力信号が印加され時刻ｔ、に立下ると、インバ
ータ（１３）の出力が第２図（ニ）の如く「１」になる
。このため、第２ナンド回路（１５）の出力は第２図（
へ〉の如く「０」となり、該信号「０」が第１フリップ
フロップ回路（匹）のリセット入力Ｒに印加される。し
たがって、第１フリップフロップ回路（廷）はリセット
状態となり、第２フリップフロップ回路（す）のセット
入力Ｓに信号ｒ１」を印加すると共に、第３フリップフ
ロップ回路（η）のセット入力Ｓに信号「０」を印加す
る。この時、第２フリップフロップ回路（す）はすでに
セット状態となっており、セット入力Ｓに信号「１」が
印加されても、そのＱ出力は変化せず、第１ナンド回路
（１４）の出力は「１」を保持しており、この状態はイ
ンバータ（１２）より第２フリップフロップ回路（す）
のリセット端子Ｒに立下りの信号が印加されるまで保持
される。一方、第３フリップフロップ回路（η）は、セ
ット人力Ｓに信号Ｉ″０」が印加されることでセット状
態となり、６出力として１０」を第２ナンド回路（１５
）に印加する。このため、第２ナンド回路（１５〉の出
力は第２図（へ）の如く時刻ｔ４に再び「１」となる。

従って、出力端子（２５）には第２図（ト）に示す如く
、時刻ｔ１で立上り時刻ｔ、で立下る第１及び第２入力
信号の位相差に応じた出力信号が得られる。

第５図は第１図の実施例をＩ”Ｌで構成した場合の回路
図を示し、（２６）及び（２７）は第１及び第２入力端
子、（２８）及び（２９）はインバータ、（隠）及び（
ハ）は第１及び第２ナンド回路、（婬）は第１フリップ
フロップ回路、（η）は第２フリップフロップ回路、（
限）は第３フリップフロップ回路、（３５〉は出力端子
であり、合計１０素子で構成されている。尚、第５図に
おいて、トランジスタのベースに接続されるインジェク
タトランジスタは省略しである。

（ト）発明の効果 以上述べた如く、本発明によれば、２つの入力信号の位
相差に応じた出力信号を確実に発生する位相比較回路を
提供できる。又本発明によれば、出力信号を用いて入力
信号の禁止を行っているので、入力信号が互いに重なる
部分を有する場合にも誤動作なく位相差を検出しうる位
相比較回路を提供できる。更に本発明によれば、素子数
の少い位相比較回路を提供できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図（イ
）乃至（ト）は第１図の説明に供するための波形図、第
３図は従来の位相比較器を示す回路図、第４図（り乃至
（ホ）は第３図の説明に供するための波形図、及び第５
図は第１図をＩ”Ｌで構成した場合の回路図である。 （１４）・・・第１ナンド回路、　　（１５）・・・第
２ナンド回路、　　（朋）・・・第１フリップフロップ
回路、　（す）・・・第２フリップフロップ回路、　（
η〉・・・第３フリップフロップ回路。 出願人　三洋重機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 ′′５２　’＝１　　　　　　　　２４第３図 益 第４０

Claims (1)

【特許請求の範囲】
1. （１）２つの入力信号の位相差に応じた出力信号を発生
   する位相比較回路であって、第１入力信号が印加される
   第１入力端子と、第２入力信号が印加される第２入力端
   子と、前記第１入力信号によりセットされ、前記第２入
   力信号によりリセットされるフリップフロップ回路と、
   前記第１入力信号による前記フリップフロップ回路の＠
   Ｑ＠出力の変化に応じて、前記第１入力信号が前記フリ
   ップフロップ回路に印加されるのを阻止する第１禁止回
   路と、前記第２入力信号による前記フリップフロップ回
   路のＱ出力の変化に応じて、前記第２入力信号が前記フ
   リップフロップ回路に印加されるのを阻止する第２禁止
   回路とから成り、前記フリップフロップ回路のＱ出力又
   は＠Ｑ＠出力に位相差に応じた出力信号を発生する様に
   したことを特徴とする位相比較回路。