JPS61269679A - ゲ−ト信号発生装置 - Google Patents
ゲ−ト信号発生装置Info
- Publication number
- JPS61269679A JPS61269679A JP60111416A JP11141685A JPS61269679A JP S61269679 A JPS61269679 A JP S61269679A JP 60111416 A JP60111416 A JP 60111416A JP 11141685 A JP11141685 A JP 11141685A JP S61269679 A JPS61269679 A JP S61269679A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- gate
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体電力変換器を制御するためのＰＷＭ信
号等を作成するゲート信号発生装置に関する。
号等を作成するゲート信号発生装置に関する。
第４図は、ＰＷＭ方式サイリスクインバータ等のＰＷＭ
制御される半導体電力変換器を制御するための装置、例
えば、特開昭５８−１９８１６４号公報に示される如き
従来のＰＷＭ信号発生装置を示すブロック図である。図
において、１は変調波周波数指令ｆｍを出力する変調波
周波数指令回路、２は変調波振幅指令Ａｍを出力する変
調波振幅指令回路、３は位相指令θｍを出力する位相指
令回路、４は搬送波周波数指令ｆｃを出力する搬送波周
波数指令回路、５は変調波信号発生回路、６は搬送波信
号発生回路、７は比較回路である。
制御される半導体電力変換器を制御するための装置、例
えば、特開昭５８−１９８１６４号公報に示される如き
従来のＰＷＭ信号発生装置を示すブロック図である。図
において、１は変調波周波数指令ｆｍを出力する変調波
周波数指令回路、２は変調波振幅指令Ａｍを出力する変
調波振幅指令回路、３は位相指令θｍを出力する位相指
令回路、４は搬送波周波数指令ｆｃを出力する搬送波周
波数指令回路、５は変調波信号発生回路、６は搬送波信
号発生回路、７は比較回路である。
このＰＷＭ信号発生装置においては、変調波信号発生回
路５が変調波周波数指令ｆｍ、変調波振幅指令Ａｍ及び
変調波位相指令θｍを取込んで正弦波信号Ｓｍを発生し
、搬送波信号発生回路６が周波数ｆｃの三角波信号Ｓｃ
を作成する。比較器７は、第５図に示す如く、上記正弦
波信号Ｓｍと三角波信号Ｓｃとを比較して基本波成分の
大きさと位相及び周波数が指令値に応じて変化するＰＷ
Ｍ信号を作成する。
路５が変調波周波数指令ｆｍ、変調波振幅指令Ａｍ及び
変調波位相指令θｍを取込んで正弦波信号Ｓｍを発生し
、搬送波信号発生回路６が周波数ｆｃの三角波信号Ｓｃ
を作成する。比較器７は、第５図に示す如く、上記正弦
波信号Ｓｍと三角波信号Ｓｃとを比較して基本波成分の
大きさと位相及び周波数が指令値に応じて変化するＰＷ
Ｍ信号を作成する。
（発明が解決しようとする問題点〕
ところで、半導体電力変換器のスイッチング素子が電力
用トランジスタである場合にはＰＷＭ信号の最小パルス
中は殆ど問題になることはないが、サイリスクである場
合にはパルス中が１００μｓｅｃ以下、ゲートターンオ
フサイリスでは４０μｓｅｃ以下になると転流失敗を惹
起するので、ＰＷＭ信号の最小パルス中は使用するスイ
ッチング素子によって決まることになる。
用トランジスタである場合にはＰＷＭ信号の最小パルス
中は殆ど問題になることはないが、サイリスクである場
合にはパルス中が１００μｓｅｃ以下、ゲートターンオ
フサイリスでは４０μｓｅｃ以下になると転流失敗を惹
起するので、ＰＷＭ信号の最小パルス中は使用するスイ
ッチング素子によって決まることになる。
従来のＰＷＭ信号は上記のようにして作成されているの
で、例えば、位相指令θｍが急変した場合には、第５図
に示すように、パルス中が上記最小パルス中より小さい
過少パルスが発生する場合があり・、これは位相指令回
路を省略もしくは位相指令を固定した場合に振幅指令Ａ
ｍが急変した場合も同様で、半導体電力変換器の動作に
充分な信頼を寄せることができなくなるという問題があ
った。
で、例えば、位相指令θｍが急変した場合には、第５図
に示すように、パルス中が上記最小パルス中より小さい
過少パルスが発生する場合があり・、これは位相指令回
路を省略もしくは位相指令を固定した場合に振幅指令Ａ
ｍが急変した場合も同様で、半導体電力変換器の動作に
充分な信頼を寄せることができなくなるという問題があ
った。
この発明は上記した問題を解消するためになされたもの
で、過少パルスの発生を確実に防止して半導体電力変換
器の信頼性を高めることができるゲート信号発生装置を
得ることを目的とする。
で、過少パルスの発生を確実に防止して半導体電力変換
器の信頼性を高めることができるゲート信号発生装置を
得ることを目的とする。
この発明は上記目的を達成するため、半導体電力変換器
を指令値に基づいてパルス巾制御するためのパルス信号
が共に入力される時限回路と状態保持回路を設けて、所
定の最小パル中時間が経過するまでは、上記信号をラッ
チする構成としたものである。
を指令値に基づいてパルス巾制御するためのパルス信号
が共に入力される時限回路と状態保持回路を設けて、所
定の最小パル中時間が経過するまでは、上記信号をラッ
チする構成としたものである。
この発明においては、過少パルスが発生しても、所定の
時間は該パルスのレベルが保持されるので、該所定の時
間を半導体電力変換器のスイッチング素子の転流失敗を
招（恐れのない最小パルス巾時間に設定しておくことに
より、半導体電力変換器のスイッチング素子に転流失敗
が起こる危険は確実に防止される。
時間は該パルスのレベルが保持されるので、該所定の時
間を半導体電力変換器のスイッチング素子の転流失敗を
招（恐れのない最小パルス巾時間に設定しておくことに
より、半導体電力変換器のスイッチング素子に転流失敗
が起こる危険は確実に防止される。
第１図はこの発明の一実施例を示すブロック図であり、
過少パルス防止回路１００を具えている点において、第
１図の従来のものと相違する。
過少パルス防止回路１００を具えている点において、第
１図の従来のものと相違する。
この過少パルス防止回路１００は、第２図に示すように
、時限回路（ワンショット回路）２０と状態保持回路３
０からなる。８はＤフリップフロップであり、そのＴ入
力にＰＷＭ信号が結合される。９はＡＮＤゲートであっ
て、ＤフリップフロップのＱ出力とクロックＣが導かれ
る。１ｏはｎビットのカウンタであって、クロックＣを
計数し、計数値が最小パルス中時間Ｔ ｍ ｉ ｎに達
すると、出力ビットであるｎ番目のビットＱｎがＨレベ
ルになる。１１はＮＯＴゲート、１２は第２のＡＮＤゲ
ートであってともにカウンタ１０の出力を受け、両者に
よりリセットパルス発生回路が構成されている。ＡＮＤ
ゲート１２が出力するリセットパルスはカウンタ１０、
Ｄフリップフロップのリセット入力に結食される。状態
保持回路３０は時限回路２０が出力する時限信号２１が
導かれるＮＯＲゲート１４と、レベルセンサラッチ１５
を具えている。レベルセン吃ラッチ１５はそのデータ人
力りにはＰＷＭ信号が導かれ、イネーブル入力ＥにはＮ
ＯＲゲート１４の出力が導かれ、イネーブル人力ＥがＨ
レベルの時はデータ人力りからＱ出力にＰＷＭ信号を伝
達するが、イネーブル人力ＥがＬレベルの場合にはＬレ
ベルになる直前の上記ＰＷＭ信号の゛レベルをラッチす
る。１３はＮＯＴゲートである。
、時限回路（ワンショット回路）２０と状態保持回路３
０からなる。８はＤフリップフロップであり、そのＴ入
力にＰＷＭ信号が結合される。９はＡＮＤゲートであっ
て、ＤフリップフロップのＱ出力とクロックＣが導かれ
る。１ｏはｎビットのカウンタであって、クロックＣを
計数し、計数値が最小パルス中時間Ｔ ｍ ｉ ｎに達
すると、出力ビットであるｎ番目のビットＱｎがＨレベ
ルになる。１１はＮＯＴゲート、１２は第２のＡＮＤゲ
ートであってともにカウンタ１０の出力を受け、両者に
よりリセットパルス発生回路が構成されている。ＡＮＤ
ゲート１２が出力するリセットパルスはカウンタ１０、
Ｄフリップフロップのリセット入力に結食される。状態
保持回路３０は時限回路２０が出力する時限信号２１が
導かれるＮＯＲゲート１４と、レベルセンサラッチ１５
を具えている。レベルセン吃ラッチ１５はそのデータ人
力りにはＰＷＭ信号が導かれ、イネーブル入力ＥにはＮ
ＯＲゲート１４の出力が導かれ、イネーブル人力ＥがＨ
レベルの時はデータ人力りからＱ出力にＰＷＭ信号を伝
達するが、イネーブル人力ＥがＬレベルの場合にはＬレ
ベルになる直前の上記ＰＷＭ信号の゛レベルをラッチす
る。１３はＮＯＴゲートである。
なお、最小パルス巾時間Ｔｍ ｉ ｎは半導体電力変換
器を構成するスイッチング素子が円滑に転流しうる最小
パルス中に相当する時間である。
器を構成するスイッチング素子が円滑に転流しうる最小
パルス中に相当する時間である。
次に、この装置の動作を第３図のタイムチャートを参照
して説明する。
して説明する。
比較器７が出力するＰＷＭ信号は過少パルス防止回路１
０００時限回路２０と状態保持回路３０に入力、される
。時限回路２０のＤフリップフロップ８は該ＰＷＭ信号
の立上りでそのＱ出力がＨレベルとなり、ＡＮＤゲート
９にはクロックＣが導かれているので、Ｄフリップフロ
ップ８のＱ出力がＨレベルとなると、レベルセンサラッ
チ１５のイネーブル人力Ｅ ＩＪ＜ Ｌレベルになると
同時にカウンタｌＯがクロックＣを針数し始める。カウ
ンタ１０のｎ番目のビットＱｎがＨレベルになると、Ｎ
ＯＴゲート１１とＡＮＤＮＯゲートとにより、第３図Ｆ
に示す細巾のリセットパルスが作成され、Ｄフリップフ
ロップ８がリセットさるので、そのＱ出力はＬレベルに
変化し同時にカウンタ１０もリセットされる。このＤフ
リップフロップ８が出力する信号は所定の最小パルス巾
Ｔｍ ｉ ｎを持つ時限信号であって、該時限信号が出
力されている間は、レベルセンｆｆ、ラッチ１５のイネ
ーブル人力ＥがＬレベルにあるので、上記立上り後のＰ
ＷＭ信号を時間Ｔｍ１ｎの間だけラッチする。
０００時限回路２０と状態保持回路３０に入力、される
。時限回路２０のＤフリップフロップ８は該ＰＷＭ信号
の立上りでそのＱ出力がＨレベルとなり、ＡＮＤゲート
９にはクロックＣが導かれているので、Ｄフリップフロ
ップ８のＱ出力がＨレベルとなると、レベルセンサラッ
チ１５のイネーブル人力Ｅ ＩＪ＜ Ｌレベルになると
同時にカウンタｌＯがクロックＣを針数し始める。カウ
ンタ１０のｎ番目のビットＱｎがＨレベルになると、Ｎ
ＯＴゲート１１とＡＮＤＮＯゲートとにより、第３図Ｆ
に示す細巾のリセットパルスが作成され、Ｄフリップフ
ロップ８がリセットさるので、そのＱ出力はＬレベルに
変化し同時にカウンタ１０もリセットされる。このＤフ
リップフロップ８が出力する信号は所定の最小パルス巾
Ｔｍ ｉ ｎを持つ時限信号であって、該時限信号が出
力されている間は、レベルセンｆｆ、ラッチ１５のイネ
ーブル人力ＥがＬレベルにあるので、上記立上り後のＰ
ＷＭ信号を時間Ｔｍ１ｎの間だけラッチする。
従って、ＰＷＭ信号に前記した過少パルスが発生した場
合、第３図に破線で示す如く、時間Ｔｍ１ｎの経過する
前に、ＰＷＭ信号のレベルがＬレベルとなるが、レベル
セン寸、ラッチ１５が時間Ｔｍ ｉ ｎが経過するまで
過少パルスのレベルを保持して出力するので、上記した
スイッチング素子の転流失敗は防止される。
合、第３図に破線で示す如く、時間Ｔｍ１ｎの経過する
前に、ＰＷＭ信号のレベルがＬレベルとなるが、レベル
セン寸、ラッチ１５が時間Ｔｍ ｉ ｎが経過するまで
過少パルスのレベルを保持して出力するので、上記した
スイッチング素子の転流失敗は防止される。
この効果は、破線図示のように、ＰＷＭ信号をＮＯＴ回
路１３により反転した信号に対しても同様にして得るこ
とができる。
路１３により反転した信号に対しても同様にして得るこ
とができる。
また、上記実施例における過少パルス防止回路１００は
簡単なディジタル回路で済み、ディジタルＩＧを用いる
ことにより安価に得ることができる。
簡単なディジタル回路で済み、ディジタルＩＧを用いる
ことにより安価に得ることができる。
なお、上記実施例では、ＰＷＭ方式のサイリスクもしく
はゲートターンオフサイリスクインバータ等を前提とし
て説明したが、この発明は、多重インバータ、コンバー
タ、サイクロンコンバータ等の他の電力変換器にゲート
信号発生装置に通用して同様の効果を得ることができる
。
はゲートターンオフサイリスクインバータ等を前提とし
て説明したが、この発明は、多重インバータ、コンバー
タ、サイクロンコンバータ等の他の電力変換器にゲート
信号発生装置に通用して同様の効果を得ることができる
。
この発明は以上説明した通り、半導体電力変換器を構成
するスイッチング素子の点弧を爾御するためのパルス信
号の最小パルス中が保証されるので、従来に比して信頼
性を高めることができ、しかも、簡単な構成でかつ安価
に得られる回路を付加するだけで上記効果を得ること力
（できるきので、その実用的価値は極めて大である。
するスイッチング素子の点弧を爾御するためのパルス信
号の最小パルス中が保証されるので、従来に比して信頼
性を高めることができ、しかも、簡単な構成でかつ安価
に得られる回路を付加するだけで上記効果を得ること力
（できるきので、その実用的価値は極めて大である。
第１図はこの発明の一実施例を示すブロック図、第２図
は上記実施例における過少パルス防止回路の詳細ブロッ
ク図、第３図は上記実施例における各部波形のタイムチ
ャート、第４図は従来のＰＷＭ信号発生装置のブロック
図、第５図は上記従来例の動作を説明するための波形図
である。 図において、５−変調波信号発生回路、６−・・搬送波
信号発生回路、７−・比較回路、８−Ｄフリップフロッ
プ、９．１２・−ＡＮＤゲート、１０−カウンタ、１１
−Ｎ ＯＴゲート、１４−・・ＮＯＲゲート、１５−レ
ベルセンサラッチ、２〇一時限回路、３０−・状態保持
回路。 なお、図中、同一符号は同一または相当部分を示す。
は上記実施例における過少パルス防止回路の詳細ブロッ
ク図、第３図は上記実施例における各部波形のタイムチ
ャート、第４図は従来のＰＷＭ信号発生装置のブロック
図、第５図は上記従来例の動作を説明するための波形図
である。 図において、５−変調波信号発生回路、６−・・搬送波
信号発生回路、７−・比較回路、８−Ｄフリップフロッ
プ、９．１２・−ＡＮＤゲート、１０−カウンタ、１１
−Ｎ ＯＴゲート、１４−・・ＮＯＲゲート、１５−レ
ベルセンサラッチ、２〇一時限回路、３０−・状態保持
回路。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 半導体電力変換器を指令値に基づいてパルス巾制御する
ためのパルス信号を作成する回路を有するゲート信号発
生装置において、上記パルス信号が共に入力される時限
回路と状態保持回路を有し、該時限回路は上記パルス信
号のレベル変化に同期して所定の最小パルス巾時間の計
数を開始し、上記状態保持回路は入力された上記パルス
信号を通過させるが上記所定の最小パルス巾時間が経過
するまでは入力された上記パルス信号をラッチしている
ことを特徴とするゲート信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111416A JPS61269679A (ja) | 1985-05-22 | 1985-05-22 | ゲ−ト信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111416A JPS61269679A (ja) | 1985-05-22 | 1985-05-22 | ゲ−ト信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269679A true JPS61269679A (ja) | 1986-11-29 |
Family
ID=14560614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111416A Pending JPS61269679A (ja) | 1985-05-22 | 1985-05-22 | ゲ−ト信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269679A (ja) |
-
1985
- 1985-05-22 JP JP60111416A patent/JPS61269679A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223614A (ja) | パルス幅変調器 | |
| JPS61269679A (ja) | ゲ−ト信号発生装置 | |
| US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
| EP0243075A2 (en) | Frequency multiplying circuit | |
| US4558457A (en) | Counter circuit having improved output response | |
| EP1618660B1 (en) | Enabling method to prevent glitches in waveform | |
| WO2000004637A1 (en) | Apparatus and method for doubling the frequency of a clock signal | |
| KR970705233A (ko) | 요구에 기초한 게이트 클록 발생 회로(circuit for generating a demand-based gated clock) | |
| KR100209270B1 (ko) | 모터 구동 제어 장치 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| KR100331793B1 (ko) | 펄스폭변조(pwm)신호발생장치 | |
| KR100236083B1 (ko) | 펄스 발생회로 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JPS6359017A (ja) | パルス発生回路 | |
| KR100192012B1 (ko) | 노이즈 제거장치 | |
| SU767937A1 (ru) | Устройство дл управлени транзисторным инвертором | |
| SU1576944A1 (ru) | Цифровое устройство дл управлени трехфазным широтно-импульсным инвертором | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| SU1467721A1 (ru) | Цифровое устройство дл управлени инвертором | |
| SU1275709A1 (ru) | Устройство дл управлени тиристорным инвертором | |
| JPH0262049B2 (ja) | ||
| JPS61247124A (ja) | 信号発生装置 | |
| SU1437956A1 (ru) | Управл емый задающий генератор дл тиристорного инвертора | |
| KR930003905Y1 (ko) | 넌-오버랩핑 2-위상 클럭 발생회로 | |
| KR100566297B1 (ko) | 클럭 분주 회로 |