KR100331793B1 - 펄스폭변조(pwm)신호발생장치 - Google Patents
펄스폭변조(pwm)신호발생장치 Download PDFInfo
- Publication number
- KR100331793B1 KR100331793B1 KR1019940016191A KR19940016191A KR100331793B1 KR 100331793 B1 KR100331793 B1 KR 100331793B1 KR 1019940016191 A KR1019940016191 A KR 1019940016191A KR 19940016191 A KR19940016191 A KR 19940016191A KR 100331793 B1 KR100331793 B1 KR 100331793B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- pwm
- generator
- gate
- Prior art date
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title abstract 2
- 101150110971 CIN7 gene Proteins 0.000 abstract description 6
- 101150110298 INV1 gene Proteins 0.000 abstract description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 6
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 abstract description 5
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 abstract description 5
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 abstract description 5
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 abstract description 5
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 abstract description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 abstract description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 abstract description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 abstract description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 abstract description 4
- 238000013021 overheating Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Inverter Devices (AREA)
Abstract
본 발명은 디지탈 방식으로 PWM(Pulse Width Modulation)신호를 발생할 경우 생성되는 불필요한 파형을 제거하도록 한 PWM신호발생장치에 관한 것이다.
종래의 PWM신호발생장치에서는 정현파가 삼각파보다 스텝적으로 많은 값을 증가하는 경우에 불필요한 PWM신호가 발생하여 전압파형의 왜형을 초래하며, 시스템의 효율이 저하되고 스위칭소자의 스트레스가 증가되는 문제점이 있었다.
따라서 본 발명은 종래의 PWM신호발생장치에 디지탈 비교부의 출력과 삼각파 발생부의 업 또는 다운카운트값을 받아 PWM보정출력신호를 발생하는 신호보정부를 더 구비함으로써 불필요한 PWM신호의 발생을 방지함으로써 PWM신호를 사용하는 시스템에서 전력소자의 스트레스 및 과열등을 방지하고 시스템의 효율을 높이며 전압파형의 왜형을 줄일 수 있도록 한 것이다.
Description
본 발명은 펄스폭변조(Pulse Width Modulation : 이하, PWM이라 칭함)신호발생장치에 관한 것으로서, 더욱 상세하게는 디지탈 방식으로 PWM신호를 발생할 경우 생성되는 불필요한 파형을 제거하도록 한 PWM신호발생장치에 관한 것이다.
일반적으로 PWM발생회로는 직류전원을 임의 주파수, 임의 전압의 교류전원으로 만드는 인버터의 주요회로이며, 이 PWM신호에 의해서 인버터의 전력소자들이 스위칭을 하여 교류출력전원을 만들며, 이러한 PWM신호를 디지탈에 의해 만드는 회로는 제 1도에 도시한 바와 같다.
이는 정현파신호를 디지탈값으로 발생하는 정현파 발생부(1)와, 삼각파신호를 디지탈값으로 발생하는 삼각파 발생부(2)와, 상기 정현파 발생부(1)의 출력과 삼각파 발생부(2)의 출력을 비교하여 상기 정현파 발생부(1)의 출력이 삼각파 발생부(2)의 출력로다 큰 경우 하이신호를 출력하고, 정현파 발생부(1)의 출력이 삼각파 발생부(2)의 출력보다 작은 경우 로우신호를 출력하여 PWM신호를 발생하는 디지탈 비교부(3)로 구성된다.
그리고 상기 정현파 발생부(1)는 삼각파의 크기가 일정할 경우 전압과 주파수 목표치에 따라서 정현파의 크기와 주파수를 바꾸게 되며, 이는 제 2 도에 도시한 바와 같이 어드레스 발생부(1a)에서 주파수 입력단(P1)을 통해 목표 주파수가 입력되면 적당한 주기로 클럭을 분주하고 이것을 카운트하여 어드레스를 발생시킨다.
그리고 상기 어드레스 발생부(1a)의 어드레스 출력에 따라 순차적으로 상기 어드레스 발생부(1a)와 어드레스 출력에 해당되는 데이타가 저장되어 있는 롬(1a)의 데이타를 출력시킴으로써 정현파의 주기를 결정한다.
또한, 전압입력단(P2)을 통해서 목표전압이 입력되면 이에 따라 정현파의 크기를 데이타 처리부(1c)에서 바꾸어 줌으로써 출력전압을 조절하게 되고, 여기서 출력되는 값이 디지탈 비교부(3)로 입력되어 삼각파 발생부(2)로 부터의 삼각파와 비교되게 된다.
그러나 상기와 같은 종래 기술은 삼각파와 정현파는 스텝적으로 변화하는데(제 3도(가)) 정현파가 스텝적으로 많은 값을 증가하는 경우에 정현파의 크기가 삼각파의 크기보다 크거나 같을 경우 PWM신호를 하이로 하면 PWM신호는 제 3 도의 (나)와 같이 된다.
즉, 제 3 도의 (나)에서 t2-t3의 펄스가 더 발생함을 알 수 있다. 이러한 펄스는 간격이 매우 적지만 실제 인버터에서 상하소자의 단락을 방지하기 위한 데드 타임(Dead Time)이 있는 경우에 이 펄스의 주위에서는 아무런 전압도 발생하지 않아 전압파형의 왜형을 초래하게 되고 따라서 시스템 전체의 효율을 저하시키게 된다.
또한, 만약 데드 타입이 적어서 이 펄스가 전력소자의 스위칭에 사용된다면 전력소자의 스위칭횟수가 증가되어 스위칭손실이 증가되어 결국 시스템의 효율저하 및 스위칭소자의 스트레스증가라는 문제가 발생되고 스위칭소자를 과대 스펙(Spec)으로 선택해야하는 경우도 발생하게 된다.
본 발명은 이러한 점을 해결하기 위한 것으로, 본 발명의 목적은 디지탈 PWM회로에서 발생하던 불필요한 PWM신호를 제거함으로써 올바른 PWM신호를 발생할 수있도록 한 PWM신호발생장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 목적은 정현파신호를 디지탈값으로 발생하는 정현파 발생부와, 삼각파신호를 디지탈값으로 발생하는 삼각파 발생부와, 상기 정현파 발생부와 삼각파 발생부의 출력을 비교하여 PWM신호를 발생하는 디지탈 비교부를 구비하는 PWM신호발생장치에 있어서, 상기 디지탈 비교부의 출력과 삼각파 발생부의 업 또는 다운카운트 신호를 받아 PWM보정출력신호를 발생하는 신호보정부를 더 구비하여 구성되는 PWM신호발생장치에 있다.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조로 하여 상세히 설명한다. 제 4도는 본 발명에 따른 PWM신호발생장치의 블럭 구성도로써, 제 1 도와 같은 종래의 회로에 디지탈 비교부(3)의 PWM신호 출력과 삼각파 발생부(2)의 업/다운 카운트 신호를 받아서 보정된 PWM신호를 출력하는 신호보정부(4)가 더 구비되어 구성된다.
상기 신호보정부(4)는 제 5도에 도시한 바와 같이 상기 디지탈 비교부(3)에서 출력되는 PWM신호를 반전시키는 반전기(INV1),(INV2)외, 상기 반전기(INV1)의 출력과 상기 삼각파 발생부(2)의 업/다운 카운트 신호를 논리곱하는 앤드 게이트(AND1)와, 상기 반전기(INV2)의 출력과 상기 삼각파 발생부(2)의 업/다운 카운트 신호를 논리합하여 반전시키는 노아 게이트(NOR1)와, 상기 앤드 게이트(AND1)의 출력에 의해 리셋되고 상기 노아 게이트(NOR1)의 출력에 의해 셋트(Set)되는 RS플립플롭(FF1)으로 구성된다.
상기와 같이 구성된 본 발명에서 우선, 본 발명의 원리를 설명하면 정상적인PWM회로에서 보면 삼각파가 정현파의 모든 점에서 보다 기울기가 매우 크기 때문에 삼각파가 증가하는 동안에는 삼각파⊆정현파의 경우에서 삼각파>정현파로 되는 경우만이 존재하고, 삼각파가 감소하는 동안에는 삼각파>정현파의 경우에서 삼각파⊇정현파로 되는 경우만이 존재한다.
따라서 삼각파가 증가하는 경우는 PWM신호가 하이에서 로우로 되는 경우만 존재하고 삼각파가 감소하는 경우는 PWM신호가 로우에서 하이로 되는 경우만이 존재하며, 본 발명은 이를 이용하여 삼각파 발생부(2)의 업 카운트중에는 리셋만 가능하게 하고 다운 카운트중에는 셋트만 가능하게 하여 불필요한 PWM신호의 발생을 없애고자 하는 것으로, 이를 제 6도 및 제 7도와 함께 설명한다.
우선, 상기 삼각파 발생부(2)가 업 카운트시 업/다운 카운트신호는 제 6 도의 (나)와 같이 하이이다.
따라서 이 경우는 노아 게이트(NOR1)의 출력이 항상 로우상태이므로 RS플립플롭(FF1)의 셋트단자(S)는 항상 로우이고 리셋만 가능한 상태가 된다.
만일, 제 6 도의 t1시점에서 PWM신호가 하이에서 로우로 변하면 이 신호는 반전기(INV1)에서 반전되어 하이로 되어 앤드 게이트(AND1)의 출력이 하이로 된다.
따라서 RS플립플롭(FF1)의 리셋단자(R)가 하이상태가 되므로(제 6 도 (다)) RS플립플롭(FF1)의 출력(Q)은 리셋되어 하이에서 로우로 변하게 된다.
즉, PWM신호가 하이에서 로우로 됨에 따라 PWM보정출력신호는 하이에서 로우로 되게 된다.
한편, 이후에 t2-t3의 시점에 불필요한 펄스가 발생하지만 이는 리셋신호로써 동작하므로 PWM보정출력신호는 로우상태를 그대로 유지하게 된다.
또한, 상기 삼각파 발생부(2)의 업/다운 카운트출력이 다운 카운트중일 경우 즉, 삼각파가 감소중일 경우는 업/다운 카운트신호가 로우가 되고( 제 7 도 (나)) RS플립플롭(FF1)의 리셋단자(R) 입력이 로우가 되어 셋트만 가능해진다.
이때, 제 7 도의 t4시점에서 PWM신호가 로우에서 하이로 변하면(제 7 도 (가))이는 반전기(INV2)와 노아 게이트(NOR1)를 통해서 RS플립플롭(FF1)의 셋트단자(S)에 로우에서 하이신호가 입력된다(제 7도 (다)).
따라서 RS플립플롭(FF1)이 셋트되어 PWM보정출력신호가 로우에서 하이로 변하게 된다.
이후에 t5-t6의 불필요한 파형이 입력되어도 RS플립플롭(FF1)은 셋트만 가능하므로 하이에서 로우도 되는 일이 없이 안정되게 로우상태를 유지한다.
즉, 제 6도 및 제 7도의 (가)와 같이 불필요한 PWM펄스가 들어 있는 PWM신호가 제 6 도 및 제 7 도의 (라)와 같이 안정된 PWM보정출력신호로 출력되게 된다.
이상에서 살펴본 바와 같이 본 발명은 종래의 디지탈 PWM회로에서 발생하던 불필요한 PWM신호를 제거함으로써 PWM신호를 사용하는 인버터에서 전력소자의 스트레스, 과열등을 방지하며 시스템의 효율을 높이고 전압파형의 왜곡을 줄일 수 있게 된다.
제 1 도는 종래의 PWM신호발생장치의 블럭 구성도
제 2 도는 제 1 도의 정현파 발생부의 상세 구성도
제 3 도 (가)는 삼각파 및 정현파의 파형도
(나)는 제 1 도에 의해 발생된 PWM신호의 파형도
제 4 도는 본 발명의 PWM신호발생장치의 블럭 구성도
제 5 도는 본 발명의 신호보정부의 상세 구성도
제 6 도 (가)-(라)는 본 발명에 따른 삼각파 증가시의 각부 파형도
제 7 도 (가)-(라)는 본 발명에 따른 삼각파 감소시의 각부 파형도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 정현파 발생부 2 : 삼각파 발생부
3 : 디지탈 비교부 4 : 신호보정부
FF1 : RS플립플롭 AND1 : 앤드 게이트
NOR1 : 노아 게이트 INV1, INV2 : 반전기
Claims (1)
- 정현파신호를 디지탈값으로 발생하는 정현파 발생부와, 삼각파신호를 디지털값으로 발생하는 삼각파 발생부와, 상기 정현파 발생부와 삼각파 발생부의 출력을 비교하여 PWM 신호를 발생하는 디지털 비교부를 구비하는 PWM 신호발생장치에 있어서,상기 디지털 비교부에서 출력되는 PWM 출력신호를 반전시키는 제 1, 제 2 반전기와, 상기 제 1 반전기의 출력과 삼각파 발생부의 업/다운 카운트 출력을 논리곱하는 앤드게이트와, 상기 제 2 반전기의 출력과 삼각파 발생부의 업/다운 카운트 출력을 논리합하여 반전하는 노아게이트와, 상기 앤드게이트의 출력에 의해 리셋되고 상기 노아게이트의 출력에 의해 셋트 되는 RS 플립플롭을 구비한 신호보정부를 더 포함하여 구성됨을 특징으로 하는 PWM 신호발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016191A KR100331793B1 (ko) | 1994-07-06 | 1994-07-06 | 펄스폭변조(pwm)신호발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016191A KR100331793B1 (ko) | 1994-07-06 | 1994-07-06 | 펄스폭변조(pwm)신호발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960006275A KR960006275A (ko) | 1996-02-23 |
| KR100331793B1 true KR100331793B1 (ko) | 2002-08-08 |
Family
ID=37479381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016191A KR100331793B1 (ko) | 1994-07-06 | 1994-07-06 | 펄스폭변조(pwm)신호발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100331793B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498556B1 (ko) * | 2003-03-26 | 2005-07-01 | 엘에스산전 주식회사 | 펄스폭변조 신호 출력 장치의 성능 향상 방법 |
| KR101251768B1 (ko) * | 2011-02-08 | 2013-04-05 | 중앙대학교 산학협력단 | 디지털 펄스 폭 변조기 및 제어 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153219A (ja) * | 1984-01-23 | 1985-08-12 | Tamagawa Seiki Kk | パルス巾変調信号発生回路 |
| JPS6397008A (ja) * | 1986-10-13 | 1988-04-27 | Sawafuji Electric Co Ltd | パルス幅変調波形発生回路 |
| JPS6447121A (en) * | 1987-08-18 | 1989-02-21 | Mitsubishi Electric Corp | Pulse width modulation signal generating circuit |
| JPH02161810A (ja) * | 1988-12-14 | 1990-06-21 | Omron Tateisi Electron Co | Ｐｗｍパルス発生装置 |
-
1994
- 1994-07-06 KR KR1019940016191A patent/KR100331793B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153219A (ja) * | 1984-01-23 | 1985-08-12 | Tamagawa Seiki Kk | パルス巾変調信号発生回路 |
| JPS6397008A (ja) * | 1986-10-13 | 1988-04-27 | Sawafuji Electric Co Ltd | パルス幅変調波形発生回路 |
| JPS6447121A (en) * | 1987-08-18 | 1989-02-21 | Mitsubishi Electric Corp | Pulse width modulation signal generating circuit |
| JPH02161810A (ja) * | 1988-12-14 | 1990-06-21 | Omron Tateisi Electron Co | Ｐｗｍパルス発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006275A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10574218B2 (en) | Digital glitch filter | |
| KR100331793B1 (ko) | 펄스폭변조(pwm)신호발생장치 | |
| KR880000880A (ko) | 비 교 기 | |
| JPH0685633B2 (ja) | ポール・スイッチ点孤制御回路 | |
| JP2678115B2 (ja) | タイマ回路 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| KR960015189A (ko) | 모니터의 수평 출력 트랜지스터의 보호 장치 | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP3196330B2 (ja) | 受像機の過電圧保護回路及び過電圧保護方法 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| KR0147680B1 (ko) | 클럭지연회로 | |
| JPH03188709A (ja) | のこぎり波発生回路 | |
| KR950007876Y1 (ko) | 수평동기신호 안정화 회로 | |
| KR930006135Y1 (ko) | 펄스 발생회로 | |
| KR200145466Y1 (ko) | 리세트신호 발생회로 | |
| SU738070A1 (ru) | Регулируемый инвертор | |
| KR960014138B1 (ko) | 이상폭 클록 발생기를 이용한 메모리 판독 신호 발생 회로 | |
| JPH0645886A (ja) | パルス幅変調回路 | |
| JPH0364119A (ja) | クロック断検出回路 | |
| KR0127477B1 (ko) | 인버터 제어장치 | |
| KR200229406Y1 (ko) | 동기신호 변환회로 | |
| JP3033206B2 (ja) | トリガ発生回路 | |
| JPH07298623A (ja) | 中性点クランプ式インバータ | |
| KR100186311B1 (ko) | 발진기 회로 | |
| RU1798905C (ru) | Широтно-импульсный преобразователь дл цифрового след щего электропривода |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |