JPH0831798B2 - D/a変換器 - Google Patents

D/a変換器

Info

Publication number
JPH0831798B2
JPH0831798B2 JP2303587A JP30358790A JPH0831798B2 JP H0831798 B2 JPH0831798 B2 JP H0831798B2 JP 2303587 A JP2303587 A JP 2303587A JP 30358790 A JP30358790 A JP 30358790A JP H0831798 B2 JPH0831798 B2 JP H0831798B2
Authority
JP
Japan
Prior art keywords
output
pulse width
signal
predetermined value
inverter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2303587A
Other languages
English (en)
Other versions
JPH04172823A (ja
Inventor
哲彦 金秋
▲吉▼一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2303587A priority Critical patent/JPH0831798B2/ja
Publication of JPH04172823A publication Critical patent/JPH04172823A/ja
Publication of JPH0831798B2 publication Critical patent/JPH0831798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号をアナログ信号に変換するD/
A変換器に係り、特にパルス幅変調(以下、PWMと称す)
を用いたものに関する。
従来の技術 近年のディジタルオーディオ機器の進歩に伴い、ディ
ジタル信号とアナログ信号のインターフェースであるD/
A変換器はますますその重要性を増しており、特に高い
変換精度が得られるPWM型のD/A変換器がよく用いられて
いる。
従来のD/A変換器を第4図に示し、その説明を行う
(例えば特開昭62-15931号公報)。
入力されたPWM信号は、一方は直接、他方はインバー
タ3を介してクランパ100に入力され、0〜WREFの電圧
値を有する矩形波信号に波形整形される。この出力はロ
ーパスフィルタ101を介して差動増幅器14により逆相加
算される。このようにして出力のPWM信号に含まれる同
相ノイズが除去でき、また、直流再生も可能である。
発明が解決しようとする課題 しかしながら上記のような構成では、電源遮断時にお
いて、入力信号が“1"(または“0")のレベルで停止し
たとき、差動増幅器14の一側入力にはVREF[V]、+端
子にはインバータ3により0[V]が与えられるため、
出力は負側(または正側)の最大電圧を出力しながら停
止する。即ち、直流の最大レベルを出力したままで電源
を落とすこととなり、この出力をスピーカ(不図示)で
再生した場合、ボコンという大きな音を発生する。
本発明は上記の問題点に鑑み、電源遮断時においても
直流電圧を発生することのないD/A変換器を提供するこ
とを目的とするものである。
課題を解決するための手段 この目的を達成するために本発明のD/A変換器は、タ
イミング信号に同期して取り込まれるディジタル信号を
所定のパルス幅を有するパルス幅信号に変換するパルス
幅変調器と、このパルス幅信号の極性を反転する極性反
転器と、前記パルス幅信号を入力とする一対の相補型ス
イッチング素子による第1のインバータ回路と、前記極
性反転手段の出力を入力とする一対の相補型スイッチン
グ素子による第2のインバータ回路と、電源の遮断を検
出し、検出信号を発生する電源遮断検出手段と、前記検
出信号が発生した後、前記パルス幅信号が所定の値に変
化した時に前記パルス幅信号を前記所定の値に固定し、
また前記極性反転手段の出力が前記所定の値に変化した
時に前記極性反転手段の出力を前記所定の値に固定する
固定手段と、第1,第2のインバータ回路の差分を取り出
し出力するようにしたものである。
作用 上記の構成により本発明は、電源遮断時にいち早く電
源遮断を検出し、第1,第2のインバータ入力をパルス幅
信号と極性反転手段出力がそれぞれ“1"または“0"にな
るのを待って“1"または“0"に固定するようにしたた
め、これらインバータの差分がゼロとなり、直流が出力
されることなく電源を落とすことができるものである。
実施例 以下、図面に基づき本発明の説明を行う。
第1図は本発明によるD/A変換器を示すブロック図で
ある。なお、この図において第4図と同一機能を有する
ものについては同一の符号を付し、詳細な説明は省略す
る。1は入力されるディジタル信号をPWM波形に変換す
るパルス幅変調器である。2は電源遮断検出器であり、
電源がOFFされるとその電圧降下を検出し、出力を“0"
から“1"に変化する。第2図に電源遮断検出器2の具体
的な回路図の一例を示す。20,21は抵抗器であり、22は
ツェナーダイオード、23はトランジスタである。これに
より、電源電圧VDDがツェナー電位より下がるとトラン
ジスタ23がオフし、出力が“0"から“1"に変化する。4,
5,8,9はDフリップフロップであり、クロック端子CKに
与えられる信号の立ち下がりでデータを取り込む。ま
た、セット端子Sに与えられた信号が“0"になると、ク
ロック端子CK、データ入力端子Dに関係なく出力端子Q
は“1"になる。
次に、第1図の動作を第3図に示す波形図と共に説明
する。時刻τ迄の動作は、電源遮断検出器2の出力が
“0"であるので、Dフリップフロップ4,5のQ出力は
“1"となり、ANDゲート6,7は各々パルス幅変調器1の出
力とインバータ3の出力をそのまま出力する。ANDゲー
ト6,7の出力はDフリップフロップ8,9によってシステム
クロックSCKによって波形整形され、インバータ10〜13
がこの波形を出力し、逆相加算器によって逆相加算され
る。以上は第4図に示す従来のD/A変換器と同じであ
る。
時刻τで電源がオフされると、電源遮断検出器2の出
力が“1"になる。すると、Dフリップフロップ4,5はイ
ネーブル状態になり、Dフリップフロップ4は時刻
τ1、Dフリップフロップ5は時刻τ2でそのクロック信
号が立ち下がるため出力端子Qは“0"を出力する。ゆえ
に、ANDゲート6,7は時刻τ1,τ2を境として常に“0"を
出力する。この信号がDフリップフロップ8、インバー
タ10,11を介して差動増幅器14の+端子に、Dフリップ
フロップ9、インバータ12,13を介して−端子に与えら
れる。ここで、差動増幅器14の+端子と−端子の入力電
圧は両方とも0であるので、出力は0となり、直流電圧
が発生しない。
また、Dフリップフロップ4(Dフリップフロップ
5)により、PWM波形の立ち下がり(立ち上がり)に同
期して(即ち、所定の値に変化した時に)インバータ11
(インバータ13)の出力波形が固定されるために、どの
状態で電源が遮断されてもANDゲート6(ANDゲート7)
の出力がグリッチ状になることもなく、安定した動作を
確保することができる。
なお、本実施例において、電源遮断時にインバータ1
1,13の出力を“0"に固定するようにしたが、無論“1"に
固定しても良いことはいうまでもない。要は差動増幅器
14に入力される電圧値が同じになるように制御すれば良
いものである。
発明の効果 以上述べたように本発明は、タイミング信号に同期し
て取り込まれるディジタル信号を所定のパルス幅を有す
るパルス幅信号に変換するパルス幅変調器(1)と、こ
のパルス幅信号の極性を反転する極性反転手段(極性反
転器3)と、前記パルス幅信号の入力とする一対の相補
型スイッチング素子による第1のインバータ回路(AND
ゲート6,Dフリップフロップ8およびインバータ10,11)
と、前記極性反転手段の出力を入力とする一対の相補型
スイッチング素子による第2のシンバータ回路(ANDゲ
ート7,Dフリップフロップ9およびインバータ12,13)
と、電源の遮断を検出し、検出信号を発生する電源遮断
検出手段(電源遮断検出器2)と、前記検出信号が発生
した後、前記パルス幅信号が所定の値に変化した時に前
記パルス幅信号を前記所定の値に固定し、また前記極性
反転手段の出力が前記所定の値に変化した時に前記極性
反転手段の出力を前記所定の値に固定する固定手段(D
フリップフロップ4,5およびANDゲート6,7)と、第1,第
2のインバータ回路の出力差分を取り出し出力する逆相
加算器(差動増幅器14)とを備えたことにより、電源遮
断時に直流出力が発生されることがなく、この出力をス
ピーカで再生した場合にボコンという類のノイズを発生
することがないという優れた効果を有するものである。
【図面の簡単な説明】
第1図は本発明によるD/A変換器の実施例を示すブロッ
ク図、第2図は電源遮断検出器の具体例を示す回路図、
第3図は第1図の各部の波形を示す波形図、第4図は従
来のD/A変換器を示す回路図である。 1……パルス幅変調器、2……電源遮断検出器、14……
差動増幅器。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】タイミング信号に同期して取り込まれるデ
    ィジタル信号を所定のパルス幅を有するパルス幅信号に
    変換するパルス幅変調器と、 前記パルス幅信号の極性を反転する極性反転手段と、 電源の遮断を検出し、検出信号を発生する電源遮断検出
    手段と、 前記パルス幅信号を入力とする一対の相補型スイッチン
    グ素子による第1のインバータ回路と、 前記極性反転手段の出力を入力とする一対の相補型スイ
    ッチング素子による第2のインバータ回路と、 前記検出信号が発生した後、前記パルス幅信号が所定の
    値に変化した時に前記パルス幅信号を前記所定の値に固
    定し、また前記極性反転手段の出力が前記所定の値に変
    化した時に前記極性反転手段の出力を前記所定の値に固
    定する固定手段と、 前記第1のインバータ回路の出力と前記第2のインバー
    タ回路の出力との差分を取り出し出力する逆相加算器と
    を備えたD/A変換器。
JP2303587A 1990-11-07 1990-11-07 D/a変換器 Expired - Fee Related JPH0831798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303587A JPH0831798B2 (ja) 1990-11-07 1990-11-07 D/a変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303587A JPH0831798B2 (ja) 1990-11-07 1990-11-07 D/a変換器

Publications (2)

Publication Number Publication Date
JPH04172823A JPH04172823A (ja) 1992-06-19
JPH0831798B2 true JPH0831798B2 (ja) 1996-03-27

Family

ID=17922799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303587A Expired - Fee Related JPH0831798B2 (ja) 1990-11-07 1990-11-07 D/a変換器

Country Status (1)

Country Link
JP (1) JPH0831798B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581233B (zh) * 2018-12-29 2024-03-15 武汉理工大学 检测燃料电池正负单片电压的装置及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339170Y2 (ja) * 1971-12-17 1978-09-21
JPS5656211U (ja) * 1979-10-05 1981-05-15
JPS5914426U (ja) * 1982-07-19 1984-01-28 日本電気株式会社 入力回路
JPS6215931A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd Da変換器

Also Published As

Publication number Publication date
JPH04172823A (ja) 1992-06-19

Similar Documents

Publication Publication Date Title
US3819953A (en) Differential bucket-brigade circuit
US6853325B2 (en) Pulse width modulation digital amplifier
JP2003318658A (ja) ショック音防止回路
JPH0831798B2 (ja) D/a変換器
KR910006953A (ko) 펄스 검출용 회로 및 이 회로를 포함하는 비디오 레코더
JPH06152269A (ja) スイッチングアンプ
JP2553680B2 (ja) デジタル信号処理回路
JPS61269595A (ja) ビデオ信号処理装置
JP3099312B2 (ja) 位相検出回路
JPS6285513A (ja) スライスレベル自動設定回路
JP2972447B2 (ja) データ転送回路
RU2208864C1 (ru) Реле частоты
JPS61187470A (ja) 電荷結合素子駆動回路
JP2924418B2 (ja) D/a変換装置
JP2595755B2 (ja) バーストゲートパルス切換装置
JPH0419880Y2 (ja)
JP2596183B2 (ja) 垂直ブランキングパルス出力装置
JPH0313118A (ja) Pwm信号出力回路
JPH06132791A (ja) ノイズ除去回路
JPS60257616A (ja) パルス発生回路
JPS62252563A (ja) 磁気記録再生装置
KR960019223A (ko) 디지탈 자기기록재생시스템의 데이타 추출회로
JP2001313963A (ja) ミュート回路
JPS6158059B2 (ja)
JPH0758604A (ja) クロック生成回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees