JP3162742B2 - 波形変換回路 - Google Patents
波形変換回路Info
- Publication number
- JP3162742B2 JP3162742B2 JP20179591A JP20179591A JP3162742B2 JP 3162742 B2 JP3162742 B2 JP 3162742B2 JP 20179591 A JP20179591 A JP 20179591A JP 20179591 A JP20179591 A JP 20179591A JP 3162742 B2 JP3162742 B2 JP 3162742B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- operational amplifier
- phase
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、波形変換回路、特に音
声信号を秘話信号に変換する波形変換回路に関する。一
般に、コードレス電話器は親器から１００ｍ程度離れた
場所からでも通話が可能で（小電力タイプ）きわめて利
便性の高い通信機器であるが、通話内容の秘匿性に欠け
る欠点があり、低コストでかつ組み込み易い秘話装置の
開発が望まれている。
声信号を秘話信号に変換する波形変換回路に関する。一
般に、コードレス電話器は親器から１００ｍ程度離れた
場所からでも通話が可能で（小電力タイプ）きわめて利
便性の高い通信機器であるが、通話内容の秘匿性に欠け
る欠点があり、低コストでかつ組み込み易い秘話装置の
開発が望まれている。
【０００２】
【従来の技術】音声秘話の原理は、いわゆる標本化定理
に基づくもので以下のように説明できる。音声（ここで
言う音声とは可聴周波数帯域に含まれる様々な音源の総
称である）の周波数スペクトルは、ほぼ０Ｈｚから４Ｋ
Ｈｚ程度までの拡がりをもっており、この音声周波数で
キャリア周波数ｆｓを振幅変調すると、ｆｓからｆｓ＋
４ＫＨｚまでの幅を持つ上側帯波と、ｆｓからｆｓ−４
ＫＨｚまでの幅を持つ下側帯波が作られる。上側帯波の
スペクトルは元の音声スペクトルと同じであるが、下側
帯波は元の音声スペクトルを丁度反転させた形となるの
で、この下側帯波を秘話信号に使用する。
に基づくもので以下のように説明できる。音声（ここで
言う音声とは可聴周波数帯域に含まれる様々な音源の総
称である）の周波数スペクトルは、ほぼ０Ｈｚから４Ｋ
Ｈｚ程度までの拡がりをもっており、この音声周波数で
キャリア周波数ｆｓを振幅変調すると、ｆｓからｆｓ＋
４ＫＨｚまでの幅を持つ上側帯波と、ｆｓからｆｓ−４
ＫＨｚまでの幅を持つ下側帯波が作られる。上側帯波の
スペクトルは元の音声スペクトルと同じであるが、下側
帯波は元の音声スペクトルを丁度反転させた形となるの
で、この下側帯波を秘話信号に使用する。
【０００３】秘話信号変換における振幅変調は、音声信
号ＶIのエンベロープを周波数ｆｓの周期でサンプリン
グすることである。例えばＶIを図３（ａ）に示すよう
なサイン波と考えると、直感的には同図（ｂ）に示すよ
うに、キャリア信号の波高をサイン波のエンベロープに
沿って切り揃えることに相当する。ここで、図３からも
判るように、ｆｓの正・負ピークは、ＶIの正側のエン
ベロープと、この正側エンベロープを負側に折り返した
形の負側のエンベロープとに交互に現れる。
号ＶIのエンベロープを周波数ｆｓの周期でサンプリン
グすることである。例えばＶIを図３（ａ）に示すよう
なサイン波と考えると、直感的には同図（ｂ）に示すよ
うに、キャリア信号の波高をサイン波のエンベロープに
沿って切り揃えることに相当する。ここで、図３からも
判るように、ｆｓの正・負ピークは、ＶIの正側のエン
ベロープと、この正側エンベロープを負側に折り返した
形の負側のエンベロープとに交互に現れる。
【０００４】図４は、かかる信号変換操作を行うための
従来回路（波形変換回路を含む回路）である。オペアン
プ１０（差動増幅器）の−側入力と＋側入力のそれぞれ
に繋がるスイッチ１１、１２を、周波数ｆｓに同期して
同時に切り換える。スイッチ１１、１２が実線位置に切
り換えられているときは、ＶIがオペアンプ１０の−入
力に与えられ、オペアンプ１０は「反転増幅器」として
動作する。一方、スイッチ１１、１２が破線位置に切り
換えられているときは、ＶIがオペアンプ１０の＋入力
に与えられ、オペアンプ１０は「非反転増幅器」として
動作する。
従来回路（波形変換回路を含む回路）である。オペアン
プ１０（差動増幅器）の−側入力と＋側入力のそれぞれ
に繋がるスイッチ１１、１２を、周波数ｆｓに同期して
同時に切り換える。スイッチ１１、１２が実線位置に切
り換えられているときは、ＶIがオペアンプ１０の−入
力に与えられ、オペアンプ１０は「反転増幅器」として
動作する。一方、スイッチ１１、１２が破線位置に切り
換えられているときは、ＶIがオペアンプ１０の＋入力
に与えられ、オペアンプ１０は「非反転増幅器」として
動作する。
【０００５】すなわち、この波形変換回路は、周波数ｆ
ｓに同期してＶIのエンベロープを正極性と負極性に交
互に増幅するので、図３（ｂ）に示すような振幅変調波
形を生成することができる。なお、波形変換回路の後ろ
に繋がれた回路は、下側帯波を取り出すためのフィルタ
であり、一般にスイッチトキャパシタフィルタ（ＳＣ
Ｆ：switched capacitor filter）が使用される。１３
はＳＣＦのオペアンプ、１４は積分コンデンサである。
ｓに同期してＶIのエンベロープを正極性と負極性に交
互に増幅するので、図３（ｂ）に示すような振幅変調波
形を生成することができる。なお、波形変換回路の後ろ
に繋がれた回路は、下側帯波を取り出すためのフィルタ
であり、一般にスイッチトキャパシタフィルタ（ＳＣ
Ｆ：switched capacitor filter）が使用される。１３
はＳＣＦのオペアンプ、１４は積分コンデンサである。
【０００６】ところで、上記の波形変換回路にあっては
オペアンプ１０が必須であるから、ＳＣＦを複数備える
場合に装置コストが上昇するという不都合がある。各Ｓ
ＣＦごとに波形変換回路が必要で、オペアンプは一般に
高価格であるからである。そこで、本願発明者は先に、
オペアンプを不要にした波形変換回路を提案している
（特願平２−２５１０５９号 平成２年９月２０日出
願）。
オペアンプ１０が必須であるから、ＳＣＦを複数備える
場合に装置コストが上昇するという不都合がある。各Ｓ
ＣＦごとに波形変換回路が必要で、オペアンプは一般に
高価格であるからである。そこで、本願発明者は先に、
オペアンプを不要にした波形変換回路を提案している
（特願平２−２５１０５９号 平成２年９月２０日出
願）。
【０００７】この先願回路は、図５（ａ）（ｂ）に示す
ようにオペアンプ（但し、上記ＳＣＦのオペアンプ１３
である）の−入力とＶIの間に、第１のスイッチＳ1、キ
ャパシタＣ1及び第２のスイッチＳ2をシリーズ接続して
構成する。図５（ａ）は、Ｓ 1とＳ2を「同相」で切り換
えた場合の図であり、この場合、オペアンプ１３を含む
回路は「反転積分器」として動作する。また、図５
（ｂ）は、Ｓ1とＳ2を「逆相」で切り換えた場合の図で
あり、この場合、オペアンプ１３を含む回路は「非反転
積分器」として動作する。なお、何れの場合もＣ1及び
Ｓ2の接続点とオペアンプ１３の出力Ｖｏ（以下、ＳＣ
Ｆ出力）との間に、キャパシタ（図５（ａ）の符号１５
参照）を接続すれば反転増幅器または非反転増幅器とす
ることもできる。
ようにオペアンプ（但し、上記ＳＣＦのオペアンプ１３
である）の−入力とＶIの間に、第１のスイッチＳ1、キ
ャパシタＣ1及び第２のスイッチＳ2をシリーズ接続して
構成する。図５（ａ）は、Ｓ 1とＳ2を「同相」で切り換
えた場合の図であり、この場合、オペアンプ１３を含む
回路は「反転積分器」として動作する。また、図５
（ｂ）は、Ｓ1とＳ2を「逆相」で切り換えた場合の図で
あり、この場合、オペアンプ１３を含む回路は「非反転
積分器」として動作する。なお、何れの場合もＣ1及び
Ｓ2の接続点とオペアンプ１３の出力Ｖｏ（以下、ＳＣ
Ｆ出力）との間に、キャパシタ（図５（ａ）の符号１５
参照）を接続すれば反転増幅器または非反転増幅器とす
ることもできる。
【０００８】図６はＳ1（又はＳ2）の回路図であり、Ｍ
ＯＳトランジスタからなる２組のスイッチングゲートＧ
1、Ｇ2を使用する。図中のＰはＰチャネルＭＯＳ、Ｎは
ＮチャネルＭＯＳを表す。２組のスイッチングゲートＧ
1、Ｇ2は、４つのクロック信号（ＣＫAB、ＸＣＫAB、Ｃ
ＫBC及びＸＣＫBC）の論理に従って動作し、端子Ａ−Ｂ
間とＢ−Ｃ間をオン／オフする。なお、クロック信号の
ＡＢ（またはＢＣ）は対応する端子番号を表し、Ｘは負
論理を表している。ＣＫABが論理１（ハイレベル）で、
かつＸＣＫABが論理０（ローレベル）のときには、Ｇ1
がオンとなって端子Ａ−Ｂ間が接続され、ＣＫBCが論理
１（ハイレベル）で、かつＸＣＫBCが論理０（ローレベ
ル）のときには、Ｇ2がオンとなって端子Ｂ−Ｃ間が接
続される。
ＯＳトランジスタからなる２組のスイッチングゲートＧ
1、Ｇ2を使用する。図中のＰはＰチャネルＭＯＳ、Ｎは
ＮチャネルＭＯＳを表す。２組のスイッチングゲートＧ
1、Ｇ2は、４つのクロック信号（ＣＫAB、ＸＣＫAB、Ｃ
ＫBC及びＸＣＫBC）の論理に従って動作し、端子Ａ−Ｂ
間とＢ−Ｃ間をオン／オフする。なお、クロック信号の
ＡＢ（またはＢＣ）は対応する端子番号を表し、Ｘは負
論理を表している。ＣＫABが論理１（ハイレベル）で、
かつＸＣＫABが論理０（ローレベル）のときには、Ｇ1
がオンとなって端子Ａ−Ｂ間が接続され、ＣＫBCが論理
１（ハイレベル）で、かつＸＣＫBCが論理０（ローレベ
ル）のときには、Ｇ2がオンとなって端子Ｂ−Ｃ間が接
続される。
【０００９】図５の第１のスイッチＳ1及び第２のスイ
ッチＳ2には、それぞれ専用のクロック信号が与えられ
ている。図７はそのタイミングチャートであり、ＣＫは
マスタクロック信号、ＭＵＬはｆｓの周期ごとに論理が
反転するキャリア信号、ＣＫ1A B、ＸＣＫ1AB、ＣＫ1BC
及びＸＣＫ1BCは第１のスイッチＳ1用のクロック信号、
ＣＫ2AB、ＸＣＫ2AB、ＣＫ2BC及びＸＣＫ2BCは第２のス
イッチＳ2用のクロック信号である。ＭＵＬの論理１期
間では、Ｓ1用のクロック信号とＳ2用のクロック信号が
同相で変化するようになっており、また、ＭＵＬの論理
０期間では、逆相で変化するようになっている。例え
ば、図中の（イ）と（ロ）のペア及び（ハ）と（ニ）の
ペアが同相関係にあり、あるいは、（ホ）と（ヘ）のペ
ア及び（ト）と（チ）のペアが逆相関係にある。
ッチＳ2には、それぞれ専用のクロック信号が与えられ
ている。図７はそのタイミングチャートであり、ＣＫは
マスタクロック信号、ＭＵＬはｆｓの周期ごとに論理が
反転するキャリア信号、ＣＫ1A B、ＸＣＫ1AB、ＣＫ1BC
及びＸＣＫ1BCは第１のスイッチＳ1用のクロック信号、
ＣＫ2AB、ＸＣＫ2AB、ＣＫ2BC及びＸＣＫ2BCは第２のス
イッチＳ2用のクロック信号である。ＭＵＬの論理１期
間では、Ｓ1用のクロック信号とＳ2用のクロック信号が
同相で変化するようになっており、また、ＭＵＬの論理
０期間では、逆相で変化するようになっている。例え
ば、図中の（イ）と（ロ）のペア及び（ハ）と（ニ）の
ペアが同相関係にあり、あるいは、（ホ）と（ヘ）のペ
ア及び（ト）と（チ）のペアが逆相関係にある。
【００１０】したがって、ＭＵＬの前半周期（論理１期
間）ではＳ1とＳ2を同相に切り換えて図５（ａ）に示す
ように反転積分器（又は反転増幅器）を構成でき、一
方、ＭＵＬの後半周期（論理０期間）ではＳ1とＳ2を逆
相に切り換えて図５（ｂ）に示すように非反転積分器
（又は非反転増幅器）を構成できる。以下、ＭＵＬの前
半周期を「反転期間」、後半周期を「非反転期間」と言
う。
間）ではＳ1とＳ2を同相に切り換えて図５（ａ）に示す
ように反転積分器（又は反転増幅器）を構成でき、一
方、ＭＵＬの後半周期（論理０期間）ではＳ1とＳ2を逆
相に切り換えて図５（ｂ）に示すように非反転積分器
（又は非反転増幅器）を構成できる。以下、ＭＵＬの前
半周期を「反転期間」、後半周期を「非反転期間」と言
う。
【００１１】以上の結果、波形変換回路のオペアンプ
（図５のオペアンプはＳＣＦのオペアンプ１３であるこ
とに留意）が不要になり、コスト的に好ましいものとす
ることができる。
（図５のオペアンプはＳＣＦのオペアンプ１３であるこ
とに留意）が不要になり、コスト的に好ましいものとす
ることができる。
【００１２】
【発明が解決しようとする課題】しかしながら、かかる
先願の波形変換回路にあっては、「反転期間」と「非反
転期間」で取り出されるＳＣＦ出力Ｖｏの間に、マスタ
クロックＣＫの半周期に相当する時間のずれがあり、秘
話信号中に雑音（元の音声成分）が乗っていわゆる原音
リークが起こることがあった。
先願の波形変換回路にあっては、「反転期間」と「非反
転期間」で取り出されるＳＣＦ出力Ｖｏの間に、マスタ
クロックＣＫの半周期に相当する時間のずれがあり、秘
話信号中に雑音（元の音声成分）が乗っていわゆる原音
リークが起こることがあった。
【００１３】すなわち、図７のタイミングチャートから
理解されるように、反転期間では、（イ）及び（ロ）で
Ｓ1とＳ2のＡ−Ｂ間が同時に導通して直ちにＳＣＦ出力
Ｖｏが得られるのに対し、非反転期間では、Ｓ1が導通
（ホ）してからＣＫの半周期後にＳ2が導通（リ）する
ので、その遅れに相当するだけのずれを伴ってＶｏが取
り出される。
理解されるように、反転期間では、（イ）及び（ロ）で
Ｓ1とＳ2のＡ−Ｂ間が同時に導通して直ちにＳＣＦ出力
Ｖｏが得られるのに対し、非反転期間では、Ｓ1が導通
（ホ）してからＣＫの半周期後にＳ2が導通（リ）する
ので、その遅れに相当するだけのずれを伴ってＶｏが取
り出される。
【００１４】図８はずれを生じたＶｏのタイミングチャ
ートであり、この図では説明の簡単化のために、Ｖｏの
取り出しタイミングをＣＫの立上りと立ち下がりに対応
させている。すなわち、反転期間では、タイミングｔ
ａ、ｔｂ……におけるＶIのレベルでＶｏのレベルを決
定し、あるいは、非反転期間では、タイミングｔａ’、
ｔｂ’……におけるＶIのレベルでＶｏのレベルを決定
する。ｔａ、ｔｂとｔａ’、ｔｂ’の間には、ＣＫの半
周期に相当するずれがあり、このずれは図７の（ホ）−
（リ）間の距離に等しい。
ートであり、この図では説明の簡単化のために、Ｖｏの
取り出しタイミングをＣＫの立上りと立ち下がりに対応
させている。すなわち、反転期間では、タイミングｔ
ａ、ｔｂ……におけるＶIのレベルでＶｏのレベルを決
定し、あるいは、非反転期間では、タイミングｔａ’、
ｔｂ’……におけるＶIのレベルでＶｏのレベルを決定
する。ｔａ、ｔｂとｔａ’、ｔｂ’の間には、ＣＫの半
周期に相当するずれがあり、このずれは図７の（ホ）−
（リ）間の距離に等しい。
【００１５】Ｖｏは、ＣＫの一周期ごとに段々と変化す
る波形であり、各段の高さ（波形振幅）は、それぞれの
取込みタイミング時点におけるＶIの振幅に依存する。
したがって、非反転期間でのＶｏの高さが、ＣＫの半周
期分遅れたタイミングｔａ’、ｔｂ’……によって決ま
るために、図８中のハッチングで示す部分（ヌ）（オ）
が余分となり、この部分に起因して原音リークが発生す
るのである。
る波形であり、各段の高さ（波形振幅）は、それぞれの
取込みタイミング時点におけるＶIの振幅に依存する。
したがって、非反転期間でのＶｏの高さが、ＣＫの半周
期分遅れたタイミングｔａ’、ｔｂ’……によって決ま
るために、図８中のハッチングで示す部分（ヌ）（オ）
が余分となり、この部分に起因して原音リークが発生す
るのである。
【００１６】本発明は、このような問題点に鑑みてなさ
れたもので、原音からの周波数変換精度を向上し、原音
リークを防止することを目的としている。
れたもので、原音からの周波数変換精度を向上し、原音
リークを防止することを目的としている。
【００１７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、所定のクロック信号に同期して容量の一
端側電極を入力アナログ信号と所定の定電位に交互に切
り換える第１のスイッチと、所定のクロック信号に同期
して容量の他端側電極を差動増幅器の入力と所定の定電
位に交互に切り換える第２のスイッチと、前記第１のス
イッチと第２のスイッチの切換え動作をコントロールす
ると共に、所定の制御周期ごとに該切換え動作を同相と
逆相に入れ替える制御手段と、を備える波形変換回路に
おいて、前記所定のクロック信号に同期して前記入力ア
ナログ信号をサンプリングするサンプリング手段を設
け、該サンプリング手段の出力を前記第１のスイッチに
与えるようにしたことを特徴とする。
成するために、所定のクロック信号に同期して容量の一
端側電極を入力アナログ信号と所定の定電位に交互に切
り換える第１のスイッチと、所定のクロック信号に同期
して容量の他端側電極を差動増幅器の入力と所定の定電
位に交互に切り換える第２のスイッチと、前記第１のス
イッチと第２のスイッチの切換え動作をコントロールす
ると共に、所定の制御周期ごとに該切換え動作を同相と
逆相に入れ替える制御手段と、を備える波形変換回路に
おいて、前記所定のクロック信号に同期して前記入力ア
ナログ信号をサンプリングするサンプリング手段を設
け、該サンプリング手段の出力を前記第１のスイッチに
与えるようにしたことを特徴とする。
【００１８】
【作用】本発明では、所定のクロック信号に同期して入
力アナログ信号がサンプリングされ、そのサンプリング
された信号が第１のスイッチに与えられる。したがっ
て、第１のスイッチ及び第２のスイッチを逆相に制御し
ている期間においても所定のクロック信号ごとにＶIを
取り込むことができ、ＶｏのレベルをＶIのエンベロー
プに一致させることができる。
力アナログ信号がサンプリングされ、そのサンプリング
された信号が第１のスイッチに与えられる。したがっ
て、第１のスイッチ及び第２のスイッチを逆相に制御し
ている期間においても所定のクロック信号ごとにＶIを
取り込むことができ、ＶｏのレベルをＶIのエンベロー
プに一致させることができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係る波形変換回路の一実施例を示
す図である。図１において、２０は第１のスイッチ、２
１は第２のスイッチである。第１のスイッチ２０は、所
定の４相クロック信号ＣＫ1……に同期して容量２２の
一端側電極２２ａを入力アナログ信号ＶI’と所定の定
電位ＶR（ＶRは例えばＶCC／２）に交互に切り換えるも
の、また、第２のスイッチ２１は、所定の４相クロック
信号Ｓ2……に同期して容量２２の他端側電極２２ｂを
ＳＣＦのオペアンプ２３（差動増幅器）の−入力と所定
の定電位ＶR（ＶRは例えばＶCC／２）に交互に切り換え
るものである。ここで、ＣＫ1は、例えば図７のＣ
Ｋ1AB、ＸＣＫ1AB、ＣＫ1BC及びＸＣＫ1BCのタイミング
と同じであり、また、ＣＫ2……は、図７のＣＫ2AB、Ｘ
ＣＫ2AB、ＣＫ2BC及びＸＣＫ2BCのタイミングと同じで
ある。
する。図１は本発明に係る波形変換回路の一実施例を示
す図である。図１において、２０は第１のスイッチ、２
１は第２のスイッチである。第１のスイッチ２０は、所
定の４相クロック信号ＣＫ1……に同期して容量２２の
一端側電極２２ａを入力アナログ信号ＶI’と所定の定
電位ＶR（ＶRは例えばＶCC／２）に交互に切り換えるも
の、また、第２のスイッチ２１は、所定の４相クロック
信号Ｓ2……に同期して容量２２の他端側電極２２ｂを
ＳＣＦのオペアンプ２３（差動増幅器）の−入力と所定
の定電位ＶR（ＶRは例えばＶCC／２）に交互に切り換え
るものである。ここで、ＣＫ1は、例えば図７のＣ
Ｋ1AB、ＸＣＫ1AB、ＣＫ1BC及びＸＣＫ1BCのタイミング
と同じであり、また、ＣＫ2……は、図７のＣＫ2AB、Ｘ
ＣＫ2AB、ＣＫ2BC及びＸＣＫ2BCのタイミングと同じで
ある。
【００２０】２４はこれらの４相クロック信号ＣＫ1、
ＣＫ2を生成するクロック生成回路であり、クロック生
成回路２４は、マスタクロック信号ＣＫに同期して第１
のスイッチ２０と第２のスイッチ２１のオン／オフ動作
を制御し、かつキャリア信号ＭＵＬの周期（所定の制御
周期）ごとにそのオン／オフ動作を「同相」と「逆相」
に入れ替えるものである。したがって、クロック生成回
路２４は制御手段として機能するものである。
ＣＫ2を生成するクロック生成回路であり、クロック生
成回路２４は、マスタクロック信号ＣＫに同期して第１
のスイッチ２０と第２のスイッチ２１のオン／オフ動作
を制御し、かつキャリア信号ＭＵＬの周期（所定の制御
周期）ごとにそのオン／オフ動作を「同相」と「逆相」
に入れ替えるものである。したがって、クロック生成回
路２４は制御手段として機能するものである。
【００２１】２５はサンプルホールド回路又はＳＣＦに
よって構成されたサンプリング手段であり、サンプリン
グ手段２５は、マスタクロックＣＫに同期して入力アナ
ログ信号ＶIをサンプリングし、そのサンプリング信号
ＶI’を前記第１のスイッチ２０に与えるものである。
このような構成において、第１のスイッチ２０と第２の
スイッチ２１が「同相」で制御されているとき（図５
（ａ）参照）、オペアンプ２３は「反転積分器」として
動作し、一方、第１のスイッチ２０と第２のスイッチ２
１が「逆相」で制御されているとき（図５（ｂ）参
照）、オペアンプ２３は「非反転積分器」として動作す
る。あるいは、図中破線で示すように、容量２２の他端
側電極２２ｂとオペアンプ２３の出力Ｖｏとの間を容量
２６及びスイッチ２７で接続すると、それぞれ「反転増
幅器」または「非反転増幅器」として動作する。
よって構成されたサンプリング手段であり、サンプリン
グ手段２５は、マスタクロックＣＫに同期して入力アナ
ログ信号ＶIをサンプリングし、そのサンプリング信号
ＶI’を前記第１のスイッチ２０に与えるものである。
このような構成において、第１のスイッチ２０と第２の
スイッチ２１が「同相」で制御されているとき（図５
（ａ）参照）、オペアンプ２３は「反転積分器」として
動作し、一方、第１のスイッチ２０と第２のスイッチ２
１が「逆相」で制御されているとき（図５（ｂ）参
照）、オペアンプ２３は「非反転積分器」として動作す
る。あるいは、図中破線で示すように、容量２２の他端
側電極２２ｂとオペアンプ２３の出力Ｖｏとの間を容量
２６及びスイッチ２７で接続すると、それぞれ「反転増
幅器」または「非反転増幅器」として動作する。
【００２２】ここで、Ｖoは、第２のスイッチ２１が実
線位置に切り換えられているときにオペアンプ２３から
取り出されるが、非反転期間の取り出しタイミングはＣ
Ｋの半周期だけ遅れる。本実施例では、ＣＫに同期して
常に同じタイミングで入力アナログ信号ＶIをサンプリ
ングするようにし、そのサンプリング信号ＶI’を第１
のスイッチ２０に与えるようにしている。
線位置に切り換えられているときにオペアンプ２３から
取り出されるが、非反転期間の取り出しタイミングはＣ
Ｋの半周期だけ遅れる。本実施例では、ＣＫに同期して
常に同じタイミングで入力アナログ信号ＶIをサンプリ
ングするようにし、そのサンプリング信号ＶI’を第１
のスイッチ２０に与えるようにしている。
【００２３】したがって、図２に示すように、ＣＫの立
上り時点（下向きの矢印参照）のＶ I値でＶｏの振幅を
設定でき、ＶIのエンベロープに沿った正確なＶｏ波形
を得ることができる。その結果、音声周波数の漏れを少
なくして原音リークを抑えることができ、音質劣化を防
止して秘話装置の性能改善を図ることができる。
上り時点（下向きの矢印参照）のＶ I値でＶｏの振幅を
設定でき、ＶIのエンベロープに沿った正確なＶｏ波形
を得ることができる。その結果、音声周波数の漏れを少
なくして原音リークを抑えることができ、音質劣化を防
止して秘話装置の性能改善を図ることができる。
【００２４】
【発明の効果】本発明によれば、原音からの波形変換精
度を向上でき、原音リークを防止して例えば秘話装置の
性能改善を図ることができる。
度を向上でき、原音リークを防止して例えば秘話装置の
性能改善を図ることができる。
【図１】一実施例の構成図である。
【図２】一実施例の変換波形のタイミングチャートであ
る。
る。
【図３】従来技術の振幅変調の概念図である。
【図４】従来技術の構成図である。
【図５】先願技術の構成図である。
【図６】先願技術の第１のスイッチ及び第２のスイッチ
に共通の構成図である。
に共通の構成図である。
【図７】先願技術の第１のスイッチ用及び第２のスイッ
チ用クロック信号のタイミングチャートである。
チ用クロック信号のタイミングチャートである。
【図８】先願技術の変換波形のタイミングチャートであ
る。
る。
２０：第１のスイッチ ２１：第２のスイッチ ２２：容量 ２２ａ：一方側電極 ２２ｂ：他方側電極 ２３：オペアンプ（差動増幅器） ２４：クロック生成回路（制御手段） ２５：サンプリング手段
───────────────────────────────────────────────────── フロントページの続き 審査官 青木 重徳 (56)参考文献 特開 昭58−7903（ＪＰ，Ａ) 特開 平４−129405（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04K 1/00 - 1/10 H03C 1/00 H04M 1/68
Claims (1)
- 【請求項１】所定のクロック信号に同期して容量の一端
側電極を入力アナログ信号と所定の定電位に交互に切り
換える第１のスイッチと、 所定のクロック信号に同期して容量の他端側電極を差動
増幅器の入力と所定の定電位に交互に切り換える第２の
スイッチと、 前記第１のスイッチと第２のスイッチの切換え動作をコ
ントロールすると共に、所定の制御周期ごとに該切換え
動作を同相と逆相に入れ替える制御手段と、を備える波
形変換回路において、 前記所定のクロック信号に同期して前記入力アナログ信
号をサンプリングするサンプリング手段を設け、該サン
プリング手段の出力を前記第１のスイッチに与えるよう
にしたことを特徴とする波形変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20179591A JP3162742B2 (ja) | 1991-08-12 | 1991-08-12 | 波形変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20179591A JP3162742B2 (ja) | 1991-08-12 | 1991-08-12 | 波形変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548598A JPH0548598A (ja) | 1993-02-26 |
| JP3162742B2 true JP3162742B2 (ja) | 2001-05-08 |
Family
ID=16447063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20179591A Expired - Fee Related JP3162742B2 (ja) | 1991-08-12 | 1991-08-12 | 波形変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162742B2 (ja) |
-
1991
- 1991-08-12 JP JP20179591A patent/JP3162742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548598A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3819953A (en) | Differential bucket-brigade circuit | |
| JP3162742B2 (ja) | 波形変換回路 | |
| JPS626536A (ja) | 信号変換装置 | |
| JP3326619B2 (ja) | Ｐｗｍ回路 | |
| ATE291791T1 (de) | Erzeugung von zwei durch 90 grad phasenverschobene signale | |
| SU1351526A3 (ru) | Генератор сигналов | |
| JPH0296422A (ja) | クロック発生回路 | |
| US4367670A (en) | Envelope generator employing dual charge pump | |
| KR100476874B1 (ko) | 전하결합소자신호처리용아날로그블록 | |
| JPH0323708Y2 (ja) | ||
| SU1534699A1 (ru) | Устройство дл фазового управлени автономным инвертором тока с самовозбуждением | |
| JPS5855511B2 (ja) | 電子楽器のアンサンブル効果装置 | |
| JP3442245B2 (ja) | 共通線式インターホン装置 | |
| SU1171977A1 (ru) | Усилитель класса Д | |
| RU2106740C1 (ru) | Многокаскадный усилитель | |
| SU828409A1 (ru) | Дельта-модул тор | |
| JPH0831798B2 (ja) | Ｄ／ａ変換器 | |
| SU1697259A1 (ru) | Синхронный фильтр | |
| SU1700721A1 (ru) | Устройство дл управлени инвертором напр жени | |
| JPS60127831A (ja) | ミユ−テイング装置 | |
| JPH03131124A (ja) | オーディオ再生回路 | |
| JPH0122767B2 (ja) | ||
| JPH026031B2 (ja) | ||
| JPH05308225A (ja) | 二重平衡変調器 | |
| JPS62277814A (ja) | Ｄａコンバ−タ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |