SU1534699A1 - Устройство дл фазового управлени автономным инвертором тока с самовозбуждением - Google Patents
Устройство дл фазового управлени автономным инвертором тока с самовозбуждением Download PDFInfo
- Publication number
- SU1534699A1 SU1534699A1 SU874352532A SU4352532A SU1534699A1 SU 1534699 A1 SU1534699 A1 SU 1534699A1 SU 874352532 A SU874352532 A SU 874352532A SU 4352532 A SU4352532 A SU 4352532A SU 1534699 A1 SU1534699 A1 SU 1534699A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- control
- unit
- key
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано в статических преобразовател х. Цель изобретени - повышение точности регулировани и расширение диапазона регулировани . Устройство дл фазового управлени автономным инвертором тока с самовозбуждением, осуществл ющее принцип многошаговых разверток, содержит четыре блока формировани сигнала управлени , блок формировани сигнала коррекции, блок управлени . Устройство позвол ет получить импульсы управлени тиристорами инвертора независимо по положительным и отрицательным полуволнам выходного напр жени инвертора в моменты времени, определ емые с учетом изменени длительности положительных и отрицательных полуволн в переходном режиме в предположении линейного изменени частоты выходного напр жени . 9 ил.
Description
Изобретение относитс к преобразовательной технике и может быть использовано дл управлени тиристорами инвертора, вл ющегос составной частью двухзвенного преобразовател частоты, которые примен ютс в электротермии в качестве источников питани установок высокочастотной закалки и плавки металлов.
Цель изобретени - повышение точности регулировани и расширение диапазона регулировани .
На фиг.1 представлена функциональна схема устройства дл фазового управлени автономным инвертором тока с самовозбуждением; на фиг.2 - структурна схема первого и второго блоков формировани сигнала управлени ; на
фиг.З - структурна схема третьего и четвертого блоков формировани сигнала управлени ; на фиг.4 - структурна схема блока формировани сигнала коррекции; на фиг.5 - структурна схема блока управлени ; на фиг.6-9 - временные диаграммы, по сн ющие работу устройства.
Устройство дл фазового управлени содержит четыре блока J-4 формировани сигнала управлени (фиг.1), каждый из которых имеет четыре информационных входа, два выхода и четыре управл ющих входа, блок 5 формировани сигнала коррекции, имеющий четыре информационных входа, четыре выхода и восемь управл ющих входов, и блок 6 управлени , имеющий п ть входов и
СП
со
Јь С&
х со
шестнадцать выходов. На первые информационные входы всех четырех блоков J1-4 формировани сигнала управлени по- Ьтупает опорное напр жение Uon, на рторые - напр жение управлени U,., а третьи входы блоков 1-4 формировани сигнала управлени соединены с общей точкой схемы. Каждый первый выход блоков 1-4 формировани сигнала управлени соединен соответственно с одним из четырех информационных входов блока 5 формировани сигнала коррекции , каждый второй выход блоков 1-4 формировани сигнала управлени - со- ответственно с вторым, третьим, четвертым и п тым входами блока 6 управлени , а на первый вход блока управлени поступает синхронизирующий сигнал UH, пропорциональный выходному напр жению инвертора тока.
Каждый из четырех выходов блока 5 формировани сигнала коррекции соединен с четвертым информационным входом одного из блоков 1-4 формировани сигнала управлени соответственно. Пер- ;вые четыре выхода блока 6 управлени соединены с первыми четырьм управл ющими входами блока 5 формировани сигнала коррекции. П тый выход блока 6 управлени соединен с первым управл ющим входом блока 1 формировани сигнала управлени и третьим управл ющим входом блока 4 формировани сигнала управлени . Шестой вход блока 6 управлени соединен с вторым управл ющим входом блока 1 формировани сигнала управлени и п тым управл ющим входом блока 5 формировани сигнала коррекции. Седьмой выход блока 6 управлени соединен с четвертым управл ющим входом блока 1 формировани сигнала управлени . Восьмой выход блока 6 управлени соединен с первым управл ющим входом блока 2 формирова- ни сигнала управлени и третьим управл ющим входом блока 3 формировани сигнала управлени . Дев тый выход блока 6 управлени соединен с вторым управл ющим входом блока 2 формирова- ни сигнала управлени и шестым управл ющим входом блока 5 формировани сигнала коррекции. Дес тый выход блока 6 управлени соединен с четвертью управл ющим входом блока 2 формировани сигнала управлени .
Одиннадцатый выход блока 6 управлени соединен с первым управл ющим входом блока 3 формировани сигнала
0
5 0
5 45 Q
0
5
0
5
управлени и первым управл ющим входом блока 1 формировани сигнала управлени . Двенадцатый выход блока 6 управлени соединен с вторым управл ющим входом блока 3 формировани сигнала управлени и седьмым управл ющим входом блока 5 формировани сигнала коррекции. Тринадцатый выход блока 6 управлени соединен с четвертым управл ющим входом блока 3 формировани сигнала управлени . Четырнадцатый выход блока 6 управлени соединен с первым управл ющим входом блока 4 формировани сигнала управлени и третьим управл ющим входом блока 2 формировани сигнала управлени . П тнадцатый выход блока 6 управлени соединен с вторым управл ющим входом блока 4 формировани сигнала управлени и восьмым управл ющим входом блока 5 формировани сигнала коррекции. Шестнадцатый выход блока 6 управлени соединен с четвертым управл ющим входом блока 4 формировани сигнала уп- равлени .
Блок I формировани сигнала управлени (фиг.2) содержит интегратор 7, сумматор 8, компаратор 9 и ключи 10-13. Информационные входы ключей 10-12 вл ютс первыми трем информационными входами блока 1 формировани сигнала управлени . Выходы ключей 10-12 подключены к входу интегратора 7, а ключ 13 соедин ет вход и выход интегратора 7. Выход интегратора 7 подключен к неинвертирующему входу сумматора 8, инвертирующий вход которого вл етс четвертым информационным входом блока I Формировани сигнала управлени . Выход сумматора 8 соединен с входом компаратора 9, выход которого вл етс вторым выходом блока 1 формировани сигнала управлени , а выход интегратора 7 - первым выходом блока 1 формировани сигнала управлени . Четырьм управл ющими входами блока 1 формироьани сигнала управлени вл ютс управл ющие входы ключей 10-13 соответственно ,
Аналогичным образом выполнен блок 2 формировани сигнала управлени (фиг.2), содержащий интегратор 14, сумматор 15, компаратор 16 и ключи 17-20, блок 3 формировани сигнала управлени (фиг.З), содержащий интегратор 2J, сумматор 22, компаратор 23. и ключи 24-27, и блок 4 формировани
сигнала управлени (фиг.З), содержащий интегратор 28, сумматор 29, компаратор 30 и ключи 31-34.
Блок 5 формировани сигнала коррекции (фиг.4) выполнен на элементах 35- 52 и содержит четыре устройства 35, 41 , 44 и 50 выборки и хранени , два сумматора 38 и 47 и двенадцать ключей . При этом информационный вход устройства 35 выборки и хранени вл етс первым информационным входом блока 5 формировани сигнала коррекции .
л ющим входом блока 5 формировани сигнала коррекции вл ютс соединен- tabie между собой управл ющие входы ключей 37, 39 и 42, шестым - соединенные между собой управл ющие входы ключей 36, 40 и 43, седьмым - соединенные между собой управл ющие входы ключей 46, 48 и 51 , а восьмым - соединенные между собой управл ющие входы ключей 45, 49 и 52.
Блок 6 управлени (фиг.5) выполнен на элементах 53 - 72 и содержит компаратор 53, инвертирующий усилитель
Выход устройства 35 выборки и хра- jj 55, два триггера со счетным входом
нени через ключ 36 подсоединен с неинвертирующим входом, а через ключ 37 - с инвертирующим входом сумматора 38. Выход сумматора 38 подключен к информационным входам ключей 39 и 40. Выход ключа 39 вл етс первым выходом блока 5 формировани сигнала коррекции, а выход ключа 40 - вторым выходом блока 5 формировани сигнала коррекции.
Информационный вход устройства 41 выборки и хранени вл етс вторым информационным входом блока 5 формировани сигнала коррекции. Выход устройства 4J выборки и хранени через ключ 42 соединен с неинвертирующим, а через ключ 43 - с инвертирующим входом сумматора 38. Третьим информационным входом блока 5 формировани сигнала коррекции вл етс информационный вход устройства 44 выборки и хранени , выход которого через ключ 45 соединен с неинвертирующим, а через ключ 46 - с инвертирующим входом сумматора 47. Выход сумматора 47 соединен с информационными входами ключей 48 и 49,
Выход ключа 48 вл етс третьим выходом блока 5 формировани сигнала коррекции, а выход ключа 49 - четвер- -тым выходом блока формировани сигнала коррекции. Информационный вход устройства 50 выборки и хранени вл етс четвертым информационным входом блока 5 формировани сигнала коррекции . Выход устройства 50 выборки и хранени через ключ 51 соединен с неинвертирующим, а через ключ 52 - с инвертирующим входом сумматора 47. Первыми четырьм управл ющими входами блока 5 формировани сигнала коррекции вл ютс управл ющие входы устройств 35, 41, 44 и 50 выборки и хранени соответственно. П тым управ20
25
30
35
54 и 56, четыре заторможенных мульт вибратора 57-60, восемь элементов И 61, 62, 64, 65, 67, 68, 70 и 71 и ч тыре элемента НЕ.63, 66, 69 и 72. П этом первый вход блока 6 управлени вл етс входом компаратора 53, вых которого соединен с входом первого триггера 54 со счетным входом и чер инвертирующий усилитель 55 с входом второго триггера 56 со счетным вход Пр мой выход триггера 56 соединен с входом заторможенного мультивибрато 57, выход которого вл етс первым выходом блока 6 управлени . Инверсн выход триггера 56 соединен с входом заторможенного мультивибратора 58, выход которого вл етс вторым выхо дом блока 6 управлени . Инверсный в ход триггера 54 соединен с входом з торможенного мультивибратора 59, вы ход которого вл етс третьим выход блока 6 управлени , а пр мой выход триггера 54 соединен с входом затор моженного мультивибратора 60, выход которого вл етс четвертым выходом блока 6 управлени .
Один из входов элемента И 61 сое динен с пр мым выходом триггера 54 счетным входом, другой - с выходом 45 компаратора 53, а выход вл етс п тым выходом блока управлени . Один из входов элемента И 62 соединен с инверсным выходом триггера 54 со счетным входом, другой вл етс вторым входом блока 6 управлени , а выход - шестым входом блока 6 управлени . Вход элемента НЕ 63 соединен с вторым входом блока 6 управлени , а выход вл етс седьмым выходом блока 6 управлени . Один из входов элемента И 64 соединен с инверсным выходом триггера 54 со счетным входом, а дру гой - с выходом компаратора 53. Выхо элемента И 64 вл етс восьмым выхо40
50
55
0
5
0
5
54 и 56, четыре заторможенных мультивибратора 57-60, восемь элементов И 61, 62, 64, 65, 67, 68, 70 и 71 и четыре элемента НЕ.63, 66, 69 и 72. При этом первый вход блока 6 управлени вл етс входом компаратора 53, выход которого соединен с входом первого триггера 54 со счетным входом и через инвертирующий усилитель 55 с входом второго триггера 56 со счетным входом. Пр мой выход триггера 56 соединен с входом заторможенного мультивибратора 57, выход которого вл етс первым выходом блока 6 управлени . Инверсный выход триггера 56 соединен с входом заторможенного мультивибратора 58, выход которого вл етс вторым выходом блока 6 управлени . Инверсный выход триггера 54 соединен с входом заторможенного мультивибратора 59, выход которого вл етс третьим выходом блока 6 управлени , а пр мой выход триггера 54 соединен с входом заторможенного мультивибратора 60, выход которого вл етс четвертым выходом блока 6 управлени .
Один из входов элемента И 61 соединен с пр мым выходом триггера 54 со счетным входом, другой - с выходом 5 компаратора 53, а выход вл етс п тым выходом блока управлени . Один из входов элемента И 62 соединен с инверсным выходом триггера 54 со счетным входом, другой вл етс вторым входом блока 6 управлени , а выход - шестым входом блока 6 управлени . Вход элемента НЕ 63 соединен с вторым входом блока 6 управлени , а выход вл етс седьмым выходом блока 6 управлени . Один из входов элемента И 64 соединен с инверсным выходом триггера 54 со счетным входом, а другой - с выходом компаратора 53. Выход элемента И 64 вл етс восьмым выхо0
0
5
10
15
20
25
дом блока 6 управлени . Один из вхо- .Дов элемента И 65 соединен с пр мым рыходом триггера 54, а другой вл ет- р третьим входом блока 6 управлени . Выход элемента И 65 вл етс дес тым выходом блока 6 управлени .
Вход элемента НЕ 66 соединен с. Третьим входом блока 6 управлени , а йыход вл етс дес тым выходом блока 6 управлени .Один из входов элемента И 67 соединен с пр мым выходом второи |го триггера 56 со счетным входом, другой - с выходом инвертирующего Усилител 55, а выход вл етс одиннадцатым выходом блока 6 управлени . Один из входов элемента И 68 соединен с инверсным выходом второго триггера 56 со счетным входом, другой вл ет- :с четвертым входом блока 6 управлени . Выход элемента И 68 вл етс двенадцатым выходом блока 6 управлени . Вход элемента НЕ 69 соединен с четвертым входом блока 6 управлени , а выход вл етс тринадцатым выходом блока 6 управлени .
Один из входов элемента И 70 соединен с инверсным выходом второго триггера 56 со счетным входом, другой - с выходом инверсного усилител 55, а выход вл етс четырнадцатым выходом блока 6 управлени . Один из входов элемента И 71 соединен с пр мым входом 56, другой выход вл етс п тым входом блока 6 управлени , а выход - п тнадцатым выходом блока 6 управлени . Вход элемента НЕ 72 соединен с п тым входом блока 6 управлени , а выход вл етс шестнадцатым выходом блока 6 управлени ..Q
Рассмотрим работу схемы на примере формировани сигнала управлени в блоке 1 формировани сигнала управлени (фиг.2).
В момент времени t( начала нечетного положительного полупериода напр жени синхронизации UH (фиг.6) на вход интегратора 7 (фиг.2) через ключ 10 поступает посто нный сигнал Uon . При этом выходное напр жение интегратора U9 (фиг.7) нарастает. В момент времени t4 напр жение U9 достигает максимального значени . Ключ 10 размыкаетс , а ключ 12 замыкаетс . В течение нечетного отрицательного полупериода напр жени синхронизации иц (фиг,6) напр жение U (фиг„7) на выходе интегратора 7 остаетс посто1534699 8
четной положительной полуволны напр 35
жени синхронизации Ъ н ключ 12 размыкаетс , а ключ 11 замыкаетс и на вход интегратора 7 поступает сигнал противоположный по знаку и больV
шии
45
55
по величине напр жени U.
Выходное напр жение Uq (фиг.7) интегратора 7 уменьшаетс .
В момент времени t , предшествующий моменту t начала четной отрицательной полуволны напр жени ин,ключ И размыкаетс , а ключ 13 замыкаетс и напр жение и„ (фиг,7) на выходе интегратора 7 принимает нулевое значение . Следующий такт формировани сигнала Uq на выходе интегратора 7 начинаетс в момент времени tc начала
следующей нечетной положительной полуволны напр жени UH. Таким образом, формирование сигнала 1Ц (фиг.7) на выходе интегратора 7 блока 1 формировани сигнала управлени (фиг . 2} синхронизировано .с началом нечетных положительных полуволн напр жени синхронизации UH (фиг.6).
Аналогичным обр зом происходит формирование сигнала U4, (фиг.7) на выходе интегратора 14 блока 2 Аормиро- Зо вани сигнала управлени (фиг.2)}
синхронизированного с началом четных положительных полуволн напр жени UH. Форирование сигнала U10 (фиг.7) на выходе интегратора 21 блока 3 формировани сигнала управлени (фиг.З) синхронизировано с началом нечетных отрицательных полуволн напр жени синхронизации U, а формирование сигнала (фиг.7} на выходе интегратора 28 блока 4 формировани сигнала управлени (фиг.З) синхронизировано с началом четных отрицательных полуволн напр жени синхронизации UH (фиг,6),
Дл формировани сигнала управлени U (фиг.8) на выходе блока 1 формировани сигнала управлени (фиг.2) выходной сигнал Ug (фиг,7) интегратора 7 (фиг.2) поступает на неинвертирующий вход сумматора 8 (фиг.2), а на инвертирующий вход - сигнал коррекции (фиг.7). Сигнал коррекции U,T формируетс в блоке 5 формировани сигнала коррекции (фиг.4). Дл этого выходной сигнал и„ интегратора 7 поступает на информационный вход устройства 35 выборки и хранени (фиг.4). В момент времени tit соответствующий моменту достиже50
нным. В момент времени t, начала
жени синхронизации Ъ н ключ 12 размыкаетс , а ключ 11 замыкаетс и на вход интегратора 7 поступает сигнал противоположный по знаку и больV
шии
по величине напр жени U.
Вы
ходное напр жение Uq (фиг.7) интегратора 7 уменьшаетс .
В момент времени t , предшествующий моменту t начала четной отрицательной полуволны напр жени ин,ключ И размыкаетс , а ключ 13 замыкаетс и напр жение и„ (фиг,7) на выходе интегратора 7 принимает нулевое значение . Следующий такт формировани сигнала Uq на выходе интегратора 7 начинаетс в момент времени tc начала
0
5
.Q
5
45
55
следующей нечетной положительной полуволны напр жени UH. Таким образом, формирование сигнала 1Ц (фиг.7) на выходе интегратора 7 блока 1 формировани сигнала управлени (фиг . 2} синхронизировано .с началом нечетных положительных полуволн напр жени синхронизации UH (фиг.6).
Аналогичным обр зом происходит формирование сигнала U4, (фиг.7) на выходе интегратора 14 блока 2 Аормиро- о вани сигнала управлени (фиг.2)}
синхронизированного с началом четных положительных полуволн напр жени UH. Форирование сигнала U10 (фиг.7) на выходе интегратора 21 блока 3 формировани сигнала управлени (фиг.З) синхронизировано с началом нечетных отрицательных полуволн напр жени синхронизации U, а формирование сигнала (фиг.7} на выходе интегратора 28 блока 4 формировани сигнала управлени (фиг.З) синхронизировано с началом четных отрицательных полуволн напр жени синхронизации UH (фиг,6),
Дл формировани сигнала управлени U (фиг.8) на выходе блока 1 формировани сигнала управлени (фиг.2) выходной сигнал Ug (фиг,7) интегратора 7 (фиг.2) поступает на неинвертирующий вход сумматора 8 (фиг.2), а на инвертирующий вход - сигнал коррекции (фиг.7). Сигнал коррекции U,T формируетс в блоке 5 формировани сигнала коррекции (фиг.4). Дл этого выходной сигнал и„ интегратора 7 поступает на информационный вход устройства 35 выборки и хранени (фиг.4). В момент времени tit соответствующий моменту достиже50
915
ни максимума сигналом 1Ц (фиг.7), на управл ющий вход устройства 35 вы- борки и хранени поступает сигнал управлени Uj. (фиг.6) с выхода заторможенного мультивибратора 57 блока 6 управлени (фиг.5). Происходит запоминание амплитудного значени напр
жени U на последующие четыре полупериода напр жени синхронизации UH, .„ ва 50 выборки и хранени (фиг.4), ко15
что видно из диаграммы выходного напр жени U, (фиг.7) устройства 35 выборки и хранени .
Аналогичным образом происходит запоминание амплитудного значени сигнала U (фиг.7) на выходе интегратора 14 (фиг.2) блока 2 формировани сигнала управлени в устройстве 41 выборки и хранени (фиг.4). Выходным
сигналом устройства 4J выборки и хра- JQ сигналов U14 (фиг.7) устройства 44 нени вл етс напр жение U45 (фиг,7), выборки и хранени (фиг.4) и Uf6 а управл ющий сигнал U6 (фиг.6) поступает с выхода заторможенного мультивибратора 58 блока 6 управлени (фиг.5). В момент времени t начала 25 через ключи 45 и 52 (фиг.4). спада напр жени U4 (фиг.7) замыкают- Формирование сигналов управлени на с ключи 37 и 42 (фиг.4) на входах сумматора 38 блока 5 формировани сигнала коррекции (фиг.4) и ключ 39
на выходе сумматора 38. При этом компаратора 53 (фиг.5) поступает синх- нал разности выходных напр жений U,5 ронизирующий сигнал UH (фиг.6). Вы- (фиг.7) устройства 41 выборки и хранени и и«з (фиг.7) устройства 35 выборки и хранени , представл ющий собой сигнал коррекции U „ (фиг.7), поторые поступают на соответствующие входы сумматора 47 через ключи 46 и 51 (фиг.4).
Сигнал коррекции и2о(фиг,7) блока 4 формировани сигнала управлени (фиг.З) поступает на инвертирующий вход сумматора 29 (фиг.З) через ключ 49 (фиг.4) на выходе сумматора 47 и представл ет собой разность выходных
(фиг.7) устройства 50 выборки и хранени (фиг.4), которые поступают на соответствующие входы сумматора 47
ключи и устройства выборки и хранени происходит в блоке 6 управлени (фиг.5) следующим образом. На вход
35
ходной сигнал U,, (фиг.6) компаратора
53непосредственно запускает триггер
54со счетным входом и через инвертирующий усилитель 55 триггер 56 со счетным входом. Выходным сигналом инвертирующего усилител 55 вл ютс напр жение U2 (фиг,6), триггера 54 - U и U3, а триггера 56 - U4 и ILj.. Так как вход заторможенного мультивибратора 57 соединен с пр мым выходом триггера 56, то его выходной импульс Ug- (фиг.6) синхронизирован с началом нечетной отрицательной полуде волны напр жени синхронизации U.
ступает на инвертирующий вход сумматора 8 (фиг.2) блока 1 формировани сигнала управлени . Выходной сигнал иг (фиг.8) сумматора 8 (фиг.2) по
ступает на компаратор 9, выходное на пр жение которого U15 (фиг.З) вл етс выходным сигналом блока 1 формировани сигнала управлени .
Аналогичным образом формируютс сигналы U26 гт и иад на выходах блоков 3, 2 и 4 формировани сигнала управлени соответственно. При этом сигнал коррекции U18 (фиг.7) блока 2 формировани сигнала управлени (фиг.2) поступает на инвертирующий вход сумматора 15 (фиг.2) через ключ 40 (фиг.4) на выходе сумматора 38 и представл ет собой разность выходных сигналов U (фиг.7) устройства 35 выборки и хранени (фиг.4) и U,5 (фиг.7) устройства 41 выборки и хранени (фиг.4), которые поступают на соответствующие входы сумматора 38 через ключи 36 и 43 (фиг.4). Сигнал
10
коррекции U(4 (фиг.7) блока 3 формировани сигнала управлени (фиг.З) поступает на инвертирующий вход сумматора 22 (фиг.З) через ключ 48 (фиг.4) на выходе сумматора 47 и представл ет собой разность выходных сигналов (фиг.7) устройства 44 выборки и хранени (фиг.4) и U(i (фиг.7) устройст
торые поступают на соответствующие входы сумматора 47 через ключи 46 и 51 (фиг.4).
Сигнал коррекции и2о(фиг,7) блока 4 формировани сигнала управлени (фиг.З) поступает на инвертирующий вход сумматора 29 (фиг.З) через ключ 49 (фиг.4) на выходе сумматора 47 и представл ет собой разность выходных
сигналов U14 (фиг.7) устройства 44 выборки и хранени (фиг.4) и Uf6 через ключи 45 и 52 (фиг.4). Формирование сигналов управлени на
(фиг.7) устройства 50 выборки и хранени (фиг.4), которые поступают на соответствующие входы сумматора 47
сигналов U14 (фиг.7) устройства 44 выборки и хранени (фиг.4) и Uf6 через ключи 45 и 52 (фиг.4). Формирование сигналов управлени на
ключи и устройства выборки и хранени происходит в блоке 6 управлени (фиг.5) следующим образом. На вход
Q компаратора 53 (фиг.5) поступает синх- ронизирующий сигнал UH (фиг.6). Вы-
5
ходной сигнал U,, (фиг.6) компаратора
53непосредственно запускает триггер
54со счетным входом и через инвертирующий усилитель 55 триггер 56 со счетным входом. Выходным сигналом инвертирующего усилител 55 вл ютс напр жение U2 (фиг,6), триггера 54 - U и U3, а триггера 56 - U4 и ILj.. Так как вход заторможенного мультивибратора 57 соединен с пр мым выходом триггера 56, то его выходной импульс Ug- (фиг.6) синхронизирован с началом нечетной отрицательной полуе волны напр жени синхронизации U.
Импульс U6 (фиг,6) на выходе заторможенного мультивибратора 58 синхронизирован с началом четной положительной полуволны напр жени синхро- низации UK, так как вход последнего соединен с инверсным выходом тригге- ра 56. Заторможенный мультивибратор
59 запускаетс сигналом U3 (фиг.6) с инверсного выхода триггера 54, поэтому сигнал U7 (фиг.6) на его выходе синхронизирован с началом четных отрицательных полуволн напр жени синхронизации UH, а выходной сигнал 11 (фиг.6) заторможенного мультивибратоpa 60 синхронизирован с началом нечетных положительных полуволн напр жени синхронизации, так как последний запускаетс сигналом U (фиг.6) с пр мого выхода триггера 54. В резуль- тате сигналы U5 - U8 поступают на управл ющие входы устройств 35, 41, 44 и 50 выборки и хранени (фиг.5) в моменты времени, соответствующие доДиаграммы сигналов управлени Ual - IL.1 2 показаны на фиг.9.
Диаграммы сигналов управлени Unl - U г. 12 показаны на фиг. 9.
Получение заданного угла опережени , определ емого в каждом полупериоде напр жени синхронизации моментом переключени сигнала управлени на выходе соответствующего блока формировани сигнала управлени , предшествующим моменту перехода синусоиды синхронизирующего напр жени через нулевое значение, независимым от длительности соответствующей полуволны синхронизирующего напр жени , достигаетс тем, что на сумматор блока формировани сигнала управлени поступает сигнал, сформированный в блоке формировани сигнала коррекции, пропорциональный изменению длительности последующей положительной или последующей отрицательной полуволны синхронизирующего напр жени .
Claims (1)
- Формула изобретениУстройство дл фазового управлени автономным.инвертором тока с самовозбуждением , содержащее четыре блостижению максимальных значений сигналами U,j - и1г (фиг.7), поступающими на информационные входы устройств 35, 41 , 44 и 50 выборки и хранени (фиг.4) соответственно. Формирование сигналов управлени на ключи блоков 1-4 формировани сигнала управлени , а также блока 5 формировани сигнала коррекции по сн ет таблица.ка формировани сигнала управлени , в каждый из которых входит интегратор, на вход которого подключены три ключа и компаратор, а также блок управлени , имеющий п ть входов, причем первый вход вл етс входом сигнала, пропорционального выходному напр жению инвертора, а второй, третий, четвертый и п тый входы блока управлени соединены соответственно с выходами первого, второго, третьего и четвертого блоков формировани сигнала управлени , и содержащий компаратор, вход которого вл етс первым входом блока управлени , а выход соединен с входом первого триггера со счетным входом и через инвертирующий усилитель с входом второго триггера со счетным входом, и восемь элементов И, причем входы первого элемента И соединены с выходом компаратора и первым выходом первого триггере со счетным входом, а выход - с управл ющим входом первого ключа первого блока формировани сигнала управлени , один из входов второго элемента И вл етс вторым входом блока управлени , другой вход соединен с инверсным выходом первого триггера со счетным входом, а выход - с управл ющим входом второго ключа первого блока формировани сигнала управлени , входы третьего элемента И соединены с выходом компаратора и инверсным выходом первого триггера со счетным входом, а выход - с управл ющим входом первого ключа второго блока формировани сигнала управлени , один вход четвертого элемента И вл етс третьим входом блока управлени , другой вход, соединен с пр мым выходом первого триггера со счетным входом, а выход - с управл ющим входом второго ключа второго блока формировани сигнала управлени , входы п того элемента И соединены с выходом инверсного усилител и пр мым выходом второго триггера со счетным входом, а выход - с управл ющим входом первого ключа третьего блока формировани сигнала управлени , один вход шестого элемента И вл етс четвертым управл ющим входом блока управлени , другой вход соединен с инверсным выходом второго триггера со счетным входом, а выход - с управл ющим входом второго ключа третьего блока формировани сигнала управлени входы седьмого элемента И соединены с выходом инвертирующего усилител и инверсным выходом второго триггера со счетным входом, а выход - с управл ющим входом первого ключа четвертого блока формировани сигнала управлени один вход восьмого элемента И вл етс п тым входом блока управлени , а другой вход соединен с пр мым выходом второго триггера со счетным входом,а выход - с управл ющим входом второго ключа четвертого блока формировани сигнала управлени , отличающеес тем, что, с целью повышени точности и расширени диапазона регулировани , в каждый блок формировани сигнала управлени введен четвертый ключ, соедин ющий вход и выход интегратора блока формировани сигнала управлени , и сумматор, неинвертирующий вход которого соединен с выходом интегратора, а выход - с входом компаратора блока формировани сигнала управлени , а также блок формировани сигнала коррекции, имеющий четыре информационных входа, четыре выхода и восемь управл ющих входов, содержащий четыре устройства выборки0505050505и хранени , два сумматора и двенадцать ключей, причем информационные входы первого, второго, третьего и четвертого устройств выборки и хранени соединены соответственно с выходами интеграторов первого, второго, третьего и четвертого блоков формировани сигнала управлени и вл ютс соответственно первым, вторым, третьим и четвертым информационными входами блока формировани сигнала коррекции, управл ющие входы первого, второго, третьего и четвертого устройств выборки и хранени вл ютс соответственно первым, вторым, третьим и четвертым управл ющими входами блока формировани сигнала коррекции , выход первого устройства выборки и хранени соединен через первый ключ с неинвертирующим входом, а через второй ключ - с инвертирующим входом первого сумматора, выход второго устройства выборки и хранени через третий ключ также соединен с неинвертирующим входом, а через четвертый ключ - с инвертирующим входом первого сумматора, выход первого сумматора соединен с входом п того ключа , выход которого вл етс первым выходом блока формировани сигнала коррекции, соединенным с инвертирующим входом сумматора первого блока Нормировани сигнала управлени , а также выход первого сумматора соединен с входом шестого ключа, выход которого вл етс вторым выходом блока формировани сигнала коррекции, соединенным с инвертирующим входом сумматора второго блока формировани сигнала коррекции, причем управл ющие входы первого, четвертого и шестого ключей соединены между собой и вл ютс п тым управл ющим входом блока формировани сигнала коррекции, а управл ющие входы второго, третьего и п того ключей также соединены между собой и вл ютс шестым управл ющим входом блока формировани сигнала коррекции, выход третьего устройства выборки и хранени соединен через седьмой ключ с неинвертирующим входом , а через восьмой ключ с инвертирующим входом второго сумматора, выход четвертого устройства выборки и хранени через дев тый ключ также соединен с неинвертирующим входом, череэ дес тьй ключ - с инвертирующим входом второго сумматора, а выход второгосумматора соединен с входом одиннад- цатого ключа, выход которого вл етс Третьим выходом блока формировани Сигнала коррекции, соединенным с инвертирующим входом сумматора третьего блока формировани сигнала управлени , л также выход второго сумматора соединен с входом двенадцатого ключа, выход которого вл етс четвертым выходом блока формировани сигнала коррекции , соединенным с инвертирующим иходом сумматора четвертого блока формировани сигнала управлени , причем управл ющие входы седьмого, дес того и двенадцатого ключей соединены между собой и вл ютс седьмым управл ющим входом блока Формировани сигнала коррекции, а управл ющие входы восьмого, дев того и одиннадцатого ключей также соединены вместе и вл - нтс восьмым управл ющим входом блока формировани сигнала коррекции, кроме того, в блок управлени введены четыре заторможенных мультивибратора и четыре элемента НЕ, причем иход первого заторможенного мультивибратора соединен с пр мым выходом иторого триггера со счетным входом, .1 выход вл етс первым выходом блока управлени и соединен с первым уп- эавл ющим входом блока формировани сигнала коррекции, вход второго заторможенного мультивибратора соединен с инверсным выходом второго триггера со счетным входом, а выход вл - гтс вторым управл ющим входом блока формировани сигнала коррекции, вход третьего заторможенного мультивибратора соединен с инверсным выходом первого триггера со счетным входом, а выход вл етс третьим выходом блока управлени и соединен с третьим Управл ющим входом блока формировани сигнала коррекции, вход четвертого заторможенного мультивибратора соединен с пр мым выходом первого триггера со счетным входом, а выход вл етс четвертым выходом блока управлени и соединен с четвертым управл ющим входом блока формировани сигнала коррекции, выход первого элемента И вл етс п тым выходом блока управлени и соединен с управл ющим входом третьего ключа четвертого блока формировани сигнала управлени , выход второго элемента И вл етс05050505шестым выходом блока управлени и соединен с шестым управл ющим входом блока формировани сигнала коррекции , выход третьего элемента И вл етс ВОСЬМЬЕМ выходом блока управлени и соединен с управл ющим выходом третьего ключа третьего блока формировани сигнала управлени , выход четвертого элемента И вл етс дев тым выходом блока управлени и соединен с п тым управл ющим входом блока формировани сигнала коррекции, выход п того элемента И вл етс одиннадцатым выходом блока управлени и соединен с управл ющим входом третьего ключа первого блока формировани сигнала управлени , выход шестого элемента И вл етс двенадцатым выходом блока управлени и соединен с седьмым управл ющим входом блока формировани сигнала коррекции, выход седьмого элемента И вл етс четырнадцатым выходом блока управлени и соединен с управл ющим входом третьего ключа второго блока формировани сигнала управлени , выход восьмого элемента И вл етс п тнадцатым выходом блока управлени и соединен с восьмым управл ющим входом блока формировани сигнала коррекции, кроме того, второй вход блока управлени соединен с входом первого элемента НЕ, выход которого вл етс седьмым выходом блока управлени и соединен с управл ющим входом четвертого ключа первого блока формировани сигнала управлени , третий вход блока управлени соединен с входом второго элемента НЕ, выход которого вл етс дес тым выходом блока управлени и соединен с управл ющим входом четвертого ключа второго блока формировани сигнала управлени , четвертый вход блока управлени соединен с входом третьего элемента НЕ, выход которого вл етс тринадцатым выходом блока управлени и соединен с управл ющим входом четвертого ключа третьего блока формировани сигнала управлени , а п тый вход блока управлени соединен с входом четвертого элемента НЕ, выход которого вл етс шестнадцатым выходом блока управлени и соединен с управл ющим входом чет- вертого ключа четвертого блока формировани сигнала управлени .Фм.зSmT г ГОтЯ OmUt3738Sip-I SgisrЈ,Ј.-. «JЯ//«Flibv;«;un v4г«„5ffWфиг 5Јh
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874352532A SU1534699A1 (ru) | 1987-12-30 | 1987-12-30 | Устройство дл фазового управлени автономным инвертором тока с самовозбуждением |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874352532A SU1534699A1 (ru) | 1987-12-30 | 1987-12-30 | Устройство дл фазового управлени автономным инвертором тока с самовозбуждением |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1534699A1 true SU1534699A1 (ru) | 1990-01-07 |
Family
ID=21345935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874352532A SU1534699A1 (ru) | 1987-12-30 | 1987-12-30 | Устройство дл фазового управлени автономным инвертором тока с самовозбуждением |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1534699A1 (ru) |
-
1987
- 1987-12-30 SU SU874352532A patent/SU1534699A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 989742, кл. Н 02 М 7/48, 1978. Авторское свидетельство СССР 1350796, кл. Н 02 М 7/48, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4017744A (en) | Digital firing pulse generator for thyristor power converters | |
KR850001645A (ko) | 배 율 회 로 | |
SU1534699A1 (ru) | Устройство дл фазового управлени автономным инвертором тока с самовозбуждением | |
KR880000873A (ko) | 샘플된 데이터 신호 증배 장치 | |
US4219784A (en) | Phase detection system using sample and hold technique, and phase locked loop using such phase detection system | |
DE60109645D1 (de) | Erzeugung von zwei durch 90 grad phasenverschobene signale | |
SU1193764A1 (ru) | Умножитель частоты | |
GB1492979A (en) | Phase-controlled cycloconverters | |
US3217260A (en) | Odd harmonic generator for producing short alternately positive and negative equally spaced pulses | |
JP3162742B2 (ja) | 波形変換回路 | |
SU855855A1 (ru) | Устройство дл автоматической синхронизации с посто нным временем опережени | |
EP0028890A1 (en) | Improved digital gate pulse generator for static power converters | |
FR2441947A1 (fr) | Bloc de commande verticale d'un convertisseur statique polyphase pilote par le reseau | |
US5952879A (en) | Device for the simultaneous demodulation of a multifrequency signal, particularly for an eddy current measurement | |
SU995103A1 (ru) | Аналого-цифровое вычислительное устройство | |
SU1624631A1 (ru) | Способ формировани управл ющих импульсов в одноканальных системах фазового управлени вентильным преобразователем | |
SU744896A1 (ru) | Одноканальное устройство дл фазового управлени трехфазным тиристорным преобразователем | |
KR890003047B1 (ko) | 모사전송기의 신호 변조장치 및 방법 | |
RU1774278C (ru) | Способ преобразовани значени @ -фазного напр жени в код и устройство дл его осуществлени | |
SU1460709A1 (ru) | Способ регистрации сейсмических разрезов и устройство дл его осуществлени | |
RU1785074C (ru) | Преобразователь тока в интервал времени | |
SU926783A2 (ru) | Устройство дл фазовой синхронизации в системах передачи данных | |
SU921041A1 (ru) | Устройство дл управлени выпр мителем | |
JPS5499539A (en) | Digital jitter generator | |
SU999113A1 (ru) | Стробирующее устройство |