JPH04172823A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH04172823A JPH04172823A JP30358790A JP30358790A JPH04172823A JP H04172823 A JPH04172823 A JP H04172823A JP 30358790 A JP30358790 A JP 30358790A JP 30358790 A JP30358790 A JP 30358790A JP H04172823 A JPH04172823 A JP H04172823A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse width
- signal
- power supply
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル信号をアナログ信号に変換するＤ／
Ａ変換器に係り、特にパルス幅変調（以下、ＰＷＭと称
す）を用いたものに関する。
Ａ変換器に係り、特にパルス幅変調（以下、ＰＷＭと称
す）を用いたものに関する。
従来の技術
近年のディジタルオーディオ機器の進歩に伴い、ディジ
タル信号とアナログ信号のインターフェースであるＤ／
Ａ変換器はますますその重要性を増しており、特に高い
変換精度が得られるＰＷＭ型のＤ／Ａ変換器がよく用い
られている。
タル信号とアナログ信号のインターフェースであるＤ／
Ａ変換器はますますその重要性を増しており、特に高い
変換精度が得られるＰＷＭ型のＤ／Ａ変換器がよく用い
られている。
従来のＤ／Ａ変換器を第４図に示し、その説明を行う（
例えば特開昭６２−１５９３１号公報）。
例えば特開昭６２−１５９３１号公報）。
入力されたＰＷＭ信号は、一方は直接、他方はインバー
タ３を介してクランパ１００に入力され、０”ＶＪＩＥ
Ｆの電圧値を有する矩形波信号に波形整形される。この
出力はローパスフィルタ１０１を介して差動増幅器１４
により逆相加算される。このようにして入力のＰＷＭ信
号に含まれる同相ノイズが除去でき、また、直流再生も
可能である。
タ３を介してクランパ１００に入力され、０”ＶＪＩＥ
Ｆの電圧値を有する矩形波信号に波形整形される。この
出力はローパスフィルタ１０１を介して差動増幅器１４
により逆相加算される。このようにして入力のＰＷＭ信
号に含まれる同相ノイズが除去でき、また、直流再生も
可能である。
発明が解決しようとする課題
しかしながら上記のような構成では、電源遮断時におい
て、入力信号が“１”（または“Ｏ”）のレベルで停止
したとき、差動増幅器１４の〜側入力にはＶＲＥＦ［Ｖ
］、子端子にはインバータ３により０［Ｖ］が与えられ
るため、出力は負側（または正側）の最大電圧を出力し
ながら停止する。
て、入力信号が“１”（または“Ｏ”）のレベルで停止
したとき、差動増幅器１４の〜側入力にはＶＲＥＦ［Ｖ
］、子端子にはインバータ３により０［Ｖ］が与えられ
るため、出力は負側（または正側）の最大電圧を出力し
ながら停止する。
即ち、直流の最大レベルを出力したままで電源を落とす
こととなり、この出力をスピーカ（不図示）で再生した
場合、ボコンという大きな音を発生する。
こととなり、この出力をスピーカ（不図示）で再生した
場合、ボコンという大きな音を発生する。
本発明は上記の問題点に鑑み、電源遮断時においても直
流電圧を発生することのないＤ／Ａ変換器を提供するこ
とを目的とするものである。
流電圧を発生することのないＤ／Ａ変換器を提供するこ
とを目的とするものである。
課題を解決するための手段
この目的を達成するために本発明のＤ／Ａ変換器は、タ
イミング信号に同期して取り込まれるディジタル信号を
所定のパルス幅を存するパルス幅信号に変換するパルス
幅変調器と、このパルス幅信号の極性を反転する極性反
転器と、前記パルス幅信号を入力とする一対の相補型ス
イッチング素子による第１のインバータ回路と、前記極
性反転手段の出力を入力とする一対の相補型スイッチン
グ素子による第２のインバータ回路と、電源の遮断を検
出し、検出信号を発生する電源遮断検出手段と、この検
出信号に基づき、前記パルス幅信号と前記極性反転手段
の出力を“１”または“０”のいずれか一方の値に固定
する固定手段と、第１゜第２のインバータ回路の差分を
取り出し出力するようにしたものである。
イミング信号に同期して取り込まれるディジタル信号を
所定のパルス幅を存するパルス幅信号に変換するパルス
幅変調器と、このパルス幅信号の極性を反転する極性反
転器と、前記パルス幅信号を入力とする一対の相補型ス
イッチング素子による第１のインバータ回路と、前記極
性反転手段の出力を入力とする一対の相補型スイッチン
グ素子による第２のインバータ回路と、電源の遮断を検
出し、検出信号を発生する電源遮断検出手段と、この検
出信号に基づき、前記パルス幅信号と前記極性反転手段
の出力を“１”または“０”のいずれか一方の値に固定
する固定手段と、第１゜第２のインバータ回路の差分を
取り出し出力するようにしたものである。
作用
上記の構成により本発明は、電源遮断時にいち早く電源
遮断を検出し、第１．第２のインバータ入力を“１”ま
たは“０”に固定するようにしたため、これらインバー
タの差分がゼロとなり、直流が出力されることなく電源
を落とすことができるものである。
遮断を検出し、第１．第２のインバータ入力を“１”ま
たは“０”に固定するようにしたため、これらインバー
タの差分がゼロとなり、直流が出力されることなく電源
を落とすことができるものである。
実施例
以下、図面に基づき本発明の説明を行う。
第１図は本発明によるＤ／Ａ変換器を示すブロック図で
ある。なお、この図において第４図と同一機能を有する
ものについては同一の符号を付し、詳細な説明は省略す
る。１は入力されるディジタル信号をＰＷＭ波形に変換
するパルス幅変調器である。２は電源遮断検出器であり
、電源がＯＦＦされるとその電圧降下を検出し、出力を
“０”から“１”に変化する。第２図に電源遮断検出器
２の具体的な回路図の一例を示す。２０．２１は抵抗器
であり、２２はツェナーダイオード、２３はトランジス
タである。これにより、電源電圧ＶＤＤがツェナー電位
より下がるとトランジスタ２３がオフし、出力が“０”
から“１”に変化する。４゜５、 ８． ９はＤフリッ
プフロップであり、クロック端子ＣＫに与えられる信号
の立ち下がりでデータを取り込む。また、セット端子Ｓ
に与えられた信号が“０”になると、クロック端子ＣＫ
１ データ入力端子りに関係なく出力端子Ｑは“１”に
なる。
ある。なお、この図において第４図と同一機能を有する
ものについては同一の符号を付し、詳細な説明は省略す
る。１は入力されるディジタル信号をＰＷＭ波形に変換
するパルス幅変調器である。２は電源遮断検出器であり
、電源がＯＦＦされるとその電圧降下を検出し、出力を
“０”から“１”に変化する。第２図に電源遮断検出器
２の具体的な回路図の一例を示す。２０．２１は抵抗器
であり、２２はツェナーダイオード、２３はトランジス
タである。これにより、電源電圧ＶＤＤがツェナー電位
より下がるとトランジスタ２３がオフし、出力が“０”
から“１”に変化する。４゜５、 ８． ９はＤフリッ
プフロップであり、クロック端子ＣＫに与えられる信号
の立ち下がりでデータを取り込む。また、セット端子Ｓ
に与えられた信号が“０”になると、クロック端子ＣＫ
１ データ入力端子りに関係なく出力端子Ｑは“１”に
なる。
次に、第１図の動作を第３図に示す波形図と共に説明す
る。時刻τ迄の動作は、電源遮断検出器２の出力が“０
”であるので、Ｄフリップフロップ４，５のＱ出力は“
１”となり、ＡＮＤゲート６．７は各々パルス幅変調器
１の出力とインバータ３の出力をそのまま出力する。Ａ
ＮＤゲート６゜７の出力はＤフリップフロップ８，９に
よってシステムクロックＳＣＫによって波形整形され、
インバータ１０〜１３がこの波形を出力し、逆相加算器
によって逆相加算される。以上は第４図に示す従来のＤ
／Ａ変換器と同じである。
る。時刻τ迄の動作は、電源遮断検出器２の出力が“０
”であるので、Ｄフリップフロップ４，５のＱ出力は“
１”となり、ＡＮＤゲート６．７は各々パルス幅変調器
１の出力とインバータ３の出力をそのまま出力する。Ａ
ＮＤゲート６゜７の出力はＤフリップフロップ８，９に
よってシステムクロックＳＣＫによって波形整形され、
インバータ１０〜１３がこの波形を出力し、逆相加算器
によって逆相加算される。以上は第４図に示す従来のＤ
／Ａ変換器と同じである。
時刻τで電源がオフされると、電源遮断検出器２の出力
が“１”になる。すると、Ｄフリップフロップ４，５は
イネーブル状態になり、Ｄフリップフロップ４は時刻τ
ＩＮ Ｄフリップフロップ５は時刻τ２でそのクロッ
ク信号が立ち下がるため出力端子Ｑは“０”を出力する
。ゆえに、ＡＮＤゲート６．７は時刻τ１． τ２を境
として常に“０”を出力する。この信号がＤフリップフ
ロップ８、インバータ１０．１１を介して差動増幅器１
４の中端子に、Ｄフリップフロップ９、インバータ１２
゜１３を介して一端子に与えられる。ここで、差動増幅
器１４の中端子と一端子の入力電圧は両方とも０である
ので、出力はＯとなり、直流電圧が発生しない。
が“１”になる。すると、Ｄフリップフロップ４，５は
イネーブル状態になり、Ｄフリップフロップ４は時刻τ
ＩＮ Ｄフリップフロップ５は時刻τ２でそのクロッ
ク信号が立ち下がるため出力端子Ｑは“０”を出力する
。ゆえに、ＡＮＤゲート６．７は時刻τ１． τ２を境
として常に“０”を出力する。この信号がＤフリップフ
ロップ８、インバータ１０．１１を介して差動増幅器１
４の中端子に、Ｄフリップフロップ９、インバータ１２
゜１３を介して一端子に与えられる。ここで、差動増幅
器１４の中端子と一端子の入力電圧は両方とも０である
ので、出力はＯとなり、直流電圧が発生しない。
また、Ｄフリップフロップ４（Ｄフリップフロップ５）
により、ＰＷＭ波形の立ち下がり（立ち上がり）に同期
してインバータ１１（インバータ１３）の出力波形が固
定されるために、どの状態で電源が遮断されてもＡＮＤ
ゲート６（ＡＮＤゲート７）の出力がグリッチ状になる
こともなく、安定した動作を確保することができる。
により、ＰＷＭ波形の立ち下がり（立ち上がり）に同期
してインバータ１１（インバータ１３）の出力波形が固
定されるために、どの状態で電源が遮断されてもＡＮＤ
ゲート６（ＡＮＤゲート７）の出力がグリッチ状になる
こともなく、安定した動作を確保することができる。
なお、本実施例において、電源遮断時にインバータ１１
．１３の出力を“０”に固定するようにしたが、熱論“
１”に固定しても良いことはいうまでもない。要は差動
増幅器１４に入力される電圧値が同じになるように制御
すれば良いものである。
．１３の出力を“０”に固定するようにしたが、熱論“
１”に固定しても良いことはいうまでもない。要は差動
増幅器１４に入力される電圧値が同じになるように制御
すれば良いものである。
発明の効果
以上述べたように本発明は、タイミング信号に同期して
取り込まれるディジタル信号を所定のパルス幅を有する
パルス幅信号に変換するパルス幅変調器（１）と、この
パルス幅信号の極性を反転する極性反転手段（極性反転
器３）と、前記パルス幅信号を入力とする一対の相補型
スイッチング素子による第１のインバータ回路（ＡＮＤ
ゲート６、 Ｄフリップフロップ８およびインバータ
１０゜１１）と、前記極性反転手段の出力を入力とする
一対の相補型スイッチング素子による第２のインバータ
回路（ＡＮＤゲート７、 Ｄフリップフロップ９およ
びインバータ１２．１３）と、電源の遮断を検出し、検
出信号を発生する電源遮断検出手段（電源上や断検出器
２）と、この検出信号に基づき、前記パルス幅信号と前
記極性反転手段の出力を“１”または“Ｏ”のいずれか
一方の値に固定する固定手段（Ｄフリップフロップ４，
５およびＡＮＤゲート６．７）と、第１．第２のインツ
イータ回路の出力差分を取り出し出力する逆相加算器（
差動増幅器１４）とを備えたことにより、電源遮断時に
直流出力が発生されることがなく、この出力をスピーカ
で再生した場合にボコンという類のノイズを発生するこ
とがないという優れた効果を有するものである。
取り込まれるディジタル信号を所定のパルス幅を有する
パルス幅信号に変換するパルス幅変調器（１）と、この
パルス幅信号の極性を反転する極性反転手段（極性反転
器３）と、前記パルス幅信号を入力とする一対の相補型
スイッチング素子による第１のインバータ回路（ＡＮＤ
ゲート６、 Ｄフリップフロップ８およびインバータ
１０゜１１）と、前記極性反転手段の出力を入力とする
一対の相補型スイッチング素子による第２のインバータ
回路（ＡＮＤゲート７、 Ｄフリップフロップ９およ
びインバータ１２．１３）と、電源の遮断を検出し、検
出信号を発生する電源遮断検出手段（電源上や断検出器
２）と、この検出信号に基づき、前記パルス幅信号と前
記極性反転手段の出力を“１”または“Ｏ”のいずれか
一方の値に固定する固定手段（Ｄフリップフロップ４，
５およびＡＮＤゲート６．７）と、第１．第２のインツ
イータ回路の出力差分を取り出し出力する逆相加算器（
差動増幅器１４）とを備えたことにより、電源遮断時に
直流出力が発生されることがなく、この出力をスピーカ
で再生した場合にボコンという類のノイズを発生するこ
とがないという優れた効果を有するものである。
第１図は本発明によるＤ／Ａ変換器の実施例を示すブロ
ック図、第２図は電源遮断検出器の具体例を示す回路図
、第３図は第１図の各部の波形を示す波形図、第４図は
従来のＤ／Ａ変換器を示す回路図である。 １・・・パルス幅変調器、 ２・・・電源遮断検出器
、１４・・・差動増幅器。 代理人の氏名 弁理士 小鍜治 明 ほか２名利Ｒ −辱ご＝、）か壱ローｈ
ック図、第２図は電源遮断検出器の具体例を示す回路図
、第３図は第１図の各部の波形を示す波形図、第４図は
従来のＤ／Ａ変換器を示す回路図である。 １・・・パルス幅変調器、 ２・・・電源遮断検出器
、１４・・・差動増幅器。 代理人の氏名 弁理士 小鍜治 明 ほか２名利Ｒ −辱ご＝、）か壱ローｈ
Claims (2)
- （１）タイミング信号に同期して取り込まれるディジタ
ル信号を所定のパルス幅を有するパルス幅信号に変換す
るパルス幅変調器と、 前記パルス幅信号の極性を反転する極性反転手段と、 電源の遮断を検出し、検出信号を発生する電源遮断検出
手段と、 前記パルス幅信号を入力とする一対の相補型スイッチン
グ素子による第１のインバータ回路と、前記極性反転手
段の出力を入力とする一対の相補型スイッチング素子に
よる第２のインバータ回路と、 前記検出信号に基づき、前記パルス幅信号と前記極性反
転手段の出力を“１”または“０”のいずれか一方の値
に固定する固定手段と、 前記第１のインバータ回路の出力と前記第２のインバー
タ回路の出力との差分を取り出し出力する逆相加算器と
を備えたＤ／Ａ変換器。 - （２）固定手段が、パルス幅信号と極性反転手段の出力
のエッジに同期して、前記パルス幅信号と前記極性反転
手段の出力を“１”または“０”のいずれか一方の値に
固定する請求項１記載のＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303587A JPH0831798B2 (ja) | 1990-11-07 | 1990-11-07 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303587A JPH0831798B2 (ja) | 1990-11-07 | 1990-11-07 | Ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04172823A true JPH04172823A (ja) | 1992-06-19 |
| JPH0831798B2 JPH0831798B2 (ja) | 1996-03-27 |
Family
ID=17922799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2303587A Expired - Fee Related JPH0831798B2 (ja) | 1990-11-07 | 1990-11-07 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831798B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581233A (zh) * | 2018-12-29 | 2019-04-05 | 武汉理工大学 | 检测燃料电池正负单片电压的装置及其控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873514U (ja) * | 1971-12-17 | 1973-09-13 | ||
| JPS5656211U (ja) * | 1979-10-05 | 1981-05-15 | ||
| JPS5914426U (ja) * | 1982-07-19 | 1984-01-28 | 日本電気株式会社 | 入力回路 |
| JPS6215931A (ja) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | Ｄａ変換器 |
-
1990
- 1990-11-07 JP JP2303587A patent/JPH0831798B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873514U (ja) * | 1971-12-17 | 1973-09-13 | ||
| JPS5656211U (ja) * | 1979-10-05 | 1981-05-15 | ||
| JPS5914426U (ja) * | 1982-07-19 | 1984-01-28 | 日本電気株式会社 | 入力回路 |
| JPS6215931A (ja) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | Ｄａ変換器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581233A (zh) * | 2018-12-29 | 2019-04-05 | 武汉理工大学 | 检测燃料电池正负单片电压的装置及其控制方法 |
| CN109581233B (zh) * | 2018-12-29 | 2024-03-15 | 武汉理工大学 | 检测燃料电池正负单片电压的装置及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831798B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940704082A (ko) | 스위칭 증폭기 | |
| JPH1022799A (ja) | 位相検出回路 | |
| JP2003318658A (ja) | ショック音防止回路 | |
| US5148052A (en) | Recirculating transparent latch employing a multiplexing circuit | |
| JPH04172823A (ja) | Ｄ／ａ変換器 | |
| JPH08330950A (ja) | クロック再生回路 | |
| JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
| JPH0296422A (ja) | クロック発生回路 | |
| JPH0313118A (ja) | Ｐｗｍ信号出力回路 | |
| JPS588169B2 (ja) | ハケイヘンカンソウチ | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP2939228B1 (ja) | 入力インタフェース回路 | |
| JP3535899B2 (ja) | デューティ補正回路 | |
| JPH0419880Y2 (ja) | ||
| JPS6239909A (ja) | 再生中継回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPS63233382A (ja) | スキュー検出装置 | |
| KR880001973B1 (ko) | 오동기 신호 방지회로 | |
| JPH0646143Y2 (ja) | 集積回路 | |
| JPH0429248B2 (ja) | ||
| JPH041384B2 (ja) | ||
| JPH0232607A (ja) | チョッパ増幅回路のタイミング制御方法 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JPS6158059B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |