JPH0313118A - Ｐｗｍ信号出力回路 - Google Patents
Ｐｗｍ信号出力回路Info
- Publication number
- JPH0313118A JPH0313118A JP14898489A JP14898489A JPH0313118A JP H0313118 A JPH0313118 A JP H0313118A JP 14898489 A JP14898489 A JP 14898489A JP 14898489 A JP14898489 A JP 14898489A JP H0313118 A JPH0313118 A JP H0313118A
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- pulse width
- signal
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＰＷＭ信号出力回路に係り、特に低歪みのＰＷ
Ｍ信号出力回路に関する。
Ｍ信号出力回路に関する。
従来の技術
近年パルス幅変調（以下ＰＷＭと称す。）技術は通信分
野に限らずオーディオ分野にも広く用いられるようにな
りその重要性は益々高まっているが、オーディオ分野に
おいては歪の少ないＰＷＭ信号出力回路が要求される。
野に限らずオーディオ分野にも広く用いられるようにな
りその重要性は益々高まっているが、オーディオ分野に
おいては歪の少ないＰＷＭ信号出力回路が要求される。
特にＰＷＭ信号信号出路回路てＭＯ８型電界効果トラン
ジスタによるインバータを用いた場合、ＰチャンネルＭ
Ｏ８型電界効果トランジスタ（以下ＰＭＯ８と称す。）
と、ＮチャンネルＭＯＳ型電界効果トランジスタ（以下
ＮＭＯ８と称す。）の両トランジスタのオン抵抗のばら
つきにより２次の歪が発生することが知られている。こ
の対策をほどこしたＰＷＭ信号出力回路が信学技報Ｖｏ
１．８７． Ｎｏ、３５０． ＥＡ８７−７９に示さ
れている。
ジスタによるインバータを用いた場合、ＰチャンネルＭ
Ｏ８型電界効果トランジスタ（以下ＰＭＯ８と称す。）
と、ＮチャンネルＭＯＳ型電界効果トランジスタ（以下
ＮＭＯ８と称す。）の両トランジスタのオン抵抗のばら
つきにより２次の歪が発生することが知られている。こ
の対策をほどこしたＰＷＭ信号出力回路が信学技報Ｖｏ
１．８７． Ｎｏ、３５０． ＥＡ８７−７９に示さ
れている。
以下、図面に基づき従来のＰＷＭ信号出力回路について
説明する。
説明する。
従来のＰＷＭ信号出力回路を第３図に示す。この図を説
明すると、１．２はパルス幅変調器であり、入力される
ディジタル信号に対応したパルス幅のパルス幅信号を出
力する。ここでは入力は−４〜＋４の０種類の整数であ
るものとする。３．４は一対の相補型スイッチング素子
よる成る出力インバータであり、ここではＰＭＯ８，Ｎ
ＭＯ８で構成されている。７はインバータであり、入力
されるディジタル信号の符号を反転し出力する。
明すると、１．２はパルス幅変調器であり、入力される
ディジタル信号に対応したパルス幅のパルス幅信号を出
力する。ここでは入力は−４〜＋４の０種類の整数であ
るものとする。３．４は一対の相補型スイッチング素子
よる成る出力インバータであり、ここではＰＭＯ８，Ｎ
ＭＯ８で構成されている。７はインバータであり、入力
されるディジタル信号の符号を反転し出力する。
即ち、入力が−４ならば＋４を、−Ｎならば十Ｎを出力
する。
する。
次に第３図の動作について説明する。入力として、例え
ば、ディジタル値−３，−１，＋２． ・・・が与え
られると、パルス幅変調器１が−３，−１゜＋２．・・
・に対応したパルス幅信号を出力する（第４図Ａ）。一
方、インバータ７により入力されたディジタル値−３，
−１，＋２． ・・・は＋３．＋１゜−２，・・・に
変換される。この値がパルス幅変調器２に入力され、対
応したパルス幅信号が出力される（第４図Ｃ）。パルス
幅変調器１．２より出力されたパルス幅信号は、出力イ
ンバータ３．４にそれぞれ入力され、極性が反転されて
端子０ＵＴ１、端子０ＵＴ２より出力される（第４図Ｂ
、 Ｄ）。出力インバータ３．４の出力が逆相加算さ
れ、ＰＷＭ出力となる。このように構成することにより
主信号成分が逆相、２次の歪成分が同相で発生するため
、出力インバータ３．４におけるＰＭＯ８，ＮＭＯ８の
ばらつきに起因する歪の発生を抑え繁ることが出来るも
のである。
ば、ディジタル値−３，−１，＋２． ・・・が与え
られると、パルス幅変調器１が−３，−１゜＋２．・・
・に対応したパルス幅信号を出力する（第４図Ａ）。一
方、インバータ７により入力されたディジタル値−３，
−１，＋２． ・・・は＋３．＋１゜−２，・・・に
変換される。この値がパルス幅変調器２に入力され、対
応したパルス幅信号が出力される（第４図Ｃ）。パルス
幅変調器１．２より出力されたパルス幅信号は、出力イ
ンバータ３．４にそれぞれ入力され、極性が反転されて
端子０ＵＴ１、端子０ＵＴ２より出力される（第４図Ｂ
、 Ｄ）。出力インバータ３．４の出力が逆相加算さ
れ、ＰＷＭ出力となる。このように構成することにより
主信号成分が逆相、２次の歪成分が同相で発生するため
、出力インバータ３．４におけるＰＭＯ８，ＮＭＯ８の
ばらつきに起因する歪の発生を抑え繁ることが出来るも
のである。
発明が解決しようとする課題
しかしながら上記のような構成では、逆相加算を行なう
際に通常用いられるオペアンプのスルーレートが有限で
あるため、パルス幅信号の立ち上がり時、たち下がり時
にスパイク吠のノイズを発生し、２次の歪を抑えること
は出来るが、ノイズレベルが増加するという問題点があ
った。本発明は上記の問題点に鑑み、ノイズレベルを増
加することなく２次の歪を抑えることが可能なＰＷＭ信
号出力回路を提供するものである。
際に通常用いられるオペアンプのスルーレートが有限で
あるため、パルス幅信号の立ち上がり時、たち下がり時
にスパイク吠のノイズを発生し、２次の歪を抑えること
は出来るが、ノイズレベルが増加するという問題点があ
った。本発明は上記の問題点に鑑み、ノイズレベルを増
加することなく２次の歪を抑えることが可能なＰＷＭ信
号出力回路を提供するものである。
課題を解決するための手段
この目的を達成するために本発明によるＰＷＭ信号出力
回路は、タイミング信号に同期して取り込まれるディジ
タル信号を所定のパルス幅を有するパルス幅信号に変換
するパルス幅変調器と、前記パルス幅信号を入力とする
一対の相補型スイッチング素子による第１のインバータ
回路と、前記パルス幅信号の極性を反転する極性反転手
段と、前記極性反転手段の出力を入力とする一対の相補
型スイッチング素子による第２のインバータ回路と、前
記第１のインバータ回路と前記第２のインバータ回路の
差分を取り出し出力する逆相加算器とを備え、該逆相加
算器の出力をＰＷＭ信号出力として取り出すようにした
ものである。
回路は、タイミング信号に同期して取り込まれるディジ
タル信号を所定のパルス幅を有するパルス幅信号に変換
するパルス幅変調器と、前記パルス幅信号を入力とする
一対の相補型スイッチング素子による第１のインバータ
回路と、前記パルス幅信号の極性を反転する極性反転手
段と、前記極性反転手段の出力を入力とする一対の相補
型スイッチング素子による第２のインバータ回路と、前
記第１のインバータ回路と前記第２のインバータ回路の
差分を取り出し出力する逆相加算器とを備え、該逆相加
算器の出力をＰＷＭ信号出力として取り出すようにした
ものである。
作用
上記のように、パルス幅変調器の出力を一方はそのまま
、他方は極性を反転して出力用のインバータに与えるよ
うにしたため、それぞれのインバータ出力の変化点が一
致し、スパイク伏のノイズ信号の発生頻度が従来例と比
較して半分に減少する。また、一方のインバータのＰＭ
Ｏ８がオンしているときには必ず他方のインバータのＮ
ＭＯ８＼−ノ がオンしてるため、２次の歪の発生を抑えることも出来
るものである。
、他方は極性を反転して出力用のインバータに与えるよ
うにしたため、それぞれのインバータ出力の変化点が一
致し、スパイク伏のノイズ信号の発生頻度が従来例と比
較して半分に減少する。また、一方のインバータのＰＭ
Ｏ８がオンしているときには必ず他方のインバータのＮ
ＭＯ８＼−ノ がオンしてるため、２次の歪の発生を抑えることも出来
るものである。
実施例
第１図は本発明によるＰＷＭ信号出力回路の一実施例で
ある。第１図において、第３図と同一の機能を有するも
のについては同一の記号を付し、詳細な説明は省略する
。５はインバータであり、極性を反転させて出力する。
ある。第１図において、第３図と同一の機能を有するも
のについては同一の記号を付し、詳細な説明は省略する
。５はインバータであり、極性を反転させて出力する。
６は逆相加算器であり、端子子に与えられた信号から端
子−に与えられた信号を減算し出力するもので通常オペ
アンプ等が用いられる。
子−に与えられた信号を減算し出力するもので通常オペ
アンプ等が用いられる。
次に第１図の動作について説明する。入力として、例え
ば、ディジタル値−１，＋２． −３． ＋１、・・
・が与えられると、パルス幅変調器１が−１゜＋２．
−３． ＋Ｌ ・・・に対応したパルス幅信号を出
力する（第２図Ｐ）。このパルス幅信号が直接出力イン
バータ３へ与えられると同時に、インバ−タ５によりパ
ルス幅信号の極性が反転させられ（第２図Ａ）、出力イ
ンバータ４へ与えられる。
ば、ディジタル値−１，＋２． −３． ＋１、・・
・が与えられると、パルス幅変調器１が−１゜＋２．
−３． ＋Ｌ ・・・に対応したパルス幅信号を出
力する（第２図Ｐ）。このパルス幅信号が直接出力イン
バータ３へ与えられると同時に、インバ−タ５によりパ
ルス幅信号の極性が反転させられ（第２図Ａ）、出力イ
ンバータ４へ与えられる。
出力インバータ３．４が再度入力信号の極性を反転させ
るため、出力インバータ３．４の出力は、第２図Ａ１
Ｂに示す波形と等しくなる。
るため、出力インバータ３．４の出力は、第２図Ａ１
Ｂに示す波形と等しくなる。
ここで、出力インバータ３．４におけるＰＭＯ８１ＮＭ
Ｏ８のオン抵抗のばらつきによる歪発生のメカニズムに
ついて述べると、出力インバータ３に抵抗Ｒ，を介して
コンデンサＣ「１が接続されていたとして抵抗Ｒ＋ 、
コンデンサＣＩの充放電を考えると、充放電時定数τが
ＰＭＯ３，ＮＭＯ８のオン、オフに応じて変化する。Ｐ
ＭＯ８のオン抵抗をＲｐ、ＮＭＯ８のオン抵抗をＲｎと
すると、充放電時定数τは、充電時はＣＲｐ＋Ｒ＋ ）
・Ｃ１１放電時は（Ｒｎ＋Ｒ＋）・Ｃ１となる。ＰＷＭ
に変調された正弦波ｓｉｎωｔが入力されているとした
時、時刻ｔ８においてＰＭＯ８がオンしている時間をｔ
ｐ１ＮＭＯ８がオンしている時間をｔＮとすると、ｔｐ
＝１／２・Ｔ・（１＋ｓｌｎωｔ＠） −（１）ｔ
ｓ＝１／２・Ｔ・（１−５１ｎωｔ１１） ・＝
（２）但し、Ｔ＝サンプリング周期 となり、この時刻での平均の時定数τはｒ：ｆｔｐ（Ｒ
１）＋Ｒ＋）＋ｔＮ・（Ｒｎ＋Ｒ＋））・Ｃ＋／Ｔ＝
（（１＋ｇ１ｎωｔｓＬ（Ｒｐ＋ Ｒ＋ ）＋ （１−
５ｌｎωｔ、）・（Ｒｎ＋Ｒ＋））・Ｃ＋ ・
・・（３）となる。即ち、Ｒｐ＞Ｒｎならば正弦波の正
側のレベルが小さくなり、Ｒｐ＜Ｒｎならば正弦波の負
側のレベルが小さくなる。つまり、正弦波が上下非対称
となり、２次の歪となる。
Ｏ８のオン抵抗のばらつきによる歪発生のメカニズムに
ついて述べると、出力インバータ３に抵抗Ｒ，を介して
コンデンサＣ「１が接続されていたとして抵抗Ｒ＋ 、
コンデンサＣＩの充放電を考えると、充放電時定数τが
ＰＭＯ３，ＮＭＯ８のオン、オフに応じて変化する。Ｐ
ＭＯ８のオン抵抗をＲｐ、ＮＭＯ８のオン抵抗をＲｎと
すると、充放電時定数τは、充電時はＣＲｐ＋Ｒ＋ ）
・Ｃ１１放電時は（Ｒｎ＋Ｒ＋）・Ｃ１となる。ＰＷＭ
に変調された正弦波ｓｉｎωｔが入力されているとした
時、時刻ｔ８においてＰＭＯ８がオンしている時間をｔ
ｐ１ＮＭＯ８がオンしている時間をｔＮとすると、ｔｐ
＝１／２・Ｔ・（１＋ｓｌｎωｔ＠） −（１）ｔ
ｓ＝１／２・Ｔ・（１−５１ｎωｔ１１） ・＝
（２）但し、Ｔ＝サンプリング周期 となり、この時刻での平均の時定数τはｒ：ｆｔｐ（Ｒ
１）＋Ｒ＋）＋ｔＮ・（Ｒｎ＋Ｒ＋））・Ｃ＋／Ｔ＝
（（１＋ｇ１ｎωｔｓＬ（Ｒｐ＋ Ｒ＋ ）＋ （１−
５ｌｎωｔ、）・（Ｒｎ＋Ｒ＋））・Ｃ＋ ・
・・（３）となる。即ち、Ｒｐ＞Ｒｎならば正弦波の正
側のレベルが小さくなり、Ｒｐ＜Ｒｎならば正弦波の負
側のレベルが小さくなる。つまり、正弦波が上下非対称
となり、２次の歪となる。
以上が２次歪の発生メカニズムであるが、本実施例では
出力インバータ３の出力と出力インバータ４の出力とが
逆相になるため、それぞれの出力インバータが出力する
正弦波の上下非対称性が打ち消され、２次の歪を取り除
くことが出来る。また、出力インバータ３の立ち上がり
と出力インバータ４の立ち下がりとが常に同一時刻に発
生するため、パルス波の立ち上がり、立ち下がりに起因
するスパイク状ノイズの発生頻度が従来のものに比較し
て半分になる。このスパイク状のノイズは、もともと逆
相加算器６のフル振幅レベルで発生するものであり、端
子＋、端子−に同時にパルスのエツジが与えられてもレ
ベルは変化しない。このため、スパイク状ノイズの発生
頻度の減少がそのままノイズレベルの低下となり、ノイ
ズレベルの増加を最小限に抑えることが出来る。
出力インバータ３の出力と出力インバータ４の出力とが
逆相になるため、それぞれの出力インバータが出力する
正弦波の上下非対称性が打ち消され、２次の歪を取り除
くことが出来る。また、出力インバータ３の立ち上がり
と出力インバータ４の立ち下がりとが常に同一時刻に発
生するため、パルス波の立ち上がり、立ち下がりに起因
するスパイク状ノイズの発生頻度が従来のものに比較し
て半分になる。このスパイク状のノイズは、もともと逆
相加算器６のフル振幅レベルで発生するものであり、端
子＋、端子−に同時にパルスのエツジが与えられてもレ
ベルは変化しない。このため、スパイク状ノイズの発生
頻度の減少がそのままノイズレベルの低下となり、ノイ
ズレベルの増加を最小限に抑えることが出来る。
発明の効果
以上のべたように本発明は、タイミング信号に同期して
取り込まれるディジタル信号を所定のパルス幅を仔する
パルス幅信号に変換するパルス幅変調器と、前記パルス
幅信号を入力とする一対の相補型スイッチング素子によ
る第１のインバータ回路と、前記パルス幅信号の極性を
反転する極性反転手段と、前記極性反転手段の出力を入
力とする一対の相補型スイッチング素子による第２のイ
ンバータ回路と、前記第１のインバータ回路と前記第２
のインバータ回路の差分を取り出し出力する逆相加算器
とを備え、該逆相加算器の出力をＰＷＭ信号出力として
取り出すようにしたことにより、一方のインバータのＰ
ＭＯ８がオンしているときには必ず他方のインバータの
ＮＭＯ８がオンしてるため、２次の歪の発生を抑えるこ
とも出来、また、それぞれのインバータ出力の変化点が
一致し、スパイク状のノイズの発生頻度が従来例と比較
して半分に減少し、ノイズの増加を最小限に抑えること
が出来るという優れた効果を有するものである。
取り込まれるディジタル信号を所定のパルス幅を仔する
パルス幅信号に変換するパルス幅変調器と、前記パルス
幅信号を入力とする一対の相補型スイッチング素子によ
る第１のインバータ回路と、前記パルス幅信号の極性を
反転する極性反転手段と、前記極性反転手段の出力を入
力とする一対の相補型スイッチング素子による第２のイ
ンバータ回路と、前記第１のインバータ回路と前記第２
のインバータ回路の差分を取り出し出力する逆相加算器
とを備え、該逆相加算器の出力をＰＷＭ信号出力として
取り出すようにしたことにより、一方のインバータのＰ
ＭＯ８がオンしているときには必ず他方のインバータの
ＮＭＯ８がオンしてるため、２次の歪の発生を抑えるこ
とも出来、また、それぞれのインバータ出力の変化点が
一致し、スパイク状のノイズの発生頻度が従来例と比較
して半分に減少し、ノイズの増加を最小限に抑えること
が出来るという優れた効果を有するものである。
第１図は本発明によるＰＷＭ信号出力回路の実施例を示
すブロック図、第２図は第１図における各端子の出力波
形図、第３図は従来におけるＰＷＭ信号出力回路を示す
ブロック図、第４図は第３図におけるＰＷＭ信号の出力
波形図である。 １．２・・・パルス幅変調器、３，４・・・出力インバ
ータ、 ５・・・インバータ、６・・・逆相加算器。
すブロック図、第２図は第１図における各端子の出力波
形図、第３図は従来におけるＰＷＭ信号出力回路を示す
ブロック図、第４図は第３図におけるＰＷＭ信号の出力
波形図である。 １．２・・・パルス幅変調器、３，４・・・出力インバ
ータ、 ５・・・インバータ、６・・・逆相加算器。
Claims (2)
- （１）タイミング信号に同期して取り込まれるディジタ
ル信号を所定のパルス幅を有するパルス幅信号に変換す
るパルス幅変調器と、前記パルス幅信号を入力とする一
対の相補型スイッチング素子による第１のインバータ回
路と、前記パルス幅信号の極性を反転する極性反転手段
と、前記極性反転手段の出力を入力とする一対の相補型
スイッチング素子による第２のインバータ回路と、前記
第１のインバータ回路と前記第２のインバータ回路の差
分を取り出し出力する逆相加算器とを備え、該逆相加算
器の出力をＰＷＭ信号出力として取り出すようにしたこ
とを特徴とするＰＷＭ信号出力回路。 - （２）第１、第２のインバータ回路が、ほぼ同一の特性
を有するインバータ回路であることを特徴とする特許請
求の範囲第１項記載のＰＷＭ信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898489A JPH0313118A (ja) | 1989-06-12 | 1989-06-12 | Ｐｗｍ信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898489A JPH0313118A (ja) | 1989-06-12 | 1989-06-12 | Ｐｗｍ信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0313118A true JPH0313118A (ja) | 1991-01-22 |
Family
ID=15465093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14898489A Pending JPH0313118A (ja) | 1989-06-12 | 1989-06-12 | Ｐｗｍ信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0313118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994973A (en) * | 1997-04-28 | 1999-11-30 | Nec Corporation | PWM driver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109611A (ja) * | 1986-10-27 | 1988-05-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルアナログ変換方法 |
-
1989
- 1989-06-12 JP JP14898489A patent/JPH0313118A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109611A (ja) * | 1986-10-27 | 1988-05-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルアナログ変換方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994973A (en) * | 1997-04-28 | 1999-11-30 | Nec Corporation | PWM driver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380778B2 (en) | Semiconductor integrated circuit | |
| JPH0129469B2 (ja) | ||
| US20020105377A1 (en) | Digital power amplifier | |
| GB2330966A (en) | Phase detection apparatus and method | |
| JP2013232719A (ja) | アイソレーション回路 | |
| JPH0313118A (ja) | Ｐｗｍ信号出力回路 | |
| JP2870629B2 (ja) | 論理回路 | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| JP3043241B2 (ja) | 可変遅延回路 | |
| JPH04241520A (ja) | 位相同期回路 | |
| JPH01272315A (ja) | 単相／差動信号変換回路 | |
| JPH04172823A (ja) | Ｄ／ａ変換器 | |
| JP2636490B2 (ja) | Ｐｌｌ回路 | |
| JP2606651B2 (ja) | ４相信号発生回路 | |
| JP2618025B2 (ja) | 単相−差動信号変換回路 | |
| JPH088473B2 (ja) | 相補形ｄ形フリツプフロツプ回路 | |
| JP2692394B2 (ja) | 位相周波数比較器 | |
| JP2929866B2 (ja) | 入力回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JP2959438B2 (ja) | 位相比較器 | |
| CN118157698A (zh) | 接收器电路、对应隔离驱动器器件、电子系统和将差分信号解码为数字输出信号的方法 | |
| JPS61254075A (ja) | 電源回路 | |
| JP2734360B2 (ja) | ディジタル信号リピータ | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JP2020031301A (ja) | パルス位置変調回路及び送信回路 |