JPH088473B2 - 相補形ｄ形フリツプフロツプ回路 - Google Patents
相補形ｄ形フリツプフロツプ回路Info
- Publication number
- JPH088473B2 JPH088473B2 JP61102146A JP10214686A JPH088473B2 JP H088473 B2 JPH088473 B2 JP H088473B2 JP 61102146 A JP61102146 A JP 61102146A JP 10214686 A JP10214686 A JP 10214686A JP H088473 B2 JPH088473 B2 JP H088473B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- phase control
- complementary
- type flip
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は２相制御パルスで動作する相補形フリップフ
ロップ回路に関するものである。
ロップ回路に関するものである。
（従来の技術） 従来の相補形Ｄ形フリップフロップ回路を、第２図お
よび第３図を参照して説明する。第２図は従来の相補形
Ｄ形フリップフロップ回路の回路図、第３図は前記相補
形Ｄ形フリップフロップ回路のタイムチャートを示す。
よび第３図を参照して説明する。第２図は従来の相補形
Ｄ形フリップフロップ回路の回路図、第３図は前記相補
形Ｄ形フリップフロップ回路のタイムチャートを示す。
従来の相補形Ｄ形フリップフロップ回路は、第２図に
示すように、２相制御伝達ゲート1,2,3,4とインバータ
5,6,7,8で構成されており、入力データDINが２相制御パ
ルスCK,▲▼で同期して一定時間遅れて出力端子Ｑ
から出力される機能となっている。
示すように、２相制御伝達ゲート1,2,3,4とインバータ
5,6,7,8で構成されており、入力データDINが２相制御パ
ルスCK,▲▼で同期して一定時間遅れて出力端子Ｑ
から出力される機能となっている。
ここで、相補形Ｄ形フリップフロップの動作を簡単に
説明する。第２からも明らかなように、２相制御伝達ゲ
ート１及び４のスイッチのオン・オフのタイミングと、
２相制御伝達ゲート２及び３のスイッチのオン・オフの
タイミングとは逆相になっている。そしてまず、２相制
御伝達ゲート１及び４がオンになると、２相制御伝達ゲ
ート１及びインバータ５を介して、マスター側に入力デ
ータDINが入力される。この時、２相制御伝達ゲート３
はオフになっているので、スレーブ側にデータは入力さ
れない。
説明する。第２からも明らかなように、２相制御伝達ゲ
ート１及び４のスイッチのオン・オフのタイミングと、
２相制御伝達ゲート２及び３のスイッチのオン・オフの
タイミングとは逆相になっている。そしてまず、２相制
御伝達ゲート１及び４がオンになると、２相制御伝達ゲ
ート１及びインバータ５を介して、マスター側に入力デ
ータDINが入力される。この時、２相制御伝達ゲート３
はオフになっているので、スレーブ側にデータは入力さ
れない。
次に、２相制御伝達ゲート１及び４がオフになり、２
相制御伝達ゲート２及び３がオンになると、マスター側
からスレーブ側に入力データDINが入力され、そのデー
タが出力端子Ｑに出力する。
相制御伝達ゲート２及び３がオンになると、マスター側
からスレーブ側に入力データDINが入力され、そのデー
タが出力端子Ｑに出力する。
次に再び、２相制御伝達ゲート１及び４がオンとな
り、２相制御伝達ゲート２及び３がオフになると、マス
ター側とスレーブ側の接続が断たれ、スレーブ側ではイ
ンバータ７及び８、２相制御伝達ゲート４で構成される
データ保持ループで、入力データDINを保持する。この
時、マスター側には次の入力データDINが入力される。
り、２相制御伝達ゲート２及び３がオフになると、マス
ター側とスレーブ側の接続が断たれ、スレーブ側ではイ
ンバータ７及び８、２相制御伝達ゲート４で構成される
データ保持ループで、入力データDINを保持する。この
時、マスター側には次の入力データDINが入力される。
以上の動作を繰り返し、相補形Ｄ形フリップフロップ
からは、一定時間のディレイを持たせてデータを出力す
ることになる。
からは、一定時間のディレイを持たせてデータを出力す
ることになる。
なお、インバータ５とインバータ８は同一のサイズａ
のトランジスタで構成されるのが一般的であった。
のトランジスタで構成されるのが一般的であった。
しかしながら、上記で説明した従来の相補形Ｄ形フリ
ップフロップ回路は、２相制御パルスCK,▲▼が完
全に逆相になっていなければ正しく動作できない。つま
り、２相制御パルスCK,▲▼の出力タイミングが、
誤差等により第３図に示すように２相制御パルスCK,▲
▼の立ち上がりおよび立ち下がりにおけるディレイ
TD1,TD2で制御パルスに重なりが生じると、２相制御伝
達ゲート1,2,3,4すべてが導通状態となり、入力データD
INはそのまま出力端子Ｑに出力される。
ップフロップ回路は、２相制御パルスCK,▲▼が完
全に逆相になっていなければ正しく動作できない。つま
り、２相制御パルスCK,▲▼の出力タイミングが、
誤差等により第３図に示すように２相制御パルスCK,▲
▼の立ち上がりおよび立ち下がりにおけるディレイ
TD1,TD2で制御パルスに重なりが生じると、２相制御伝
達ゲート1,2,3,4すべてが導通状態となり、入力データD
INはそのまま出力端子Ｑに出力される。
（発明が解決しようとする問題点） 前記のように従来の相補形Ｄ形フリップフロップに
は、入力データがそのまま出力端子に出力され、２相制
御パルスに同期した入力データを、一定時間のディレイ
を持たせて出力させることができないという問題点があ
った。
は、入力データがそのまま出力端子に出力され、２相制
御パルスに同期した入力データを、一定時間のディレイ
を持たせて出力させることができないという問題点があ
った。
（問題点を解決するための手段） 前記問題点を解決するために本発明は、マスター側の
スレーブ側駆動用インバータの駆動能力を、スレーブ側
のデータ保持のための帰還回路用インバータの駆動能力
に対して４分の１以下に十分小さくすることで、伝達ゲ
ートが導通状態であっても、データ保持を反転すること
なく動作するようにした相補形Ｄ形フリップフロップ回
路を提供するものである。
スレーブ側駆動用インバータの駆動能力を、スレーブ側
のデータ保持のための帰還回路用インバータの駆動能力
に対して４分の１以下に十分小さくすることで、伝達ゲ
ートが導通状態であっても、データ保持を反転すること
なく動作するようにした相補形Ｄ形フリップフロップ回
路を提供するものである。
（作 用） 前記構成によれば相補形Ｄ形フリップフロップ回路
は、２相制御パルスで発生させられる正相と逆相のパル
スのディレイによる制御パルスの影響を受けずに安定し
た動作をすることができる。
は、２相制御パルスで発生させられる正相と逆相のパル
スのディレイによる制御パルスの影響を受けずに安定し
た動作をすることができる。
（実施例） 本発明の相補形Ｄ形フリップフロップ回路を、第１図
を参照して説明する。第１図は、本発明の相補形Ｄ形フ
リップフロップ回路の回路図を示す。
を参照して説明する。第１図は、本発明の相補形Ｄ形フ
リップフロップ回路の回路図を示す。
本発明の相補形Ｄ形フリップフロップ回路は、第１図
に示すように、２相制御伝達ゲート１（第一の２相制御
伝達ゲート）,2相制御伝達ゲート２（第三の２相制御伝
達ゲート）,2相制御伝達ゲート３（第二の２相制御伝達
ゲート）,2相制御伝達ゲート４（第四の２相制御伝達ゲ
ート）とインバータ５（第一のインバータ），インバー
タ６（第二のインバータ），インバータ７（第三のイン
バータ），インバータ８′（第四のインバータ）で構成
されている。２相制御伝達ゲート２とインバータ5,6で
構成されるマスター側のデータ保持ループと、２相制御
伝達ゲート４のインバータ7,8′で構成されるスレーブ
側のデータ保持ループとにおいて、マスター側のインバ
ータ５の電流駆動能力がスレーブ側のインバータ８′の
電流駆動能力により十分小さくなるようにインバータ５
及びインバータ８′を設計すると、２相制御パルス回路
で発生させられる正相および逆相のパルスのディレイに
よる重なりで２相制御伝達ゲート３及び４が同時に導通
状態であっても、インバータ７の出力は、インバータ
８′のデータを反転させた値を出力する。なお、インバ
ータ７の出力は、ＨまたはＬのデジタル値である。
に示すように、２相制御伝達ゲート１（第一の２相制御
伝達ゲート）,2相制御伝達ゲート２（第三の２相制御伝
達ゲート）,2相制御伝達ゲート３（第二の２相制御伝達
ゲート）,2相制御伝達ゲート４（第四の２相制御伝達ゲ
ート）とインバータ５（第一のインバータ），インバー
タ６（第二のインバータ），インバータ７（第三のイン
バータ），インバータ８′（第四のインバータ）で構成
されている。２相制御伝達ゲート２とインバータ5,6で
構成されるマスター側のデータ保持ループと、２相制御
伝達ゲート４のインバータ7,8′で構成されるスレーブ
側のデータ保持ループとにおいて、マスター側のインバ
ータ５の電流駆動能力がスレーブ側のインバータ８′の
電流駆動能力により十分小さくなるようにインバータ５
及びインバータ８′を設計すると、２相制御パルス回路
で発生させられる正相および逆相のパルスのディレイに
よる重なりで２相制御伝達ゲート３及び４が同時に導通
状態であっても、インバータ７の出力は、インバータ
８′のデータを反転させた値を出力する。なお、インバ
ータ７の出力は、ＨまたはＬのデジタル値である。
インバータ７の出力が、インバータ８′のデータを反
転させた値を出力する理由は、インバータ７の入力（ノ
ード９）は、インバータ５とインバータ８′の出力によ
って決定されるが、インバータ５とインバータ８′で
は、インバータ８′の方が電流駆動能力が十分大きいた
め、インバータ７への入力電位は、インバータ５の出力
とインバータ８′の出力の平均値ではなく、インバータ
８′の出力に近い値になる。よって、インバータ７から
出力されるデジタル値（ＨまたはＬ）は、インバータ５
から入力されるデータを反転したデジタル値ではなく、
インバータ８′から入力されるデータを反転したデジタ
ル値と同じ値になる。
転させた値を出力する理由は、インバータ７の入力（ノ
ード９）は、インバータ５とインバータ８′の出力によ
って決定されるが、インバータ５とインバータ８′で
は、インバータ８′の方が電流駆動能力が十分大きいた
め、インバータ７への入力電位は、インバータ５の出力
とインバータ８′の出力の平均値ではなく、インバータ
８′の出力に近い値になる。よって、インバータ７から
出力されるデジタル値（ＨまたはＬ）は、インバータ５
から入力されるデータを反転したデジタル値ではなく、
インバータ８′から入力されるデータを反転したデジタ
ル値と同じ値になる。
なお、マスター側のインバータ５の電流駆動能力がス
レーブ側のインバータ８′の電流駆動能力の４分の１以
下であれば、インバータ７の出力は、インバータ８′か
ら出力されるデータを反転させたデジタル値と同じデジ
タル値になる。
レーブ側のインバータ８′の電流駆動能力の４分の１以
下であれば、インバータ７の出力は、インバータ８′か
ら出力されるデータを反転させたデジタル値と同じデジ
タル値になる。
そして、マスター側のインバータ５の電流駆動能力
を、スレーブ側のインバータ８′の電流駆動能力の４分
の１以下にするには、インバータ５のトランジスタサイ
ズａに対して、インバータ８′のトランジスタサイズを
4aに設計すれば、簡単に実現することができる。電流駆
動能力は、おおむねMOSトランジスタのチャネル幅で設
定することが可能である。
を、スレーブ側のインバータ８′の電流駆動能力の４分
の１以下にするには、インバータ５のトランジスタサイ
ズａに対して、インバータ８′のトランジスタサイズを
4aに設計すれば、簡単に実現することができる。電流駆
動能力は、おおむねMOSトランジスタのチャネル幅で設
定することが可能である。
前記構成によれば、入力データDINが２相制御パルスC
K,▲▼で同期して一定時間遅れて出力端子Ｑから出
力されるという安定した動作をする相補形Ｄ形フリップ
フロップ回路が得られる。
K,▲▼で同期して一定時間遅れて出力端子Ｑから出
力されるという安定した動作をする相補形Ｄ形フリップ
フロップ回路が得られる。
（発明の効果） 前記のように本発明によれば、２相制御パルスのディ
レイの影響を受けない相補形Ｄ形フリップフロップ回路
を構成することができて実用的に極めて有用である。
レイの影響を受けない相補形Ｄ形フリップフロップ回路
を構成することができて実用的に極めて有用である。
第１図は本発明の相補形Ｄ形フリップフロップ回路の回
路図、第２図は従来の相補形Ｄ形フリップフロップ回路
の回路図、第３図は前記相補形Ｄ形フリップフロップ回
路のタイムチャートを示す。 1,2,3,4……２相制御伝達ゲート、5,6,7,8,8′……イン
バータ、９……ノード。
路図、第２図は従来の相補形Ｄ形フリップフロップ回路
の回路図、第３図は前記相補形Ｄ形フリップフロップ回
路のタイムチャートを示す。 1,2,3,4……２相制御伝達ゲート、5,6,7,8,8′……イン
バータ、９……ノード。
Claims (1)
- 【請求項１】マスター側が第一の２相制御伝達ゲート
と、第一のデータ保持ループとを有し、スレーブ側が第
二の２相制御伝達ゲートと、第二のデータ保持ループと
を有する相補形Ｄ形フリップフロップ回路において、 前記第一のデータ保持ループは、第一のインバータの出
力を第二のインバータと第三の２相制御伝達ゲートを順
に介して、前記第一のインバータの入力に帰還する回路
からなり、 前記第二のデータ保持ループは、第三のインバータの出
力を第四のインバータと第四の２相制御伝達ゲートを順
に介して、前記第三のインバータの入力に帰還する回路
からなり、 データ入力端子からデータ出力端子の間に、前記第一の
２相制御伝達ゲート、前記第一のインバータ、前記第二
の２相制御伝達ゲート、前記第三のインバータが順に接
続され、 前記第一のインバータの電流駆動能力を、前記第四のイ
ンバータの電流駆動能力の４分の１以下とすることを特
徴とする相補形Ｄ形フリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61102146A JPH088473B2 (ja) | 1986-05-06 | 1986-05-06 | 相補形ｄ形フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61102146A JPH088473B2 (ja) | 1986-05-06 | 1986-05-06 | 相補形ｄ形フリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260421A JPS62260421A (ja) | 1987-11-12 |
| JPH088473B2 true JPH088473B2 (ja) | 1996-01-29 |
Family
ID=14319607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61102146A Expired - Lifetime JPH088473B2 (ja) | 1986-05-06 | 1986-05-06 | 相補形ｄ形フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088473B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239206A (en) * | 1990-03-06 | 1993-08-24 | Advanced Micro Devices, Inc. | Synchronous circuit with clock skew compensating function and circuits utilizing same |
| JPH04263510A (ja) * | 1991-02-18 | 1992-09-18 | Nec Corp | フリップフロップ回路 |
| GB0013790D0 (en) * | 2000-06-06 | 2000-07-26 | Texas Instruments Ltd | Improvements in or relating to flip-flop design |
| US7872903B2 (en) * | 2009-03-19 | 2011-01-18 | Altera Corporation | Volatile memory elements with soft error upset immunity |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879328A (ja) * | 1981-11-04 | 1983-05-13 | Mitsubishi Electric Corp | マスタ・スレ−ブ形ラツチ回路 |
| JPS58207711A (ja) * | 1982-05-28 | 1983-12-03 | Nec Corp | フリツプフロツプ回路 |
| JPS6075121A (ja) * | 1983-09-30 | 1985-04-27 | Nec Corp | フリツプ・フロツプ |
-
1986
- 1986-05-06 JP JP61102146A patent/JPH088473B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62260421A (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843254A (en) | Master-slave flip-flop circuit with three phase clocking | |
| JPS5925421A (ja) | 同期式論理回路 | |
| JPS6216478B2 (ja) | ||
| US4160173A (en) | Logic circuit with two pairs of cross-coupled nand/nor gates | |
| US5365128A (en) | High-resolution synchronous delay line | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| JPS62245814A (ja) | パルス回路 | |
| JPH088473B2 (ja) | 相補形ｄ形フリツプフロツプ回路 | |
| JPS61101113A (ja) | フリツプフロツプ回路 | |
| EP0328339A2 (en) | Frequency-dividing circuit | |
| JPH02137886A (ja) | シフトレジスタ | |
| JPH0832413A (ja) | 同期式ラッチ回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JPH03204222A (ja) | クロックドライバー回路 | |
| JP3369746B2 (ja) | 分周回路 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPS61164323A (ja) | タイミングパルス形成回路 | |
| JPS63293799A (ja) | シフトレジスタ | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPS62181524A (ja) | ダイナミツク分周回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2606550B2 (ja) | 位相比較回路 | |
| JPH0487415A (ja) | 分周回路 | |
| JPH0260096B2 (ja) | ||
| JPS63185115A (ja) | パルス遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |