JPH04246908A - フリップフロップ回路 - Google Patents
フリップフロップ回路Info
- Publication number
- JPH04246908A JPH04246908A JP3011734A JP1173491A JPH04246908A JP H04246908 A JPH04246908 A JP H04246908A JP 3011734 A JP3011734 A JP 3011734A JP 1173491 A JP1173491 A JP 1173491A JP H04246908 A JPH04246908 A JP H04246908A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- master
- flop circuit
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はフリップフロップ回路に
関し、特に、マスタースレーブ方式のフリップフロップ
回路の回路構成に関する。
関し、特に、マスタースレーブ方式のフリップフロップ
回路の回路構成に関する。
【0002】
【従来の技術】従来のこの種のフリップフロップ回路の
一例の回路図を図3に示す。このフリップフロップ回路
の構成は、図3に示すように、クロック信号φ1 が制
御信号として入力されるマスター1と、クロック信号φ
2 が制御信号として入力されるスレーブ2とが直列に
接続され、マスター1には入力データINが入力され、
スレーブ2の出力信号がこのフリップフロップ回路の出
力データOUTとして出力される構成となっている。
一例の回路図を図3に示す。このフリップフロップ回路
の構成は、図3に示すように、クロック信号φ1 が制
御信号として入力されるマスター1と、クロック信号φ
2 が制御信号として入力されるスレーブ2とが直列に
接続され、マスター1には入力データINが入力され、
スレーブ2の出力信号がこのフリップフロップ回路の出
力データOUTとして出力される構成となっている。
【0003】マスター1は、2つのクロックドインバー
タ3および4と、2つのインバータ5および6とからな
る。
タ3および4と、2つのインバータ5および6とからな
る。
【0004】クロックドインバータ3は入力データIN
を入力とし、制御信号(クロック信号φ1 )をゲート
信号とする。
を入力とし、制御信号(クロック信号φ1 )をゲート
信号とする。
【0005】クロックドインバータ4は、このマスター
1の出力信号を入力とし、クロック信号φ1 がインバ
ータ6で反転された信号をゲート信号とする。
1の出力信号を入力とし、クロック信号φ1 がインバ
ータ6で反転された信号をゲート信号とする。
【0006】そして、インバータ5の入力は、クロック
ドインバータ3および4の出力に接続され、2つのクロ
ックドインバータ5および6からの信号のいずれか一方
が入力される。インバータ5の出力がこのマスター1の
出力である。
ドインバータ3および4の出力に接続され、2つのクロ
ックドインバータ5および6からの信号のいずれか一方
が入力される。インバータ5の出力がこのマスター1の
出力である。
【0007】スレーブ2も、マスター1と同様の回路構
成となっている。但しこのスレーブ2は、前述のように
、マスター1からの出力信号を入力とし、制御信号とし
てのクロック信号φ2 を制御信号とする。そして、こ
のスレーブ2の出力がフリップフロップ回路の出力とな
っている。
成となっている。但しこのスレーブ2は、前述のように
、マスター1からの出力信号を入力とし、制御信号とし
てのクロック信号φ2 を制御信号とする。そして、こ
のスレーブ2の出力がフリップフロップ回路の出力とな
っている。
【0008】以下にこのフリップフロップ回路の動作に
ついて述べる。図4は、このフリップフロップ回路のタ
イミング図である。
ついて述べる。図4は、このフリップフロップ回路のタ
イミング図である。
【0009】図4において、クロック信号φ1 が「H
」(期間A)の時、クロックドインバータ3は出力許可
状態にあって入力データ「1」の反転データを出力する
が、クロックドインバータ4が出力禁止状態であるので
マスター1の出力は「1」となる。
」(期間A)の時、クロックドインバータ3は出力許可
状態にあって入力データ「1」の反転データを出力する
が、クロックドインバータ4が出力禁止状態であるので
マスター1の出力は「1」となる。
【0010】そして、クロック信号φ1 が「L」(期
間B)になると、クロックドインバータ3が出力禁止状
態になり、クロックドインバータ4が出力許可状態にな
ってインバータ5とループ構造を形成するので、マスタ
ー1は期間Aで入力したデータを保持する。
間B)になると、クロックドインバータ3が出力禁止状
態になり、クロックドインバータ4が出力許可状態にな
ってインバータ5とループ構造を形成するので、マスタ
ー1は期間Aで入力したデータを保持する。
【0011】つまり、マスター1は、クロック信号φ1
が「H」の時、入力データを取り込み、クロック信号
φ1 が「L」の時、そのデータを保持している。
が「H」の時、入力データを取り込み、クロック信号
φ1 が「L」の時、そのデータを保持している。
【0012】スレーブ2もマスター1と同様の動作を行
い、クロック信号φ2 が「H」(期間C)の時入力デ
ータを取り込み、クロック信号φ2が「L」の時そのデ
ータを保持する。
い、クロック信号φ2 が「H」(期間C)の時入力デ
ータを取り込み、クロック信号φ2が「L」の時そのデ
ータを保持する。
【0013】フリップフロップ回路としては、クロック
信号φ1 が「H」の時取り込んだ入力データを、次の
クロック信号φ2 が「H」の時に出力しはじめる。そ
して、それ以後は、次にクロック信号φ2 が「H」に
なるまで出力データは変化しない。すなわち、フリップ
フロップ回路の出力データは、常にクロック信号φ2
の立ち上りでのみ変化する。
信号φ1 が「H」の時取り込んだ入力データを、次の
クロック信号φ2 が「H」の時に出力しはじめる。そ
して、それ以後は、次にクロック信号φ2 が「H」に
なるまで出力データは変化しない。すなわち、フリップ
フロップ回路の出力データは、常にクロック信号φ2
の立ち上りでのみ変化する。
【0014】
【発明が解決しようとする課題】上述したように、従来
のマスタースレーブ方式のフリップフロップ回路では、
出力データを変化させるタイミングが固定されている。
のマスタースレーブ方式のフリップフロップ回路では、
出力データを変化させるタイミングが固定されている。
【0015】このため、同一の出力データを異なるタイ
ミングで出力させたい時には、別のフリップフロップ回
路が必要になる。
ミングで出力させたい時には、別のフリップフロップ回
路が必要になる。
【0016】本発明は上記のような問題を解決するため
になされたものであって、1つのフリップフロップ回路
で、異なるタイミングで出力データを取り出すことので
きるフリップフロップ回路を提供することを目的とする
。
になされたものであって、1つのフリップフロップ回路
で、異なるタイミングで出力データを取り出すことので
きるフリップフロップ回路を提供することを目的とする
。
【0017】
【課題を解決するための手段】本発明のフリップフロッ
プ回路は、マスタースレーブ方式のフリップフロップ回
路において、マスターの出力信号とスレーブの出力信号
とを入力とし、外部からの制御信号のレベルに応じて前
記マスターの出力信号と前記スレーブの出力信号とのい
ずれか一方を選択して出力するスイッチ回路を備えてい
る。
プ回路は、マスタースレーブ方式のフリップフロップ回
路において、マスターの出力信号とスレーブの出力信号
とを入力とし、外部からの制御信号のレベルに応じて前
記マスターの出力信号と前記スレーブの出力信号とのい
ずれか一方を選択して出力するスイッチ回路を備えてい
る。
【0018】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図1は、本発明の第1の実施例の
回路構成を示す回路図である。図2は、この実施例のタ
イミング図である。
を参照して説明する。図1は、本発明の第1の実施例の
回路構成を示す回路図である。図2は、この実施例のタ
イミング図である。
【0019】本実施例が図3に示す従来のマスタースレ
ーブ式フリップフロップ回路と異なるのは、スイッチ回
路7を設けた点である。マスター1およびスレーブ2の
構成は従来のものと同一である。
ーブ式フリップフロップ回路と異なるのは、スイッチ回
路7を設けた点である。マスター1およびスレーブ2の
構成は従来のものと同一である。
【0020】本実施例のスイッチ回路7は、2つのクロ
ックドインバータ8および9とインバータ10とからな
る。
ックドインバータ8および9とインバータ10とからな
る。
【0021】クロックドインバータ9は、スレーブ2の
出力信号を入力とし、制御信号として信号Yが入力され
ている。
出力信号を入力とし、制御信号として信号Yが入力され
ている。
【0022】クロックドインバータ8は、マスター1の
出力信号を入力とし、信号Yがインバータ10で反転さ
れた信号を制御信号とする。
出力信号を入力とし、信号Yがインバータ10で反転さ
れた信号を制御信号とする。
【0023】そして、2つのクロックドインバータ8お
よび9の出力どうしが接続されて、更にインバータ11
の入力に接続され、このインバータ11からの出力信号
がフリッププロップ回路としての出力データとなる。
よび9の出力どうしが接続されて、更にインバータ11
の入力に接続され、このインバータ11からの出力信号
がフリッププロップ回路としての出力データとなる。
【0024】以下に、本実施例の動作を図2を参照して
説明する。マスター1の出力信号は、従来のフリップフ
ロップ回路と同様に、クロック信号φ1 の立ち上りに
同期して変化し、スレーブ2の出力信号はクロック信号
φ2の立ち上りに同期して変化する。
説明する。マスター1の出力信号は、従来のフリップフ
ロップ回路と同様に、クロック信号φ1 の立ち上りに
同期して変化し、スレーブ2の出力信号はクロック信号
φ2の立ち上りに同期して変化する。
【0025】スイッチ回路7は、信号Yが「H」の時、
クロックドインバータ8が出力禁止状態であり、クロッ
クドインバータ9が出力可能状態であるので、スレーブ
2の出力の反転データを出力する。
クロックドインバータ8が出力禁止状態であり、クロッ
クドインバータ9が出力可能状態であるので、スレーブ
2の出力の反転データを出力する。
【0026】一方、信号Yが「L」の時は、逆に、クロ
ックドインバータ8が出力許可状態で、クロックドイン
バータ9が出力禁止状態であるので、マスター1の出力
の反転データを出力する。
ックドインバータ8が出力許可状態で、クロックドイン
バータ9が出力禁止状態であるので、マスター1の出力
の反転データを出力する。
【0027】図2のタイミング図でいえば、信号Yが「
H」(期間D)の時、出力データとしては、スレーブ2
の出力信号が同じタイミング(クロック信号φ2 の立
ち上りに同期)で出力され、信号Yが「L」(期間E)
の時、出力データとしては、マスター1の出力信号がク
ロック信号φ1 に同期して出力される。なお、信号Y
によって出力データが変化することはない。
H」(期間D)の時、出力データとしては、スレーブ2
の出力信号が同じタイミング(クロック信号φ2 の立
ち上りに同期)で出力され、信号Yが「L」(期間E)
の時、出力データとしては、マスター1の出力信号がク
ロック信号φ1 に同期して出力される。なお、信号Y
によって出力データが変化することはない。
【0028】
【発明の効果】以上説明したように、本発明は、マスタ
ースレーブ方式のフリップフロップ回路において、マス
ターの出力信号とスレーブの出力信号と入力とし、外部
からの制御信号のレベルに応じて上記の2つの信号のい
ずれか一方を選択して出力するスイッチ回路を有してい
る。
ースレーブ方式のフリップフロップ回路において、マス
ターの出力信号とスレーブの出力信号と入力とし、外部
からの制御信号のレベルに応じて上記の2つの信号のい
ずれか一方を選択して出力するスイッチ回路を有してい
る。
【0029】従って、本発明によれば、1つのフリップ
フロップ回路だけで、出力データを変えることなく出力
のタイミングを変えることができる。
フロップ回路だけで、出力データを変えることなく出力
のタイミングを変えることができる。
【図1】本発明の実施例の回路図である。
【図2】本発明の実施例のタイミング図である。
【図3】従来のマスタースレーブ方式フリップフロップ
回路の回路図である。
回路の回路図である。
【図4】従来のマスタースレーブ方式フリップフロップ
回路のタイミング図である。
回路のタイミング図である。
1 マスター
2 スレーブ
3,4,8,9 クロックドインバータ5,6,
10,11 インバータ7 スイッチ回路
10,11 インバータ7 スイッチ回路
Claims (1)
- 【請求項1】 マスタースレーブ方式のフリップフロ
ップ回路において、マスターの出力信号とスレーブの出
力信号とを入力とし、外部からの制御信号のレベルに応
じて前記マスターの出力信号と前記スレーブの出力信号
とのいずれか一方を選択して出力するスイッチ回路を備
えたことを特徴とするフリップフロップ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3011734A JPH04246908A (ja) | 1991-02-01 | 1991-02-01 | フリップフロップ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3011734A JPH04246908A (ja) | 1991-02-01 | 1991-02-01 | フリップフロップ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04246908A true JPH04246908A (ja) | 1992-09-02 |
Family
ID=11786264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3011734A Pending JPH04246908A (ja) | 1991-02-01 | 1991-02-01 | フリップフロップ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04246908A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445235B1 (en) * | 1994-07-05 | 2002-09-03 | U.S. Philips Corporation | Iddq-testable uni-directional master-slave |
-
1991
- 1991-02-01 JP JP3011734A patent/JPH04246908A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445235B1 (en) * | 1994-07-05 | 2002-09-03 | U.S. Philips Corporation | Iddq-testable uni-directional master-slave |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
JPH0715302A (ja) | 可変遅延バッファ回路 | |
JP3114215B2 (ja) | クロック周波2逓倍器 | |
JPH0198313A (ja) | 同期化回路 | |
EP0319184B1 (en) | Two stage synchronizer | |
JPS63232615A (ja) | クロツク切替回路 | |
JPH04246908A (ja) | フリップフロップ回路 | |
KR100223026B1 (ko) | 동기화 회로 | |
JP2737903B2 (ja) | クロック切替方式 | |
JPS6339209A (ja) | 同期回路 | |
JPH03163908A (ja) | クロツク信号遅延回路 | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
JPH088473B2 (ja) | 相補形d形フリツプフロツプ回路 | |
JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
JP2543108B2 (ja) | 同期パルス発生装置 | |
JPS62227220A (ja) | 分周回路 | |
KR100295638B1 (ko) | 디디알에스디램용 부지연회로 | |
JP2827517B2 (ja) | 位相同期回路 | |
JPH03282805A (ja) | クロック信号切換回路 | |
JPH04207216A (ja) | 非重複2相クロック発生回路 | |
JPH05243975A (ja) | クロック分周回路 | |
JPH0774654A (ja) | 多重化回路 | |
JPH0467215A (ja) | システムクロック出力回路 | |
JPH09130235A (ja) | ディジタルpll回路 |