JP2939228B1 - 入力インタフェース回路 - Google Patents
入力インタフェース回路Info
- Publication number
- JP2939228B1 JP2939228B1 JP10071465A JP7146598A JP2939228B1 JP 2939228 B1 JP2939228 B1 JP 2939228B1 JP 10071465 A JP10071465 A JP 10071465A JP 7146598 A JP7146598 A JP 7146598A JP 2939228 B1 JP2939228 B1 JP 2939228B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- master
- input interface
- interface circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
【要約】
【課題】 リンギングがのっている入力波形から、リン
ギングを除去した信号をＬＳＩの内部回路に渡すことが
できる入力インタフェース回路を提供することを目的と
するものである。 【解決手段】 入力バッファ回路の後段に接続されてい
るマスタ・スレーブ型のＴ−ＦＦと、上記マスタ・スレ
ーブ型のＴ−ＦＦの後段に接続され、上記マスタ・スレ
ーブ型のＴ−ＦＦのマスタ出力とスレーブ出力との排他
的論理和をとる排他的論理和回路とを有し、上記排他的
論理和回路の出力を、入力インタフェース回路の全体の
出力とする入力インタフェース回路である。
ギングを除去した信号をＬＳＩの内部回路に渡すことが
できる入力インタフェース回路を提供することを目的と
するものである。 【解決手段】 入力バッファ回路の後段に接続されてい
るマスタ・スレーブ型のＴ−ＦＦと、上記マスタ・スレ
ーブ型のＴ−ＦＦの後段に接続され、上記マスタ・スレ
ーブ型のＴ−ＦＦのマスタ出力とスレーブ出力との排他
的論理和をとる排他的論理和回路とを有し、上記排他的
論理和回路の出力を、入力インタフェース回路の全体の
出力とする入力インタフェース回路である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の信号入
力部の入力インタフェース回路に関する。
力部の入力インタフェース回路に関する。
【０００２】
【従来の技術】図６は、従来の入力インタフェース回路
１００を示す回路図である。
１００を示す回路図である。
【０００３】従来の入力インタフェース回路１００は、
ＬＳＩ等の信号入力部とその内部回路との間に設けられ
る回路であり、差動アンプ等の単純回路が１つ用いら
れ、入力インタフェース回路１００内に用意されている
レファレンス電圧と突き合わせることによって、入力信
号を再生し、ＬＳＩの内部回路へ信号を渡す回路であ
る。
ＬＳＩ等の信号入力部とその内部回路との間に設けられ
る回路であり、差動アンプ等の単純回路が１つ用いら
れ、入力インタフェース回路１００内に用意されている
レファレンス電圧と突き合わせることによって、入力信
号を再生し、ＬＳＩの内部回路へ信号を渡す回路であ
る。
【０００４】また、従来の入力インタフェース回路１０
０において、入力振幅が小さい信号を再生するために
は、クロックとＤ−ＦＦとを使用した識別回路を用いて
信号再生するようにしている。
０において、入力振幅が小さい信号を再生するために
は、クロックとＤ−ＦＦとを使用した識別回路を用いて
信号再生するようにしている。
【０００５】
【発明が解決しようとする課題】しかし、上記従来例に
おいて、波形のリンギングによる大きなノイズが入力信
号に含まれている場合、差動アンプのみを用いているの
で、入力インタフェース回路１００を通過した信号は、
ノイズが完全に除去されていないという問題がある。
おいて、波形のリンギングによる大きなノイズが入力信
号に含まれている場合、差動アンプのみを用いているの
で、入力インタフェース回路１００を通過した信号は、
ノイズが完全に除去されていないという問題がある。
【０００６】図７は、上記従来例において、波形が歪む
場合の例を示す図である。
場合の例を示す図である。
【０００７】また、入力インタフェース回路１００とし
て使用するトランジスタの能力よりも高い周波数の信号
を入力インタフェース回路１００に使用した場合、充分
なゲインを得ることができず、入力インタフェース回路
１００を通過した後の信号が急激に減衰する場合があ
る。この場合、識別回路を用いれば、小さな振幅の入力
信号でも再生できるが、データとクロックとの位相関係
を調整しないと正常動作せず、そのデータとクロックと
の適切なタイミング設計が煩雑であるという問題があ
る。
て使用するトランジスタの能力よりも高い周波数の信号
を入力インタフェース回路１００に使用した場合、充分
なゲインを得ることができず、入力インタフェース回路
１００を通過した後の信号が急激に減衰する場合があ
る。この場合、識別回路を用いれば、小さな振幅の入力
信号でも再生できるが、データとクロックとの位相関係
を調整しないと正常動作せず、そのデータとクロックと
の適切なタイミング設計が煩雑であるという問題があ
る。
【０００８】本発明は、リンギングがのっている入力波
形から、リンギングを除去した信号をＬＳＩの内部回路
に渡すことができる入力インタフェース回路を提供する
ことを目的とするものである。
形から、リンギングを除去した信号をＬＳＩの内部回路
に渡すことができる入力インタフェース回路を提供する
ことを目的とするものである。
【０００９】また、本発明はデータ信号以外のクロック
信号を使用せずに、入力信号の振幅が小さくても、充分
な振幅の信号をＬＳＩの内部回路へ渡すことができる入
力インタフェース回路を提供することを目的とするもの
である。
信号を使用せずに、入力信号の振幅が小さくても、充分
な振幅の信号をＬＳＩの内部回路へ渡すことができる入
力インタフェース回路を提供することを目的とするもの
である。
【００１０】
【課題を解決するための手段】本発明は、入力バッファ
回路の後段に接続されているマスタ・スレーブ型のＴ−
ＦＦと、上記マスタ・スレーブ型のＴ−ＦＦの後段に接
続され、上記マスタ・スレーブ型のＴ−ＦＦのマスタ出
力とスレーブ出力との排他的論理和をとる排他的論理和
回路とを有し、上記排他的論理和回路の出力を、入力イ
ンタフェース回路の全体の出力とする入力インタフェー
ス回路である。
回路の後段に接続されているマスタ・スレーブ型のＴ−
ＦＦと、上記マスタ・スレーブ型のＴ−ＦＦの後段に接
続され、上記マスタ・スレーブ型のＴ−ＦＦのマスタ出
力とスレーブ出力との排他的論理和をとる排他的論理和
回路とを有し、上記排他的論理和回路の出力を、入力イ
ンタフェース回路の全体の出力とする入力インタフェー
ス回路である。
【００１１】
【発明の実施の形態および実施例】図１は、本発明の第
１の実施例である入力インタフェース回路１０１を示す
図である。
１の実施例である入力インタフェース回路１０１を示す
図である。
【００１２】入力インタフェース回路１０１は、入力バ
ッファ１０と、マスタ・スレーブ型のＴ−ＦＦ（Master
-Slave Toggle Flip Flop ）２０と、排他的論理和（Ｅ
ＸＯＲ）回路３０とを有する。
ッファ１０と、マスタ・スレーブ型のＴ−ＦＦ（Master
-Slave Toggle Flip Flop ）２０と、排他的論理和（Ｅ
ＸＯＲ）回路３０とを有する。
【００１３】マスタ・スレーブ型のＴ−ＦＦ２０は、入
力バッファ回路１０の後段に接続され、排他的論理和回
路３０は、マスタ・スレーブ型のＴ−ＦＦ２０の後段に
接続され、マスタ・スレーブ型のＴ−ＦＦ２０のマスタ
出力とスレーブ出力との排他的論理和をとる回路であ
る。また、排他的論理和回路３０の出力を、入力インタ
フェース回路１０１の全体の出力としている。
力バッファ回路１０の後段に接続され、排他的論理和回
路３０は、マスタ・スレーブ型のＴ−ＦＦ２０の後段に
接続され、マスタ・スレーブ型のＴ−ＦＦ２０のマスタ
出力とスレーブ出力との排他的論理和をとる回路であ
る。また、排他的論理和回路３０の出力を、入力インタ
フェース回路１０１の全体の出力としている。
【００１４】次に、上記実施例の動作について説明す
る。
る。
【００１５】入力インタフェース回路１０１において、
入力信号が入力バッファ１０を通過した後、マスタ・ス
レーブ型のＴ−ＦＦ２０に入力され、このマスタ・スレ
ーブ型のＴ−ＦＦ２０が入力信号を１／２分周し、この
１／２分周されたマスタ・スレーブ型のＴ−ＦＦ２０の
マスタ出力とスレーブ出力との排他的論理和を排他的論
理和回路３０がとり、この結果を、入力インタフェース
回路１０１の出力信号として出力とする。
入力信号が入力バッファ１０を通過した後、マスタ・ス
レーブ型のＴ−ＦＦ２０に入力され、このマスタ・スレ
ーブ型のＴ−ＦＦ２０が入力信号を１／２分周し、この
１／２分周されたマスタ・スレーブ型のＴ−ＦＦ２０の
マスタ出力とスレーブ出力との排他的論理和を排他的論
理和回路３０がとり、この結果を、入力インタフェース
回路１０１の出力信号として出力とする。
【００１６】図２は、入力インタフェース回路１０１に
おいて、各部における波形を示す図である。
おいて、各部における波形を示す図である。
【００１７】図２に示すように、入力信号から歪みが除
去された信号が得られることがわかる。つまり、上記実
施例において、入力信号の振幅が、マスタ・スレーブ型
のＴ−ＦＦ２０の論理振幅にダイレクトに変換され、し
たがって、マスタ・スレーブ型のＴ−ＦＦ２０は、リミ
ッタアンプと同様の機能を発揮している。
去された信号が得られることがわかる。つまり、上記実
施例において、入力信号の振幅が、マスタ・スレーブ型
のＴ−ＦＦ２０の論理振幅にダイレクトに変換され、し
たがって、マスタ・スレーブ型のＴ−ＦＦ２０は、リミ
ッタアンプと同様の機能を発揮している。
【００１８】上記実施例によれば、Ｄ−ＦＦ回路とクロ
ックとを使用せずに、入力信号の波形のリンギングを除
去して波形再生することができる。
ックとを使用せずに、入力信号の波形のリンギングを除
去して波形再生することができる。
【００１９】ところで、増幅器の入力信号の速度が速い
と、その増幅器の出力信号のゲインが一般的には低下す
るが、マスタ・スレーブ型のＴ−ＦＦ２０の出力信号の
速度は、入力信号の速度の１／２であるので、入力信号
が速いことによるゲインの低下を防止することができ、
大きなゲインを得ることができる。
と、その増幅器の出力信号のゲインが一般的には低下す
るが、マスタ・スレーブ型のＴ−ＦＦ２０の出力信号の
速度は、入力信号の速度の１／２であるので、入力信号
が速いことによるゲインの低下を防止することができ、
大きなゲインを得ることができる。
【００２０】図３は、本発明の第２の実施例である入力
インタフェース回路１０２を示す図である。
インタフェース回路１０２を示す図である。
【００２１】入力インタフェース回路１０２は、入力イ
ンタフェース回路１０１と比較すると、入力バッファ１
０を省略した回路であり、入力信号を直接マスタ・スレ
ーブ型のＴ−ＦＦ２０に入力する回路である。
ンタフェース回路１０１と比較すると、入力バッファ１
０を省略した回路であり、入力信号を直接マスタ・スレ
ーブ型のＴ−ＦＦ２０に入力する回路である。
【００２２】図４は、入力インタフェース回路１０２に
おいて、各部における波形を示す図である。
おいて、各部における波形を示す図である。
【００２３】入力インタフェース回路１０２において、
入力インタフェース回路１０１と同様に、入力信号から
歪みが除去された信号を得ることができる。また、入力
インタフェース回路１０２によれば、入力信号の振幅が
小さい場合でも、一旦マスタ・スレーブ型のＴ−ＦＦ２
０の上段差動対の振幅となるので、一種のリミッタアン
プとして作用し、リンギングが除去され、また、小さな
入力振幅でも、１段のマスタ・スレーブ型のＴ−ＦＦ２
０によって信号振幅が充分に増大し、その後、ＬＳＩの
内部回路へ供給することができる。
入力インタフェース回路１０１と同様に、入力信号から
歪みが除去された信号を得ることができる。また、入力
インタフェース回路１０２によれば、入力信号の振幅が
小さい場合でも、一旦マスタ・スレーブ型のＴ−ＦＦ２
０の上段差動対の振幅となるので、一種のリミッタアン
プとして作用し、リンギングが除去され、また、小さな
入力振幅でも、１段のマスタ・スレーブ型のＴ−ＦＦ２
０によって信号振幅が充分に増大し、その後、ＬＳＩの
内部回路へ供給することができる。
【００２４】図５は、入力インタフェース回路１０１、
１０２に使用されているマスタ・スレーブ型のＴ−ＦＦ
２０の構成例を示す図である。
１０２に使用されているマスタ・スレーブ型のＴ−ＦＦ
２０の構成例を示す図である。
【００２５】上記各実施例において、マスタ・スレーブ
型のＴ−ＦＦ２０の上段差動対Ｔ１〜Ｔ８の負荷抵抗Ｒ
１〜Ｒ４に発生する信号の振幅が、マスタ・スレーブ型
のＴ−ＦＦ２０の出力信号の振幅となるので、一種のリ
ミッタアンプとして作用し、入力振幅が小さくても、マ
スタ・スレーブ型のＴ−ＦＦ２０における出力信号の振
幅が充分に増大される。
型のＴ−ＦＦ２０の上段差動対Ｔ１〜Ｔ８の負荷抵抗Ｒ
１〜Ｒ４に発生する信号の振幅が、マスタ・スレーブ型
のＴ−ＦＦ２０の出力信号の振幅となるので、一種のリ
ミッタアンプとして作用し、入力振幅が小さくても、マ
スタ・スレーブ型のＴ−ＦＦ２０における出力信号の振
幅が充分に増大される。
【００２６】なお、マスタ・スレーブ型のＴ−ＦＦ２０
として、初期状態を強制的に決めるリセット機能を設け
た回路を使用するようにしてもよい。
として、初期状態を強制的に決めるリセット機能を設け
た回路を使用するようにしてもよい。
【００２７】
【発明の効果】本発明によれば、クロックを用いずに、
大きなリンギングが乗っている入力波形から、リンギン
グを除去した信号をＬＳＩの内部回路に供給することが
でき、また、入力信号が一旦マスタ・スレーブ型のＴ−
ＦＦの上段差動対の振幅となるので、一種のリミッタア
ンプとして作用し、小さな入力振幅でも、１段のマスタ
・スレーブ型のＴ−ＦＦによって信号振幅を増大させた
後、ＬＳＩの内部回路へ供給することができるという効
果を奏する。
大きなリンギングが乗っている入力波形から、リンギン
グを除去した信号をＬＳＩの内部回路に供給することが
でき、また、入力信号が一旦マスタ・スレーブ型のＴ−
ＦＦの上段差動対の振幅となるので、一種のリミッタア
ンプとして作用し、小さな入力振幅でも、１段のマスタ
・スレーブ型のＴ−ＦＦによって信号振幅を増大させた
後、ＬＳＩの内部回路へ供給することができるという効
果を奏する。
【図１】本発明の第１の実施例である入力インタフェー
ス回路１０１を示す回路図である。
ス回路１０１を示す回路図である。
【図２】入力インタフェース回路１０１において各部に
おける波形を示す図である。
おける波形を示す図である。
【図３】本発明の第２の実施例である入力インタフェー
ス回路１０２を示す回路図である。、
ス回路１０２を示す回路図である。、
【図４】入力インタフェース回路１０２において各部に
おける波形を示す図である。
おける波形を示す図である。
【図５】入力インタフェース回路１０１、１０２に使用
されているマスタ・スレーブ型のＴ−ＦＦ２０の構成例
を示す図である。
されているマスタ・スレーブ型のＴ−ＦＦ２０の構成例
を示す図である。
【図６】従来の入力インタフェース回路１００を示す回
路図である。
路図である。
【図７】上記従来例において、波形が歪む場合の例を示
す図である。
す図である。
１０１、１０２…入力インタフェース回路、 １０…入力バッファ、 ２０…マスタ・スレーブ型のＴ−ＦＦ、 ３０…排他的論理和回路。
Claims (2)
- 【請求項１】 入力バッファ回路の後段に接続されてい
るマスタ・スレーブ型のＴ−ＦＦと；上記マスタ・スレ
ーブ型のＴ−ＦＦの後段に接続され、上記マスタ・スレ
ーブ型のＴ−ＦＦのマスタ出力とスレーブ出力との排他
的論理和をとる排他的論理和回路と；を有し、上記排他
的論理和回路の出力を、入力インタフェース回路の全体
の出力とすることを特徴とする入力インタフェース回
路。 - 【請求項２】 入力信号を直接入力するマスタ・スレー
ブ型のＴ−ＦＦと；上記マスタ・スレーブ型のＴ−ＦＦ
の後段に接続され、上記マスタ・スレーブ型のＴ−ＦＦ
のマスタ出力とスレーブ出力との排他的論理和をとる排
他的論理和回路と；を有し、上記排他的論理和回路の出
力を、入力インタフェース回路の全体の出力とすること
を特徴とする入力インタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10071465A JP2939228B1 (ja) | 1998-03-05 | 1998-03-05 | 入力インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10071465A JP2939228B1 (ja) | 1998-03-05 | 1998-03-05 | 入力インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2939228B1 true JP2939228B1 (ja) | 1999-08-25 |
| JPH11251895A JPH11251895A (ja) | 1999-09-17 |
Family
ID=13461381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10071465A Expired - Fee Related JP2939228B1 (ja) | 1998-03-05 | 1998-03-05 | 入力インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939228B1 (ja) |
-
1998
- 1998-03-05 JP JP10071465A patent/JP2939228B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251895A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| JP2939228B1 (ja) | 入力インタフェース回路 | |
| JP3237829B2 (ja) | クロック識別再生回路 | |
| JPH0854418A (ja) | トリガ回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JP4607496B2 (ja) | 信号波形モニタ回路 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPH01108809A (ja) | ディレーライン | |
| JP2666429B2 (ja) | 微分回路 | |
| AU5652400A (en) | Waveform output device with EMI noise canceler mechanism | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| JPH04172823A (ja) | Ｄ／ａ変換器 | |
| JPH06283985A (ja) | 位相検出回路 | |
| JP2690615B2 (ja) | 論理回路 | |
| JP3425580B2 (ja) | 半導体集積回路のテスト信号発生回路 | |
| JPS6322747Y2 (ja) | ||
| JPH0645909A (ja) | 双方向バッファ回路 | |
| JPH01109815A (ja) | タイミング調整回路 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JP2000068800A (ja) | ヒゲ防止方式及び回路 | |
| JPH04321314A (ja) | 選択回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |