JPH0232607A - チョッパ増幅回路のタイミング制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はチョッパ増幅回路における各パルスのタイミン
グ制御方法に関するものである。

（従来の技術） 第２図は本発明に係わる従来のチョッパ増幅回路例を示
す基本回路図、第３図はその動作を示すタイミングチャ
ートである。

第２図において、１は差動増幅器で、その各演算増幅器
ＯＰＩ、ＯＰ２の（＋）入力端に入力した信号を差動増
幅する。Ｓｌａ、Ｓｌｂの組は第１のスイッチをなす各
アナログスイッチである。スイッチＳｌａは、発振回路
２の発振器Ｏ８Ｃによる矩形波のタイミング信号ψを受
けて、そのハイレベル（“Ｈ”）でオンとなり、ローレ
ベル（“Ｌ”）でオフとなる。そしてスイッチＳｌｂは
インバータＩＮを介して、信号ψを反転させたタイミン
グ信号司を受けて、同様にその“Ｈ＃でオン、Ｌ″でオ
フとなる。信号ψが“Ｈ″の期間はサンプリング期間を
設定しており、各入力端子ａ、ｂがそれぞれ演算増幅器
ＯＰＩ或はＯＦ２の（＋）入力端に接続されて、差動増
幅器１は端子ａ、ｂ間の入力信号ｅｉを増幅して出力す
る。信号ψが“Ｌ”の期間はオフセット検出期間を設定
しており、このとき入力端子すは開放され、入力端子ａ
が演算増幅器ＯＰＩ及びＯＦ２の各（＋）入力端に接続
されて、共通の入力信号に対して差動増幅される。

その結果、入力信号がキャンセルされてオフセット電圧
が出力される。３はオフセットホールド回路で、抵抗Ｒ
ｏとコンデンサＣｏよりなり、後記するスイッチＳ３が
オンになったことにより差動増幅器１の出力電圧によっ
て該コンデンサＣＯが充電される。４はサンプルホール
ド回路で、抵抗Ｒ１１とコンデンサＣ１１及び演算増幅
器ＯＰ３よりなり、後記するスイッチＳ２がオンになっ
たとき、オフセットホールド回路３を介する差動増幅器
１の出力信号をコンデンサＣＩ＋に受けて保持する。

なお、演算増幅器ＯＰ３はボルテージフォロワを形成し
ている。Ｓ２は第２のスイッチをなすアナログスイッチ
で、信号ψを受けてスイッチＳｌａと同時にオン・オフ
し、オフセットホールド回路３とサンプルホールド回路
４との間を開閉する。

Ｓ３は第３のスイッチをなすアナログスイッチで、信号
１を受けてスッチＳｌｂと同時にオン・オフし、そのオ
ン期間において、コンデンサＣＯのサンプルホールド回
路４側端部（基準レベル端）を接地させる。その結果、
コンデンサＣ１１の基準レベル端と共通に接続させて充
電回路を形成し、このときのオフセット電圧で充電させ
る。そしてオフ期間においては、接地接続を開放して、
コンデンサＣＯの充電電圧を差動増幅器１の出力信号と
互いに符号を異にして重ねさせる。

次に第２図の回路の動作を説明する。差動増幅器１の増
幅度をＡとし、その入力側でみたオフセット電圧をＶＯ
８とする。タイミング信号７によってスイッチＳｌｂ、
Ｓ３がオンし、タイミング信号ψによってスイッチＳｌ
ａ、８２がオフとなるオフセット検出期間においては、
差動増幅器１の出力信号のレベルはＡ−Ｖｏｓとなり、
この時スイッチＳ３もオンしているので、電圧Ａ−Ｖｏ
ｓがコンデンサＣｏにチャージされる。

次に信号ＴによってＳｌｂ、Ｓ３がオフし、信号ψによ
ってＳｌａ、Ｓ２がオンするサンプリング期間において
、入力信号ｅｉが差動増幅器１に入力されると、その出
力信号はＡ（ｅｉ十Ｖｏｓ）となる。

この時スイッチＳ３はオフしており、コンデンサＣｏの
出力端は式、Ａ　（ｅ　ｉ　＋Ｖｏｓ）　−Ａ　−Ｖｏ
ｓ−Ａ−ｅｉにより、オフセット検出期間における電圧
Ａ−ｖＯ８を減算した電圧となり、スイッチＳ２を介し
てその結果の電圧Ａ−ｅｉがサンプルホールド回路４に
与えられる。

このようにして、増幅器のオフセット電圧がキャンセル
されることにより、温度変動に対してもゼロ点が安定す
るものであり、この回路は環境の温度の影響を受けない
高信頼度の増幅回路として一般に使用されている。

この回路においては、差動増幅器１の入力信号ｅｉが大
であってその出力電圧の振幅が大きい場合は、第３図に
示すようにオフセット検出期間からサンプリング期間に
切換わった時点で差動増幅器１の応答の遅れ時間Ｔａに
よる過渡状態の電圧がサンプルホールド回路４に伝達さ
れ、その結果、サンプルホールド回路４の出力信号ｅ　
ｏｕｔの電圧Ａ−ｅｉが変動する原因となる。この変動
する振幅の大きさは差動増幅器１の応答が遅い場合は大
になる。特に省電力化を必要とする回路においては動作
電流を低く抑えるのでスルーレートが小になって出力信
号ｅ　ｏｕｔの変動が顕著になる。

上記の出力信号ｅ　ｏｕｔが変動することの対策として
は、ローパスアクティブフィルタを増設して変動を平均
化し、精度に影響がない範囲で使用する方法がある。ま
たチョッパ増幅回路の後段部に２重積分型Ａ／Ｄ変換器
を組合せてチョッパ増幅器の基本動作のタイミングをそ
のＡ／Ｄ変換の変換終了信号と同期させて増幅された値
のデジタル信号を得る方法がある。

（発明が解決しようとする８Ｂ） しかしながら上記したように、第２図の回路ではチョッ
パ増幅回路の出力信号が変動するという問題点があり、
その対策としてローパスアクティブフィルタを付加した
場合は、これが精度に影響を与えるので変動を満足なま
でに除去できなかった。そして、この変動をなくすため
に２重積分型Ａ／Ｄ変換器を組合わせることは、チョッ
パ増幅回路からアナログ出力を得るには更にＤ／Ａ変換
を必要とするので、回路が複雑になって好ましくなかっ
た。また、第２図の回路においては、各スイッチＳ２と
８３とは同時に互に逆動作するように設定しているので
、これらスイッチ素子の特性のバラツキ等により、スイ
ッチＳ３のオフよりスイッチＳ２のオンが少しでも早い
と、コンデンサＣＩ＋の電荷が抵抗ＲＨを介して放電さ
れて出力信号に変動が生ずるという問題点があった。

本発明の目的は、簡単なタイミング回路を用いて、チョ
ッパ増幅回路内における過渡動作期間の信号が出力信号
に影響を与えない〜ようにして、安定したアナログ出力
が得られるようにしたチョッパ増幅回路のタイミング制
御方法を提供することにある。

（課題を解決するための手段） 本発明は前記問題点を解決するために、アナログ信号を
入出力する差動増幅器と、該差動増幅器の両入力端に一
方の入力信号を共通に与えてオフセット検出期間を設定
し或は各入力信号を与えてサンプリング期間を設定する
第１のスイッチと、前記オフセット検出期間による前記
差動増幅器のオフセット電圧で充電されるオフセットホ
ールド回路と、該オフセットホールド回路を介して前記
差動増幅器の出力信号と前記オフセット電圧との差の信
号を保持するサンプルホールド回路と、前記サンプリン
グ期間において前記サンプルホールド回路に対して前記
差の信号をオンし前記オフセット検出期間においてオフ
する第２のスイッチと、前記オフセット検出期間におい
て前記オフセットホールド回路に対してその基準レベル
端を前記サンプルホールド回路の基準レベル端と共通に
接続して充電回路を形成し前記サンプリング期間におい
て該接続をオフしてその充電電圧を前記差動増幅器の出
力信号と重ねさせる第３のスイッチとを備えたチョッパ
増幅回路のタイミング制御方法において、前記第２のス
イッチがオンになるタイミングは前記第３のスイッチが
オフになるタイミングよりその後の前記差動増幅器が安
定するに要する時間を含んだ遅れを有して設定され、前
記第３のスイッチがオンになるタイミングは前記第２の
スイッチがオフになるタイミングより所定の遅れを有し
て設定されたタイミング制御方法とした。

（作　用） 本発明によれば、第２のスイッチは、第３のスイッチに
よって充電回路の接続がオフされた後に、差動増幅器の
安定する時間を待ってオンになって該安定時の差動増幅
器の出力信号とオフセット電圧とを重ねた信号をサンプ
ルホールド回路に与えるべく接続させ、第３のスイッチ
は第２のスイッチがオフになってから充電回路の接続を
オンにする。

（実施例） 第１図は本発明の一実施例を示すチョッパ増幅回路の基
本回路図、第４図はその各部の動作を示すタイミングチ
ャートである。

同図において、第２図と同等の部分には同一の符号を付
して示してあり、以下に異なる部分を説明する。

５はＣ−ＭＯＳロジックＩＣによるタイミング発生回路
で、各スイッチＳｌａ、　　Ｓｌｂ、　　Ｓ２　、　　
Ｓ３をそれぞれオン争オフする各タイミング信号ψＡ。

ψＢ、ψＣ１ψＤを出力する。タイミング発生回路５中
において、ノアゲートＮ０ＲＩ　、Ｎ０Ｒ２と抵抗Ｒ１
と、コンデンサＣ１はＣＲ発振回路を構成し、該発振回
路は抵抗Ｒ１とコンデンサＣ１の値によって定まる周期
の矩形波による信号ψＡと該信号を反転させたψＢとを
各出力端から出力する。なお、＋ＶＣＣと−Ｖｃｃは各
素子に与える制御用電源である。ノアゲートＮＯＲ３と
抵抗Ｒ２とコンデンサＣ２は遅延回路を構成し、該遅延
回路は信号ψＢを受けて所定の時間ＴＩだけ遅延させ且
つ反転させた信号ψＣを出力する。上記の時間Ｔｌは差
動増幅器１が安定するに要する応答の遅れ時間Ｔａより
も若干長く設定しである。ノアゲートＮ０Ｒ４と抵抗Ｒ
３とコンデンサＣ３は同様に遅延回路を構成し、該遅延
回路は信号ψ＾を受けてその立下りエツジを所定の微小
時間Ｔ２だけ遅延させ且つ反転させた信号ψＤを出力す
る。

以上の構成において以下にその動作を説明する。

時刻ｔ１において、スイッチＳｔａがオフ、スイッチＳ
ｌｂがオンになるとスイッチＳ２がオフになり、オフセ
ットホールド回路３とサンプルホールド回路４との間が
オフになり、これにより時間Ｔ２だけ遅れてスイッチＳ
３がオンになワてオフセットホールド回路３のコンデン
サＣｏによる充電回路が形成される。よってこのとき、
サンプルホールド回路４はオフセットホールド回路の影
響を受けないのでサンプルホールド回路４はその保持電
圧に変動を生じない。時刻ｔ２において、サンプリング
期間となると、スイッチｓ３はオフになり、コンデンサ
Ｃｏの充電回路が開放される。

差動増幅器１は過渡状態となり、時間’ｒａの後に安定
すると、その後の時刻ｔ３においてスイッチＳ２がオン
になってオフセットホールド回路３がサンプルホールド
回路４と接続される。よってこのとき、サンプルホール
ド回路４は差動増幅器１の安定動作時の出力信号Ａ・　
（ｅｉ十Ｖｏｓ）とオフセット電圧Ａ−ＶＯ８との差に
よる安定した出力信号Ａ−ｅｉを受ける。そしてスイッ
チｓ２がオンになった時刻ｔ３ではスイッチｓ３がオフ
になっているのでこれら各スイッチを介する放電回路が
構成されることはない。

なお第４図においては、入力信号ｅｉの変化により１例
えば時刻ｔ４において差動増幅器１の出力が下がると、
サンプルホールド電圧（出力信号ｅｏｕｔ）が下がるこ
とを示している。

（発明の効果） 以上説明したように本発明によれば、アナログ式のチョ
ッパ増幅回路内における過渡動作期間の信号が出力信号
に影響を与えないようにしたので、アナログ信号による
安定した増幅信号が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すチョッパ増幅回路の基本
回路図、第２図は従来のチョッパ増幅回路の基本回路図
、第３図は第２図の回路の動作を示すタイミングチャー
ト、第４図は第１図の回路の動作を示すタイミングチャ
ートである。 １・・・差動増幅器、３・・・オフセットホールド回路
、４・・・サンプルホールド回路、５・・・タイミング
発生回路、Ｓｌａ、Ｓｌｂ・・・第１のスイッチ、ｓ２
・・・第２のスイッチ、Ｓ３・・・第３のスイッチ。

Claims (1)

1. 【特許請求の範囲】 アナログ信号を入出力する差動増幅器と、該差動増幅器
   の両入力端に、一方の入力信号を共通に与えてオフセッ
   ト検出期間を設定し或は各入力信号を与えてサンプリン
   グ期間を設定する第１のスイッチと、前記オフセット検
   出期間による前記差動増幅器のオフセット電圧で充電さ
   れるオフセットホールド回路と、該オフセットホールド
   回路を介して前記差動増幅器の出力信号と前記オフセッ
   ト電圧との差の信号を保持するサンプルホールド回路と
   、前記サンプリング期間において前記サンプルホールド
   回路に対して前記差の信号をオンし前記オフセット検出
   期間において前記差の信号をオフする第２のスイッチと
   、前記オフセット検出期間において前記オフセットホー
   ルド回路に対してその基準レベル端を前記サンプルホー
   ルド回路の基準レベル端と共通に接続して充電回路を形
   成し前記サンプリング期間において該接続をオフしてそ
   の充電電圧を前記差動増幅器の出力信号と重ねさせる第
   ３のスイッチとを備えたチョッパ増幅回路のタイミング
   制御方法において、 前記第２のスイッチがオンになるタイミングは前記第３
   のスイッチがオフになるタイミングよりその後の前記差
   動増幅器が安定するに要する時間を含んだ遅れを有して
   設定され、 前記第３のスイッチがオンになるタイミングは前記第２
   のスイッチがオフになるタイミングより所定の遅れを有
   して設定されている ことを特徴とするチョッパ増幅回路のタイミング制御方
   法。