JPS62132434A - ゲ−ト回路 - Google Patents
ゲ−ト回路Info
- Publication number
- JPS62132434A JPS62132434A JP60272495A JP27249585A JPS62132434A JP S62132434 A JPS62132434 A JP S62132434A JP 60272495 A JP60272495 A JP 60272495A JP 27249585 A JP27249585 A JP 27249585A JP S62132434 A JPS62132434 A JP S62132434A
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- input terminal
- output
- input
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Noise Elimination (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔韮朶上の利用分野〕
本発明はＦＭ受（ｇ機等で使用される、パルス性雑音等
ン除去するためのゲート回路に関するものである。
ン除去するためのゲート回路に関するものである。
本発明は、入力信号をバッファ増幅器を通して出力する
とともに、その出力を所定の位相信号のタイミングと第
１のスイッチ回路を介して蓄積用コンデンサに入力し、
このスイッチ回路の両端の信号レベル差を比較し、七の
比較結果を所定の位相とは逆位相のタイミングで＃ｉｌ
＋２のスイッチ回路馨介して入力側に負帰還するように
したことに物像がある。
とともに、その出力を所定の位相信号のタイミングと第
１のスイッチ回路を介して蓄積用コンデンサに入力し、
このスイッチ回路の両端の信号レベル差を比較し、七の
比較結果を所定の位相とは逆位相のタイミングで＃ｉｌ
＋２のスイッチ回路馨介して入力側に負帰還するように
したことに物像がある。
この種ゲート回路は前値ホールド型ゲート回路と呼ばれ
ており、このゲート回路の出力は、第３図に示すように
、パルス性雑音等が入力され１こ場合、それがゲート回
路から出力されることがないよ５に、所定のスイッチン
グ時間１°だけだげスイッチ回路をオフにして、七の時
間だけ、スイッチ回路がオフになる直前のレベルを保持
した形になっている。
ており、このゲート回路の出力は、第３図に示すように
、パルス性雑音等が入力され１こ場合、それがゲート回
路から出力されることがないよ５に、所定のスイッチン
グ時間１°だけだげスイッチ回路をオフにして、七の時
間だけ、スイッチ回路がオフになる直前のレベルを保持
した形になっている。
第２図は、このような出力を発生す１従来のゲート回路
の構成？示すもので、ｌは入力信号の入力端子、２は出
力信号の出力端子、３は制御信号の入力端子、４は低出
力インピーダンスバツ７ア増幅器、５はスイッチ回路、
６は高入力インピーダンスバッファ増幅器、７は前値ホ
ールドコンデンサである。
の構成？示すもので、ｌは入力信号の入力端子、２は出
力信号の出力端子、３は制御信号の入力端子、４は低出
力インピーダンスバツ７ア増幅器、５はスイッチ回路、
６は高入力インピーダンスバッファ増幅器、７は前値ホ
ールドコンデンサである。
このような構成において、入力端子１に人つ℃きた信号
は低出力インピーダンスバッファアンプ４を通してスイ
ッチ回路５に入力される。スイッチ回路５は入力端子３
からの制御信号によって制御され、パルス性ノイズ等が
入らない通常の場合はオンとなっている。従って、入力
端子１に入ってきた信号はスイッチ回路５１介して高入
力インビーダンスバッファ増幅器６ｔ′通して出力端子
２から出力される。
は低出力インピーダンスバッファアンプ４を通してスイ
ッチ回路５に入力される。スイッチ回路５は入力端子３
からの制御信号によって制御され、パルス性ノイズ等が
入らない通常の場合はオンとなっている。従って、入力
端子１に入ってきた信号はスイッチ回路５１介して高入
力インビーダンスバッファ増幅器６ｔ′通して出力端子
２から出力される。
パルス性ノイズ等があると、入力端子３から制御信号が
入り、それによりスイッチ回路５がオフとなり、前値ホ
ールドコンデン−Ｖ″７にチャージされている電圧がバ
ッファ増幅器６を通して出力される。００時、バッファ
増幅器６は高入力インピーダンスであるため、コンデン
サ７にチャージされている電荷は放電されず、コンデン
サ７の端子電圧は一定に保たれる。
入り、それによりスイッチ回路５がオフとなり、前値ホ
ールドコンデン−Ｖ″７にチャージされている電圧がバ
ッファ増幅器６を通して出力される。００時、バッファ
増幅器６は高入力インピーダンスであるため、コンデン
サ７にチャージされている電荷は放電されず、コンデン
サ７の端子電圧は一定に保たれる。
ところで、スイッチ回路５がオンとなっている時に、ゲ
ート回路５で生ずる歪は各バッファ増幅器４．６とスイ
ッチ回路５の特性で決定されるが各バッファ増幅器は利
得が１の負帰還増幅器？用いることができるため、これ
ら能動素子で発生する歪は非常に小さな値にするごとが
できる。
ート回路５で生ずる歪は各バッファ増幅器４．６とスイ
ッチ回路５の特性で決定されるが各バッファ増幅器は利
得が１の負帰還増幅器？用いることができるため、これ
ら能動素子で発生する歪は非常に小さな値にするごとが
できる。
しかしながら、スイッチ回路５は能動素子で発生する歪
？抑えることは難しく、スイッチ回路５で発“生する歪
の大半を占める。％Ｋ、ゲート回路に入力される信号の
周ｔＩｊｔ、１２が＾（なると、スイッチ回路５の抵抗
成分とコンデンサ７で形成されるローパスフィルタによ
り、烏城の８波数特性が城涙するという問題があった。
？抑えることは難しく、スイッチ回路５で発“生する歪
の大半を占める。％Ｋ、ゲート回路に入力される信号の
周ｔＩｊｔ、１２が＾（なると、スイッチ回路５の抵抗
成分とコンデンサ７で形成されるローパスフィルタによ
り、烏城の８波数特性が城涙するという問題があった。
本発明の目的は、歪の発生が非常に少ないゲート回路？
提供することにある。
提供することにある。
このような目的ｒ達成するために、本発明では、入力端
子と出力端子の間Ｋｍ枕されたバッファ増幅手段と、こ
の出力端子側°に一端が接続され、所定の位相で閉じる
第１のスイッチング手段と、この第１のスイッチング手
段の他端ＪＩＣＭＩ続された信号保持手段と、＠ｌのス
イッチング手段の両端の信号レベル差を検出するレベル
比較手段と、入力端子側に一端が接続され、かつ、上述
し１こ位相の逆位相で閉じるｉ２のスイッチング手段と
？備えたことに特徴がある。
子と出力端子の間Ｋｍ枕されたバッファ増幅手段と、こ
の出力端子側°に一端が接続され、所定の位相で閉じる
第１のスイッチング手段と、この第１のスイッチング手
段の他端ＪＩＣＭＩ続された信号保持手段と、＠ｌのス
イッチング手段の両端の信号レベル差を検出するレベル
比較手段と、入力端子側に一端が接続され、かつ、上述
し１こ位相の逆位相で閉じるｉ２のスイッチング手段と
？備えたことに特徴がある。
本発明では、第１のスイッチング手段の前からゲート回
路の出力信号ｇＪ反り出すようにし、第１のスイッチン
グ手段の後に信号保持手段を接続し、第１のスイッチン
グ手段の両端のレベル差替比較手段で検出してゲート回
路の入力側に負＃ｆｆ１ｋかけるようにしているので、
歪の発生箇所はバッファ増幅手段のみとなり、ゲート回
路の歪の発生？非常に小さくすることができる。
路の出力信号ｇＪ反り出すようにし、第１のスイッチン
グ手段の後に信号保持手段を接続し、第１のスイッチン
グ手段の両端のレベル差替比較手段で検出してゲート回
路の入力側に負＃ｆｆ１ｋかけるようにしているので、
歪の発生箇所はバッファ増幅手段のみとなり、ゲート回
路の歪の発生？非常に小さくすることができる。
第１図は本発明によるゲート回路の一夾施列ｒ示すもの
で、８はスイッチ回路、９は高入力インビーダンス高利
得差動増幅器、ＩＯはインバータ、１】は抵抗である。
で、８はスイッチ回路、９は高入力インビーダンス高利
得差動増幅器、ＩＯはインバータ、１】は抵抗である。
本発明の実施列では、入力端子１と出力端子２との間に
抵抗１】とバッファ増幅器４が直列に接続されており、
その出力端子２側にスイッチ回路５の一端が接続され、
このスイッチ回路５の他端にコンデンサ７が接続されて
いる。−！た、Ｍ勧増暢器９の（＋）入力端子がスイッ
チ（ロ）路５の他端に接続されており、（−）入力端子
が出力端子２側に接続され、さら虻、差動増幅器９の出
力を−はスイッチ回路８の一端に接続され、スイッチ回
路８の他端は抵抗１１とバッファ増幅器４との間ＶＣ接
続されている。そして、スイッチ回′ｉ６８は入力端子
３からの制御信号をインバータｌＯで反転した出力で制
御するようＫなっている。
抵抗１】とバッファ増幅器４が直列に接続されており、
その出力端子２側にスイッチ回路５の一端が接続され、
このスイッチ回路５の他端にコンデンサ７が接続されて
いる。−！た、Ｍ勧増暢器９の（＋）入力端子がスイッ
チ（ロ）路５の他端に接続されており、（−）入力端子
が出力端子２側に接続され、さら虻、差動増幅器９の出
力を−はスイッチ回路８の一端に接続され、スイッチ回
路８の他端は抵抗１１とバッファ増幅器４との間ＶＣ接
続されている。そして、スイッチ回′ｉ６８は入力端子
３からの制御信号をインバータｌＯで反転した出力で制
御するようＫなっている。
このような構成において、ゲート回路がオン動作を行な
った場合は、端子３の制御信号によりスイッチ回路５は
オン、スイッチ回路８はオフとなる。このような状妙で
、入力端子ｌの入力信号は、抵抗１１ ｋ介してバッフ
ァ増幅器４に入るが、このバッファ増幅器４は高入力イ
ンピーダンスであり、マタ、スイッチ回路８がオフであ
るため、抵抗１１による信号損失は発生せず、バッファ
増幅器４に入力された信号はそのまま出力端子２へ出力
される。
った場合は、端子３の制御信号によりスイッチ回路５は
オン、スイッチ回路８はオフとなる。このような状妙で
、入力端子ｌの入力信号は、抵抗１１ ｋ介してバッフ
ァ増幅器４に入るが、このバッファ増幅器４は高入力イ
ンピーダンスであり、マタ、スイッチ回路８がオフであ
るため、抵抗１１による信号損失は発生せず、バッファ
増幅器４に入力された信号はそのまま出力端子２へ出力
される。
また、バッファ増幅器４の出力はスイッチ回路５と介し
て前値ホールドコンデンサ７を駆動する。
て前値ホールドコンデンサ７を駆動する。
この時、バッファ増幅器４の出力インピーダンスは低出
力インピーダンスであるため、スイッチ回路５への負荷
電流によってバッファ増幅器４の出力信号が影響される
ことはない。したがって、入力端子ｌの信号そのものが
バッファ増幅器４ｒ通して出力端子２に出力される。
力インピーダンスであるため、スイッチ回路５への負荷
電流によってバッファ増幅器４の出力信号が影響される
ことはない。したがって、入力端子ｌの信号そのものが
バッファ増幅器４ｒ通して出力端子２に出力される。
次に、パルス性ノイズ等が入力信号に入ると、入力端子
３からの制御信号により、スイッチ回路５はオフとなる
一力、スイッチ回路８はオンとなる。スイッチ回路５が
オフとなると、コンデンサ７の両端電圧（チャージ電圧
）はその直前のレベルを保持することになる。この時、
差１ＩＩＪ増幅器９の入力インピーダンスが高いため、
コンデンｆ７のチャージ電圧は一定レベルを保ち、放電
されることはない。
３からの制御信号により、スイッチ回路５はオフとなる
一力、スイッチ回路８はオンとなる。スイッチ回路５が
オフとなると、コンデンサ７の両端電圧（チャージ電圧
）はその直前のレベルを保持することになる。この時、
差１ＩＩＪ増幅器９の入力インピーダンスが高いため、
コンデンｆ７のチャージ電圧は一定レベルを保ち、放電
されることはない。
差動増幅器９は（十）入力端子のレベルｔ１５準として
、（＋）、（−）入力端子のレベル差ｒ増幅してスイッ
チ回路８％：介してバッファ増幅器４０入力な制御する
。すなわち、この制御は、Ｍ動増幅器９の（→入力端子
→スイッチ回路８→バッファ増幅器４→差動増幅器９の
（−）入力端子からなる負陽還回路で行なわれ、最終的
には、差動増幅器９の（＋）入力端子の信号レベルと同
一になるまで差動増幅！ａ９の（−）入力端子のレベル
が制御される。
、（＋）、（−）入力端子のレベル差ｒ増幅してスイッ
チ回路８％：介してバッファ増幅器４０入力な制御する
。すなわち、この制御は、Ｍ動増幅器９の（→入力端子
→スイッチ回路８→バッファ増幅器４→差動増幅器９の
（−）入力端子からなる負陽還回路で行なわれ、最終的
には、差動増幅器９の（＋）入力端子の信号レベルと同
一になるまで差動増幅！ａ９の（−）入力端子のレベル
が制御される。
この時の負帰還のループゲインはＭｗＪ増幅器９の島利
得の故に、非常に高い値となる。したがって、差動増幅
器９の（＋）入力端子の信号レベルに対し、（−）入力
端子の信号レベルがと（わずかにずれていても、その差
電圧は大きく増幅されて（−）入力端子の信号レベルを
補正するように強いフィードバックが行なわれる。
得の故に、非常に高い値となる。したがって、差動増幅
器９の（＋）入力端子の信号レベルに対し、（−）入力
端子の信号レベルがと（わずかにずれていても、その差
電圧は大きく増幅されて（−）入力端子の信号レベルを
補正するように強いフィードバックが行なわれる。
この結果、入力端子ＩＫどのような信号が入力され１い
ようとも、出力端子２にはコンデンサ７の両端寛圧区相
当するものを得ることができ、七のため、パルス性ノイ
ズ等の除去された、前値ホールドされた信号が出力され
る。
ようとも、出力端子２にはコンデンサ７の両端寛圧区相
当するものを得ることができ、七のため、パルス性ノイ
ズ等の除去された、前値ホールドされた信号が出力され
る。
なお、抵抗１】は、スイッチ回路８の出力信号が入力端
子１に接続される入力信号諒のインピーダンスでロスし
ないように、すなわち、フィートノ（ツクルーズゲイン
が大きく低下しないようにするためのものである。
子１に接続される入力信号諒のインピーダンスでロスし
ないように、すなわち、フィートノ（ツクルーズゲイン
が大きく低下しないようにするためのものである。
上述した実施列からも解るようＫ、本発明では、ゲート
回路が導通した状態では、歪の発生箇所はバッファ増幅
器のみとなるが、この増幅器としては利得ｌの負帰還増
幅器？用いることかでさ、この能動素子で発生する歪は
非常に小さい値となり、歪特性は大幅に向上できる。
回路が導通した状態では、歪の発生箇所はバッファ増幅
器のみとなるが、この増幅器としては利得ｌの負帰還増
幅器？用いることかでさ、この能動素子で発生する歪は
非常に小さい値となり、歪特性は大幅に向上できる。
以上述べたように、本発明によれば、ゲート回路の歪の
発生？非常に小さくすることができ、また、従来のよう
な筒周ｒｌｊＬ特性が減良するようなことも生じない。
発生？非常に小さくすることができ、また、従来のよう
な筒周ｒｌｊＬ特性が減良するようなことも生じない。
第１図は本発明によるゲート回路の一実施的の構成図、
第２図は従来のゲート回路の構成図、第３図はゲート回
路の出力波形図である。 ｌ・・・入力端子、２・・・出力端子、３・・・制御入
力端子、４・・・晶入力、低出力インピーダンスパツフ
ァ増幅器、５．８・・・スイッチ回路、７・・・コンデ
ンサ、９・・・高入力インピーダンス高利得差動増幅器
。
第２図は従来のゲート回路の構成図、第３図はゲート回
路の出力波形図である。 ｌ・・・入力端子、２・・・出力端子、３・・・制御入
力端子、４・・・晶入力、低出力インピーダンスパツフ
ァ増幅器、５．８・・・スイッチ回路、７・・・コンデ
ンサ、９・・・高入力インピーダンス高利得差動増幅器
。
Claims (1)
- 入力端子と出力端子の間に接続されたバッファ増幅手段
と、該出力端子側に一端が接続され、所定の位相で閉じ
る第１のスイッチング手段と、該第１のスイッチング手
段の他端に接続された信号保持手段と、上記第１のスイ
ッチング手段の両端の信号レベル差を検出するレベル比
較手段と、上記入力端子側に一端が接続され、他端が上
記レベル比較手段の出力側に接続され、かつ、上記位相
と逆位相で閉じる第２のスイッチング手段とを備えたこ
とを特徴とするゲート回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272495A JPS62132434A (ja) | 1985-12-05 | 1985-12-05 | ゲ−ト回路 |
| US06/937,259 US4701715A (en) | 1985-12-05 | 1986-12-03 | Preceding value holding gate circuit for eliminating pulsive noises |
| DE19863641194 DE3641194A1 (de) | 1985-12-05 | 1986-12-03 | Torschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272495A JPS62132434A (ja) | 1985-12-05 | 1985-12-05 | ゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62132434A true JPS62132434A (ja) | 1987-06-15 |
| JPH0535929B2 JPH0535929B2 (ja) | 1993-05-27 |
Family
ID=17514708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60272495A Granted JPS62132434A (ja) | 1985-12-05 | 1985-12-05 | ゲ−ト回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4701715A (ja) |
| JP (1) | JPS62132434A (ja) |
| DE (1) | DE3641194A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088511B2 (ja) * | 1987-01-23 | 1996-01-29 | クラリオン株式会社 | パルス性雑音除去装置 |
| US4906874A (en) * | 1988-01-22 | 1990-03-06 | Sharp Kabushiki Kaisha | Analog signal switching device for use in an optical memory |
| US4924115A (en) * | 1989-02-21 | 1990-05-08 | Xerox Corporation | Integrated circuit RC filters with very large time constants |
| US5208494A (en) * | 1989-03-10 | 1993-05-04 | Nokia Mobile Phones Ltd. | Method for the elimination of transients from the operating voltage of TDMA system |
| JPH03101528A (ja) * | 1989-09-14 | 1991-04-26 | Clarion Co Ltd | Ｆｍステレオ受信装置 |
| JPH0695439B2 (ja) * | 1989-09-26 | 1994-11-24 | アナログ・ディバイセス・インコーポレーテッド | 電流モードサンプルアンドホールド増幅器 |
| KR920003510Y1 (ko) * | 1989-11-21 | 1992-05-30 | 삼성전자 주식회사 | 디지탈 오디오 신호 수신회로 |
| DE4105123A1 (de) * | 1991-02-19 | 1992-08-27 | Becker Autoradio | Schaltungsanordnung zur unterdrueckung von stoersignalen |
| WO1992016056A1 (en) * | 1991-02-27 | 1992-09-17 | Fujitsu Ten Limited | Circuit for sensing pulse-like noise in am receiver |
| US5157289A (en) * | 1991-07-29 | 1992-10-20 | Grumman Aerospace Corporation | FET adaptive limiter with high current FET detector |
| KR100189961B1 (ko) * | 1992-04-09 | 1999-06-01 | 윤종용 | 잡음 제거 장치 |
| US5315185A (en) * | 1992-09-30 | 1994-05-24 | Fujitsu Limited | Switching noise cancelling system in a space diversity receiving system |
| US6362666B1 (en) * | 1999-12-30 | 2002-03-26 | Intel Corporation | Precision and fast recovery buffer |
| DE60036887T2 (de) * | 2000-11-03 | 2008-07-24 | QUALCOMM, INCORPORATED, San Diego | Vorrichtung zur unterdrückung von phasenrauschen in einem lokal erzeugten trägersignal, hervorgerufen durch abschaltung von schaltungselementen während diskontinuierlicher datenübertragungen |
| TW589802B (en) * | 2001-10-09 | 2004-06-01 | Toa Corp | Impulse noise suppression device |
| JP5059677B2 (ja) * | 2008-04-18 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | ノイズ除去装置、及びノイズ除去方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL188612C (nl) * | 1977-09-24 | 1992-08-03 | Clarion Co Ltd | Poortketen. |
| JPS54122004A (en) * | 1978-03-15 | 1979-09-21 | Pioneer Electronic Corp | Fm receiver |
| US4268793A (en) * | 1978-10-12 | 1981-05-19 | Kiyoshi Amazawa | Noise eliminating circuit |
| EP0135039B1 (en) * | 1983-07-21 | 1988-09-28 | Victor Company Of Japan, Limited | Noise reduction by linear interpolation using a single sample-and-hold circuit |
| JPS6035837A (ja) * | 1983-08-08 | 1985-02-23 | Victor Co Of Japan Ltd | パルス性雑音の低減装置 |
| JPS6035838A (ja) * | 1983-08-08 | 1985-02-23 | Victor Co Of Japan Ltd | パルス性雑音の低減装置 |
-
1985
- 1985-12-05 JP JP60272495A patent/JPS62132434A/ja active Granted
-
1986
- 1986-12-03 DE DE19863641194 patent/DE3641194A1/de not_active Withdrawn
- 1986-12-03 US US06/937,259 patent/US4701715A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3641194A1 (de) | 1987-06-11 |
| US4701715A (en) | 1987-10-20 |
| JPH0535929B2 (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62132434A (ja) | ゲ−ト回路 | |
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| JPS58142611A (ja) | 演算増幅器を含む増幅回路 | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPS6147006B2 (ja) | ||
| US5631603A (en) | Offset cancellation for differential amplifiers | |
| JPH01106517A (ja) | 比較回路 | |
| US5068620A (en) | Circuit for securing output distortion, in particular of final stages of audio devices | |
| US6028469A (en) | Electric circuit arrangement comprising a switchable feedback branch | |
| JPH057800B2 (ja) | ||
| JPH04111510A (ja) | 増幅回路 | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| US4178555A (en) | Method of reducing distortion in electronic networks | |
| JPH0392007A (ja) | 電気信号レベルを制御する回路装置 | |
| JPS5946452B2 (ja) | 雑音除去回路 | |
| JPH0232607A (ja) | チョッパ増幅回路のタイミング制御方法 | |
| SU625301A1 (ru) | Каскодный усилитель | |
| JPS6131560B2 (ja) | ||
| JPS6087509A (ja) | 差動増幅回路 | |
| SU362415A1 (ru) | Бмблио .'?ка | |
| US4070591A (en) | Error corrected error amplifier | |
| JPS6151444B2 (ja) | ||
| JPH0481118A (ja) | 入力回路 | |
| JPS59110259A (ja) | ダイヤル信号送出回路 | |
| JPH0230211B2 (ja) | Zatsuonjokyokairo |