JPH0230211B2

JPH0230211B2 - Zatsuonjokyokairo

Info

Publication number: JPH0230211B2
Application number: JP1631378A
Authority: JP
Inventors: Kyoshi Amasawa; Seiji Mori; Takashi Tanyama; Shoichi Minagawa
Original assignee: Clarion Co Ltd
Current assignee: Faurecia Clarion Electronics Co Ltd
Priority date: 1978-02-15
Filing date: 1978-02-15
Publication date: 1990-07-05
Anticipated expiration: 1998-02-15
Also published as: JPS54109356A

Description

【発明の詳細な説明】本発明は、AM受信機等に採用され、オーデイ
オ信号の如き入力信号に含まれるパルス性雑音を
除去すると同時に、除去による入力信号の歪を補
償する雑音除去回路に関する。

第１図は、従来の雑音除去回路の概略的なブロ
ツク図であり、バツフア回路１，５、移相回路
２、ゲート回路３，４により構成される。かかる
雑音除去回路の動作原理を説明すると、先ず入力
信号を分岐し、一方の分岐回路で移相回路２を用
いて入力信号に対して、例えば、遅れ位相信号を
作り、他方の分岐回路の入力信号に対して遅れ位
相信号を被補償信号と看做し、一方の分岐回路の
遅れ位相信号と他方の分岐回路の入力信号とをそ
れぞれ、パルス性雑音の混入時に、ゲート回路
３，４により遮断すると共に、遮断直前にゲート
回路４に保持されていた入力信号のレベルを、所
定の時定数回路を介して、遮断直前にゲート回路
３に保持されていた遅れ位相信号のレベルに加え
て雑音補償出力を得るように構成されている。

第１図の雑音除去回路の動作は、具体的に第２
図の信号波形図を用いて次のように説明される。

入力信号に混入するパルス性雑音は、先ず雑音
検出回路（図示せず）により検出され、雑音検出
信号を得る。雑音検出回路は、例えば、入力信号
からフイルタ処理で雑音成分を抽出し、抽出され
た信号からパルス状の雑音検出信号を発生する如
き回路である。このように、パルス性雑音の入来
により雑音検出回路から雑音検出信号が与えられ
るとき、ゲート・スイツチS₁，S₂は共にONから
OFFにスイツチングされる。この時、第２図に
示されたように、波形補償すべき信号たる移相回
路２の出力信号Y₁と、位相角θ（但し、θはスイ
ツチング時間t₂−t₁で決定される。）だけ進んだ
信号たるゲート回路４の入力信号Y₂と、をレベ
ル保持するものとすると、第１のゲート回路３に
おいて、C₁≫C₂とすれば、コンデンサC₂には時
間t₁で点Ｐの電圧レベルV₁が得られ、他方、第２
のゲート回路４のコンデンサC₃には時間t₁での点
Ｑの電圧レベルV₂が得られる。この点Ｑの電圧
レベルV₂は、移相回路２の出力信号Y₁における
時間t₂での点Ｒの電圧レベルに相当し、これによ
つて補償すべき信号の時間t₁における電圧レベル
V₁と時間t₂における電圧レベルV₂とを同時に得
ることができる。従つて、時間t₁における点Ｐの
電圧レベルV₁と時間t₂における点Ｒの電圧レベル
V₂とを結ぶように、スイツチング期間（t₂−t₁）
で信号を補償すれば雑音成分Ｎが除去され、且つ
歪の少ない出力信号を得ることができる。第１図
に示されたように、コンデンサC₁，C₂の接続点
とコンデンサC₃の一端とは、抵抗R₁を介して接
続されているので、C₃≫C₂とすれば、ゲート・
スイツチS₁，S₂のOFFと同時に、コンデンサC₂
の電位変化分Vsは以下の式で与えられる。

この電位変化成分Vsが、ゲート・スイツチS₁，
S₂のOFF期間中、出力端子OUTから出力され
る。

然るに、前述の様な雑音除去回路に含まれる移
相回路２は、具体的には第３図に示された様な構
成を有するオールパス・フイルタであり、かかる
回路にパルス性雑音が入力されると、第２図に示
された様に、パルス幅が時間T₁から時間T₂に伸
長してしまう。これは、抵抗R₂とコンデンサC₄
による積分回路によつてパルス性雑音が積分され
た信号とパルス性雑音との差が出力されているた
めであり、換言すれば、抵抗R₂とコンデンサC₄
の積分作用によりパルス性雑音の高域の周波数成
分の位相が遅らされるという位相歪が生じ、この
位相歪がパルス性雑音の波形をなまらせることに
起因している。この様に雑音期間が伸長すると、
雑音除去の効果を十分に発揮させるためには、ゲ
ート・スイツチS₁，S₂をOFFにするスイツチン
グ時間を長くする必要があり、このことは、入力
信号の歪を増加させることになる。従つて、雑音
期間の伸長を抑止するためには、前述の如き、抵
抗R₂とコンデンサC₄による積分作用をなくして
応答遅れを取り除き、位相歪の発生を防止すれば
よい。

本発明は、パルス性雑音が入力されたときに、
移相回路に於ける積分作用をなくし位相歪の発生
を防止するために、閉ループ利得を高くした負帰
還動作を利用して位相の周波数特性が平坦になる
ように切換制御を行い、移相回路の出力での雑音
期間の伸長を抑止することを特徴とする雑音除去
回路を提供することを目的としている。

本発明を図示実施例に従つて以下に説明する。

本発明は、位相シフト信号を、第３図に示され
た如き移相回路のＡ点に与えることにより、位相
歪の原因となるコンデンサC₄の機能を減却し、
予め設定された移相回路の位相特性を切換えるこ
とを特徴としている。

第４図は、本発明の雑音除去回路のブロツク図
であり、その特徴は、第１図と比較すると明らか
な様に、移相回路２、第１のゲート回路３、負帰
還増幅回路６、及び第３のゲート回路７より構成
されるループを含んでいることにある。負帰還増
幅回路６の第１入力（−）は、ゲート回路３の入
力側に接続され、第２入力（＋）は、ゲート回路
３の出力側に接続される。更に、負帰還増幅回路
６の出力側は、雑音検出信号が与えられると
OFFからONにスイツチするゲート回路７を介し
て移相回路（第３図Ａ点）に接続される。

入力端子INに与えられる入力信号に雑音が混
入していない場合、ゲート回路３，４はON状態
にあり、ゲート回路４を通過する信号はゲート回
路３を通過する信号に作用せず、更にゲート回路
７はOFF状態にある。従つて、入力信号は、バ
ツフア回路１、移相回路２、ゲート回路３、バツ
フア回路５を順次介して、同一波形の状態で出力
端子OUTから出力される。

これに対して、入力端子INに与えられる入力
信号に雑音が混入している場合、ゲート回路３，
４は共にOFF状態にあり、第１図に関連して説
明した様に、ゲート回路４からの補償信号によ
り、ゲート回路３は位相補償動作を行つて雑音を
除去し、入力信号と同一の波形の出力信号をバツ
フア回路５に与える。この時、ゲート回路７は雑
音検出信号によりON状態となり、移相回路２か
ら、負帰還増幅回路６、ゲート回路７を介して移
相回路２に至るループは、負帰還を形成し、且つ
負帰還増幅回路６が差動増幅器であるため、ゲー
ト回路３の入力信号がその出力信号と同一になる
まで、このループ内で負帰還がかけられ、負帰還
増幅回路６の出力、即ち位相シフト信号が移相回
路２に入力される。仮にゲート回路３の入出力信
号の波形が同一とすると、負帰還増幅回路６の出
力は零であり、移相回路２は何ら影響されない
が、実際には、ゲート回路３の入力側には雑音成
分が存在し、他方出力側には雑音成分が除去され
ているので、この信号差即ち雑音の信号分が負帰
還増幅回路６によつて増幅され、位相シフト信号
として、ゲート回路７を介して移相回路２に与え
られる。このことは、移相回路２の位相特性が、
位相シフト信号により予め設定された特性と無関
係な状態に切換えられ、移相回路２の出力に於け
る雑音期間の伸長が抑止されることを意味してい
る。即ち、移相回路２の位相特性は、入力周波数
によつて０から180゜まで変化するものであり、従
つて位相シフト信号によりこの位相特性を有して
いる状態から、負帰還増幅回路６、ゲート回路
７、移相回路２より成る負帰還ループによつて移
相回路２の移相機能を停止させる状態に切換えら
れ、具体的には、移相回路２の移相用コンデンサ
（第３図及び第５図のコンデンサC₄）へバツフア
１を通過した信号に含まれるパルス性雑音がチヤ
ージされないようにし、且つゲート回路７からの
補償信号出力を用いて移相用コンデンサへ強制的
に信号補正チヤージが行われる。

第５図は、第４図に示された雑音除去回路の具
体的な回路図であり、第４図のブロツクに対応し
て破線が施されている。その動作を略述すると、
雑音検出信号が存在しないとき、トランジスタ
Q₁が非導通状態、それ故トランジスタQ₂が導電
状態になり、ゲート回路３の入力信号は、その信
号レベルをコンデンサC₁，C₂に保持すると同時
に、そのままの波形で出力端子OUTから出力さ
れる。この時、ゲート回路７のトランジスタQ₃
は非導通状態にあり、従つて、移相回路２は、負
帰還増幅回路６の出力によつて何ら作用されな
い。

他方、雑音検出信号が存在すると、トランジス
タQ₁が導通状態、それ故トランジスタQ₂が非導
通状態になり、コンデンサC₁，C₂に保持されて
いた信号レベル、及びゲート回路４からの補償信
号のレベルによつて定まる電位変化が出力端子
OUTから出力される。また、かかる出力信号と、
トランジスタQ₄のベース側の入力信号との信号
差に応答して、負帰還増幅回路６の出力には位相
シフト信号が発生される。この時、トランジスタ
Q₃は雑音検出信号によつて導通状態にあるので、
位相シフト信号は、移相回路２の位相特性を切換
えるために、Ａ点に与えられる。

以上詳述した様に、本発明によれば、雑音除去
時に、ゲート回路７がON状態になり、負帰還増
幅回路６の（−）入力端子の信号レベルが（＋）
入力端子の信号レベルと等しくなるように移相回
路２に閉ループ利得の高い負帰還がかけられ、こ
のとき移相回路２は、負帰還閉ループの一つの伝
達回路となつて強制的に負帰還動作をさせられる
ために移相機能を持たなくなる。換言すれば、ゲ
ート回路７がON状態になると、負帰還増幅回路
６からの負帰還信号が移相用コンデンサC₄に加
わり、この両端に生ずる信号は負帰還閉ループが
安定する状態（ゲート回路３の入出力信号レベル
が同一となる状態）に設定され、移相回路への入
力信号と移相用コンデンサC₄の両端の信号とは
無関係となる。この動作は、第３図に示す回路に
於いて、増幅器の（＋）入力信号が別のコンデン
サC₄の無視できる低インピーダンスアンプで駆
動された差動増幅器となり、コンデンサC₄のイ
ンピーダンスが、このアンプの出力インピーダン
スによつて無視される形とすることができると共
に、入力端子INから抵抗R₂を通つて入力される
パルス性雑音も、このアンプの低インピーダンス
によつて抑圧される。従つて、コンデンサC₄に
よる積分作用がなくなり、この移相回路の位相特
性が平坦なものとなる。この結果、Ａ点で生ずる
応答遅れがなくなり、移相回路から出力される雑
音期間の伸長を防止することができる。よつて、
雑音除去のためのゲート回路のスイツチング時間
を延長する必要がなく、雑音除去回路による雑音
除去効果を十分に機能させることが可能である。

また、本発明によれば、雑音除去期間中に移相
回路が強制的に制御され、この期間中に移相用コ
ンデンサC₄の信号位相変化が不連続なものとな
つて雑音除去後に二次的な歪を生じさせる可能性
がある。然るに、負帰還ループによつてゲート回
路３がOFF状態でも、ゲート回路３の入力、出
力は同一信号の遅れ位相となり、移相用コンデン
サC₄の両端には、ゲート回路３がOFF状態でも
ON状態と同じ動作となるように帰還信号が加わ
ることになる。従つて、ゲート回路３のOFF動
作終了後のゲート回路３の出力信号は連続的なも
のとなり、二次的な歪の発生は防止される。

【図面の簡単な説明】

第１図は、従来の雑音除去回路のブロツク図、
第２図は、第１図の雑音除去回路の動作を説明す
るための信号波形図、第３図は、第１図の雑音除
去回路の一部を構成する移相回路の具体的な回路
図、第４図は本発明の雑音除去回路のブロツク
図、そして第５図は、第４図の雑音除去回路の具
体的な回路図、を夫々示している。（符号説明）、１，５：バツフア回路、２：移
相回路、３，４，７：ゲート回路、６：負帰還増
幅回路、S₁，S₂：ゲート・スイツチ、R₁，R₂：
抵抗、C₁乃至C₄：コンデンサ、Q₁乃至Q₄：トラ
ンジスタ。

Claims

【特許請求の範囲】１入力信号に含まれるパルス性雑音を検出する
雑音検出回路と、前記入力信号に対する遅れ位相信号を出力する
移相回路と、前記雑音検出回路からの雑音検出信号に応答し
て、前記パルス性雑音の混入時に前記遅れ位相信
号を遮断すると共に、その時の遅れ位相信号レベ
ルを保持する第１のゲート回路と、前記雑音検出信号に応答して、前記パルス性雑
音の混入時に前記入力信号を遮断すると共に、そ
の時の入力信号レベルを保持する第２のゲート回
路と、前記入力信号の雑音補償信号を出力するため
に、前記第２のゲート回路に保持されている前記
入力信号レベルを所定の時定数回路を介して前記
第１のゲート回路に保持されている前記遅れ位相
信号レベルに加える回路と、から構成された雑音
除去回路において、前記第１のゲート回路の入力信号及び出力信号
をそれぞれ入力し、その差信号に相当する位相シ
フト信号を出力する負帰還増幅回路と、前記パルス性雑音の混入時に、前記移相回路の
位相特性を切換えてその移相機能を停止させるた
めに、前記雑音検出信号に応答して、前記位相シ
フト信号を前記移相回路に与える第３のゲート回
路と、を備えたことを特徴とする雑音除去回路。