JPH0535929B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はFM受信機等で使用される、パルス性
雑音等を除去するためのゲート回路に関するもの
である。

〔発明の概要〕

本発明は、入力信号をバツフア増幅器を通して
出力するとともに、その出力を所定の位相信号の
タイミングと第１のスイツチ回路を介して蓄積用
コンデンサに入力し、このスイツチ回路の両端の
信号レベル差を比較し、その比較結果を所定の位
相とは逆位相のタイミングで第２のスイツチ回路
を介して入力側に負帰還するようにしたことに特
徴がある。

〔従来技術〕

この種ゲート回路は前値ホールド型ゲート回路
と呼ばれており、このゲート回路の出力は、第３
図に示すように、パルス性雑音等が入力された場
合、それがゲート回路から出力されることがない
ように、所定のスイツチング時間Ｔだけだけスイ
ツチ回路をオフにして、その時間だけ、スイツチ
回路がオフになる直前のレベルを保持した形にな
つている。

第２図は、このような出力を発生する従来のゲ
ート回路の構成を示すもので、１は入力信号の入
力端子、２は出力信号の出力端子、３は制御信号
の入力端子、４は低出力インピーダンスバツフア
増幅器、５はスイツチ回路、６は高入力インピー
ダンスバツフア増幅器、７は前値ホールドコンデ
ンサである。

このような構成において、入力端子１に入つて
きた信号は低出力インピーダンスバツフアアンプ
４を通してスイツチ回路５に入力される。スイツ
チ回路５は入力端子３からの制御信号によつて制
御され、パルス性ノイズ等が入らない通常の場合
はオンとなつている。従つて、入力端子１に入つ
てきた信号はスイツチ回路５を介して高入力イン
ピーダンスバツフア増幅器６を通して出力端子２
から出力される。

パルス性ノイズ等があると、入力端子３から制
御信号が入り、それによりスイツチ回路５がオフ
となり、前値ホールドコンデンサ７にチヤージさ
れている電圧がバツフア増幅器６を通して出力さ
れる。この時、バツフア増幅器６は高入力インピ
ーダンスであるため、コンデンサ７にチヤージさ
れている電荷は放電されず、コンデンサ７の端子
電圧は一定に保たれる。

〔発明が解決しようとする問題点〕

ところで、スイツチ回路５がオンとなつている
時に、ゲート回路５で生ずる歪は各バツフア増幅
器４，６とスイツチ回路５の特性で決定されるが
各バツフア増幅器は利得が１の負帰還増幅器を用
いることができるため、これら能動素子で発生す
る歪は非常に小さな値にすることができる。

しかしながら、スイツチ回路５は能動素子で発
生する歪を抑えることは難しく、スイツチ回路５
で発生する歪の大半を占める。特に、ゲート回路
に入力される信号の周波数が高くなると、スイツ
チ回路５の抵抗成分とコンデンサ７で形成される
ローパスフイルタにより、高域の周波数特性が減
衰するという問題があつた。

本発明の目的は、歪の発生が非常に少ないゲー
ト回路を提供することにある。

〔問題点を解決するための手段〕

このような目的を達成するために、本発明で
は、入力端子と出力端子の間に接続されたバツフ
ア増幅手段と、この出力端子側に一端が接続さ
れ、所定の位相で閉じる第１のスイツチング手段
と、この第１のスイツチング手段の他端に接続さ
れた信号保持手段と、第１のスイツチング手段の
両端の信号レベル差を検出するレベル比較手段
と、入力端子側に一端が接続され、かつ、上述し
た位相の逆位相で閉じる第２のスイツチング手段
とを備えたことに特徴がある。

〔作用〕

本発明では、第１のスイツチング手段の前から
ゲート回路の出力信号を取り出すようにし、第１
のスイツチング手段の後に信号保持手段を接続
し、第１のスイツチング手段の両端のレベル差を
比較手段で検出してゲート回路の入力側に負帰還
をかけるようにしているので、歪の発生箇所はバ
ツフア増幅手段のみとなり、ゲート回路の歪の発
生を非常に小さくすることができる。

〔実施例〕

第１図は本発明によるゲート回路の一実施例を
示すもので、８はスイツチ回路、９は高入力イン
ピーダンス高利得差動増幅器、１０はインバー
タ、１１は抵抗である。

本発明の実施例では、入力端子１と出力端子２
との間に抵抗１１とバツフア増幅器４が直列に接
続されており、その出力端子２側にスイツチ回路
５の一端が接続され、このスイツチ回路５の他端
にコンデンサ７が接続されている。また、差動増
幅器９の（＋）入力端子がスイツチ回路５の他端
に接続されており、（−）入力端子が出力端子２
側に接続され、さらに、差動増幅器９の出力側は
スイツチ回路８の一端に接続され、スイツチ回路
８の他端は抵抗１１とバツフア増幅器４との間に
接続されている。そして、スイツチ回路８は入力
端子３からの制御信号をインバータ１０で反転し
た出力で制御するようになつている。

このような構成において、ゲート回路がオン動
作を行なつた場合は、端子３の制御信号によりス
イツチ回路５はオン、スイツチ回路８はオフとな
る。このような状態で、入力端子１の入力信号
は、抵抗１１を介してバツフア増幅器４に入る
が、このバツフア増幅器４は高入力インピーダン
スであり、また、スイツチ回路８がオフであるた
め、抵抗１１による信号損失は発生せず、バツフ
ア増幅器４に入力された信号はそのまま出力端子
２へ出力される。

また、バツフア増幅器４の出力はスイツチ回路
５を介して前値ホールドコンデンサ７を駆動す
る。この時、バツフア増幅器４の出力インピーダ
ンスは低出力インピーダンスであるため、スイツ
チ回路５への負荷電流によつてバツフア増幅器４
の出力信号が影響されることはない。したがつ
て、入力端子１の信号そのものがバツフア増幅器
４を通して出力端子２に出力される。

次に、パルス性ノイズ等が入力信号に入ると、
入力端子３からの制御信号により、スイツチ回路
５はオフとなる一方、スイツチ回路８はオンとな
る。スイツチ回路５がオフとなると、コンデンサ
７の両端電圧（チヤージ電圧）はその直前のレベ
ルを保持することになる。この時、差動増幅器９
の入力インピーダンスが高いため、コンデンサ７
のチヤージ電圧は一定レベルを保ち、放電される
ことはない。

差動増幅器９は（＋）入力端子のレベルを基準
として（＋）、（−）入力端子のレベル差を増幅し
てスイツチ回路８を介してバツフア増幅器４の入
力を制御する。すなわち、この制御は、差動増幅
器９の（−）入力端子→スイツチ回路８→バツフ
ア増幅器４→差動増幅器９の（−）入力端子から
なる負帰還回路で行なわれ、最終的には、差動増
幅器９の（＋）入力端子の信号レベルと同一にな
るまで差動増幅器９の（−）入力端子のレベルが
制御される。この時の負帰還のループゲインは差
動増幅器９の高利得の故に、非常に高い値とな
る。したがつて、差動増幅器９の（＋）入力端子
の信号レベルに対し、（−）入力端子の信号レベ
ルがごくわずかにずれていても、その差電圧は大
きく増幅されて（−）入力端子の信号レベルを補
正するように強いフイードバツクが行なわれる。

この結果、入力端子１にどのような信号が入力
されていようとも、出力端子２にはコンデンサ７
の両端電圧に相当するものを得ることができ、そ
のため、パルス性ノイズ等の除去された、前値ホ
ールドされた信号が出力される。

なお、抵抗１１は、スイツチ回路８の出力信号
が入力端子１に接続される入力信号源のインピー
ダンスでロスしないように、すなわち、フイード
バツクループゲインが大きく低下しないようにす
るためのものである。

上述した実施例からも解るように、本発明で
は、ゲート回路が導通した状態では、歪の発生箇
所はバツフア増幅器のみとなるが、この増幅器と
しては利得１の負帰還増幅器を用いることがで
き、この能動素子で発生する歪は非常に小さい値
となり、歪特性は大幅に向上できる。

〔発明の効果〕

以上述べたように、本発明によれば、ゲート回
路の歪の発生を非常に小さくすることができ、ま
た、従来のような高周波特性が減衰するようなこ
とも生じない。

【図面の簡単な説明】

第１図は本発明によるゲート回路の一実施例の
構成図、第２図は従来のゲート回路の構成図、第
３図はゲート回路の出力波形図である。 １……入力端子、２……出力端子、３……制御
入力端子、４……高入力、低出力インピーダンス
バツフア増幅器、５，８……スイツチ回路、７…
…コンデンサ、９……高入力インピーダンス高利
得差動増幅器。

Claims (1)

【特許請求の範囲】
1. １ 入力端子と出力端子の間に接続されたバツフ
   ア増幅手段と、該出力端子側に一端が接続され、
   所定の位相で閉じる第１のスイツチング手段と、
   該第１のスイツチング手段の他端に接続された信
   号保持手段と、上記第１のスイツチング手段の両
   端の信号レベル差を検出するレベル比較手段と、
   上記入力端子側に一端が接続され、他端が上記レ
   ベル比較手段の出力側に接続され、かつ、上記位
   相と逆位相で閉じる第２のスイツチング手段とを
   備えたことを特徴とするゲート回路。