JP2001313963A - ミュート回路 - Google Patents
ミュート回路Info
- Publication number
- JP2001313963A JP2001313963A JP2000130673A JP2000130673A JP2001313963A JP 2001313963 A JP2001313963 A JP 2001313963A JP 2000130673 A JP2000130673 A JP 2000130673A JP 2000130673 A JP2000130673 A JP 2000130673A JP 2001313963 A JP2001313963 A JP 2001313963A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mute
- output
- zero
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】 異音が聞こえることがないように制御するミ
ュート回路を実現する。 【解決手段】 ミュート指令が入力された場合でも直ち
に可聴信号の出力を止めるのではなく、零クロス検出部
２によって、ＤＴＭＦ信号１００の信号波形レベルがグ
ランドレベルと一致するのが検出されるまで待って出力
を止めるので、異音が聞こえることがなくなる。
ュート回路を実現する。 【解決手段】 ミュート指令が入力された場合でも直ち
に可聴信号の出力を止めるのではなく、零クロス検出部
２によって、ＤＴＭＦ信号１００の信号波形レベルがグ
ランドレベルと一致するのが検出されるまで待って出力
を止めるので、異音が聞こえることがなくなる。
Description
【０００１】
【発明の属する技術分野】本発明はミュート回路に関
し、特にＤＴＭＦ信号等の可聴信号についてミュートを
行うミュート回路に関する。
し、特にＤＴＭＦ信号等の可聴信号についてミュートを
行うミュート回路に関する。
【０００２】
【従来技術】一般に、電話機には、ＤＴＭＦ（Dual Ton
e Multi-Frequency）信号を発生するＤＴＭＦトーン発
生回路が設けられている。この回路は、３系統のそれぞ
れ独立した正弦波を発生させ、これら３系統のうちのど
れか２系統もしくは単独１系統の波形を出力する回路で
ある。この正弦波を発生させる場合、まず、図５（ａ）
に示されているような階段波を生成する。この階段波
は、それぞれ異なるパルス幅を有するパルスを発生さ
せ、これらを合成することによって生成する。そして、
この階段波をローパスフィルタ（ＬＰＦ）に入力して高
調波成分を除去することで、同図（ｂ）に示されている
ような正弦波を発生させるのである。この正弦波は、ロ
ーパスフィルタで積分して擬似的に生成したものである
ため、同図（ｂ）の一部である部分Ｂを拡大した同図
（ｃ）に示されているように、厳密には正弦波ではな
い。
e Multi-Frequency）信号を発生するＤＴＭＦトーン発
生回路が設けられている。この回路は、３系統のそれぞ
れ独立した正弦波を発生させ、これら３系統のうちのど
れか２系統もしくは単独１系統の波形を出力する回路で
ある。この正弦波を発生させる場合、まず、図５（ａ）
に示されているような階段波を生成する。この階段波
は、それぞれ異なるパルス幅を有するパルスを発生さ
せ、これらを合成することによって生成する。そして、
この階段波をローパスフィルタ（ＬＰＦ）に入力して高
調波成分を除去することで、同図（ｂ）に示されている
ような正弦波を発生させるのである。この正弦波は、ロ
ーパスフィルタで積分して擬似的に生成したものである
ため、同図（ｂ）の一部である部分Ｂを拡大した同図
（ｃ）に示されているように、厳密には正弦波ではな
い。
【０００３】
【発明が解決しようとする課題】上述したＤＴＭＦトー
ン発生回路においては、出力波形をミュート（ｍｕｔ
ｅ）するとき、信号がオフした瞬間にいきなり出力波形
を止めてしまうと、異音が聞こえることがある。すなわ
ち、図５（ｄ）に示されているように、電源オフの信号
等が入力された瞬間に波形を突然零レベルに変化させる
と、「プツッ」という異音が聞こえてしまうという欠点
がある。このため、異音を聞こえないようにするミュー
ト回路の実現が望まれていた。
ン発生回路においては、出力波形をミュート（ｍｕｔ
ｅ）するとき、信号がオフした瞬間にいきなり出力波形
を止めてしまうと、異音が聞こえることがある。すなわ
ち、図５（ｄ）に示されているように、電源オフの信号
等が入力された瞬間に波形を突然零レベルに変化させる
と、「プツッ」という異音が聞こえてしまうという欠点
がある。このため、異音を聞こえないようにするミュー
ト回路の実現が望まれていた。
【０００４】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はミュート指令
が入力された場合でも、異音が聞こえることがないよう
に制御するミュート回路を提供することである。
るためになされたものであり、その目的はミュート指令
が入力された場合でも、異音が聞こえることがないよう
に制御するミュート回路を提供することである。
【０００５】
【課題を解決するための手段】本発明によるミュート回
路は、可聴信号を発生する可聴信号発生手段と、ミュー
ト指令の入力直後における前記可聴信号の零クロスタイ
ミングを検出する零クロス検出手段と、この検出に応答
して前記可聴信号発生手段を動作抑止状態にするミュー
ト制御手段とを含むことを特徴とする。
路は、可聴信号を発生する可聴信号発生手段と、ミュー
ト指令の入力直後における前記可聴信号の零クロスタイ
ミングを検出する零クロス検出手段と、この検出に応答
して前記可聴信号発生手段を動作抑止状態にするミュー
ト制御手段とを含むことを特徴とする。
【０００６】また、前記零クロス検出手段は、前記可聴
信号とグランドレベル信号とを比較する比較回路を含
み、この比較回路の比較結果に応じて前記ミュート制御
手段を動作させるようにしたことを特徴とする。そし
て、前記可聴信号は、ＤＴＭＦ信号であることを特徴と
する。なお、前記可聴信号発生手段は、パルス幅が互い
に異なる複数種類のパルスからなる階段波を発生する階
段波発生回路と、この発生される階段波から高調波を除
去して前記ＤＴＭＦ信号を発生するフィルタとを含むこ
とを特徴とする。
信号とグランドレベル信号とを比較する比較回路を含
み、この比較回路の比較結果に応じて前記ミュート制御
手段を動作させるようにしたことを特徴とする。そし
て、前記可聴信号は、ＤＴＭＦ信号であることを特徴と
する。なお、前記可聴信号発生手段は、パルス幅が互い
に異なる複数種類のパルスからなる階段波を発生する階
段波発生回路と、この発生される階段波から高調波を除
去して前記ＤＴＭＦ信号を発生するフィルタとを含むこ
とを特徴とする。
【０００７】要するに、本回路では、ミュート指令が入
力された場合でも直ちに可聴信号の出力を止めるのでは
なく、信号波形がグランドレベルと一致するまで待って
出力を止めているので、異音が聞こえることがないので
ある。
力された場合でも直ちに可聴信号の出力を止めるのでは
なく、信号波形がグランドレベルと一致するまで待って
出力を止めているので、異音が聞こえることがないので
ある。
【０００８】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるミュート回路の実
施の一形態を示すブロック図である。同図に示されてい
るように、本実施形態によるミュート回路は、ＤＴＭＦ
信号を発生するＤＴＭＦトーン発生回路１と、この発生
されるＤＴＭＦ信号波形についての零クロスタイミング
を検出する零クロス検出部２と、この零クロスタイミン
グの検出に応答してＤＴＭＦ信号発生動作を抑止するた
めのミュート信号を生成するミュート論理回路３と、発
生させるべき正弦波の周波数に応じてＤＴＭＦトーン発
生回路１への設定値を変更するためのレジスタ部４とを
含んで構成されている。
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるミュート回路の実
施の一形態を示すブロック図である。同図に示されてい
るように、本実施形態によるミュート回路は、ＤＴＭＦ
信号を発生するＤＴＭＦトーン発生回路１と、この発生
されるＤＴＭＦ信号波形についての零クロスタイミング
を検出する零クロス検出部２と、この零クロスタイミン
グの検出に応答してＤＴＭＦ信号発生動作を抑止するた
めのミュート信号を生成するミュート論理回路３と、発
生させるべき正弦波の周波数に応じてＤＴＭＦトーン発
生回路１への設定値を変更するためのレジスタ部４とを
含んで構成されている。
【０００９】ＤＴＭＦトーン発生回路１は、レジスタ部
４からの設定値が設定されるデジタル部１０と、このデ
ジタル部１０から出力される階段波をＤＴＭＦ波形に変
換するためのアナログ部２０とから構成されている。そ
して、デジタル部１０及びアナログ部２０の各部にミュ
ート信号が入力されており、このミュート信号の論理レ
ベルに応じて回路の動作が抑止される。
４からの設定値が設定されるデジタル部１０と、このデ
ジタル部１０から出力される階段波をＤＴＭＦ波形に変
換するためのアナログ部２０とから構成されている。そ
して、デジタル部１０及びアナログ部２０の各部にミュ
ート信号が入力されており、このミュート信号の論理レ
ベルに応じて回路の動作が抑止される。
【００１０】デジタル部１０は、計数を行うカウンタ１
１と、このカウンタ１１から出力されるカウント値に応
じて階段波を発生させる階段波発生回路１２とを含んで
構成されている。階段波発生回路１２から出力される階
段波は、図２に示されているように、４種類のパルス幅
を有するパルスである。これらの各パルスは、レジスタ
部４によって設定された値に応じて立上りタイミング及
び立下りタイミングが決定される。つまり、カウンタ１
１の計数値がレジスタ部４から予め設定された値と一致
したタイミングで、パルスが立上り、また、立下ること
になる。パルスの１周期に対応する１／ｆ時間に対し、
その半分に相当する時間だけハイレベルとなるパルスが
図中のパルスＰ４である。この場合、１６進カウンタを
用いるのであれば、そのカウント値が「１」で立上り、
「８」で立下り、パルス幅が８／１６×１／ｆのパルス
Ｐ４が生成される。
１と、このカウンタ１１から出力されるカウント値に応
じて階段波を発生させる階段波発生回路１２とを含んで
構成されている。階段波発生回路１２から出力される階
段波は、図２に示されているように、４種類のパルス幅
を有するパルスである。これらの各パルスは、レジスタ
部４によって設定された値に応じて立上りタイミング及
び立下りタイミングが決定される。つまり、カウンタ１
１の計数値がレジスタ部４から予め設定された値と一致
したタイミングで、パルスが立上り、また、立下ること
になる。パルスの１周期に対応する１／ｆ時間に対し、
その半分に相当する時間だけハイレベルとなるパルスが
図中のパルスＰ４である。この場合、１６進カウンタを
用いるのであれば、そのカウント値が「１」で立上り、
「８」で立下り、パルス幅が８／１６×１／ｆのパルス
Ｐ４が生成される。
【００１１】また、パルスの１周期に対応する１／ｆ時
間に対し、その６／１６に相当する時間だけハイレベル
となるパルスが図中のパルスＰ３である。この場合、１
６進カウンタを用いるのであれば、そのカウント値が
「２」で立上り、「７」で立下り、パルス幅が６／１６
×１／ｆのパルスＰ３が生成される。同様に、パルスの
１周期に対応する１／ｆ時間に対し、その４／１６に相
当する時間だけハイレベルとなるパルスが図中のパルス
Ｐ２であり、２／１６に相当する時間だけハイレベルと
なるパルスが図中のパルスＰ１である。このように、階
段波を構成する各パルスの遷移タイミング及びパルス幅
をレジスタ部４から設定される値によって決定している
のである。したがって、カウンタの計数できる値に応じ
てレジスタ部４から適切な値を設定する必要がある。
間に対し、その６／１６に相当する時間だけハイレベル
となるパルスが図中のパルスＰ３である。この場合、１
６進カウンタを用いるのであれば、そのカウント値が
「２」で立上り、「７」で立下り、パルス幅が６／１６
×１／ｆのパルスＰ３が生成される。同様に、パルスの
１周期に対応する１／ｆ時間に対し、その４／１６に相
当する時間だけハイレベルとなるパルスが図中のパルス
Ｐ２であり、２／１６に相当する時間だけハイレベルと
なるパルスが図中のパルスＰ１である。このように、階
段波を構成する各パルスの遷移タイミング及びパルス幅
をレジスタ部４から設定される値によって決定している
のである。したがって、カウンタの計数できる値に応じ
てレジスタ部４から適切な値を設定する必要がある。
【００１２】図１に戻り、デジタル部１０によって発生
された階段波は、アナログ部２０に入力される。このア
ナログ部２０は、周知のスイッチトキャパシタフィルタ
（Switched Capacitor Filter；ＳＣＦ）によって構成
されている。そして、このＳＣＦに上記の階段波が入力
されることで高調波が取除かれ、先述した図５（ｂ）に
示されているような波形が得られるのである。なお、こ
のＳＣＦは、スイッチ素子とキャパシタを用いて電荷を
移動させることで抵抗を等価的に実現し、フィルタを形
成したものである。このＳＣＦを採用した場合、本回路
の集積化が容易になる。
された階段波は、アナログ部２０に入力される。このア
ナログ部２０は、周知のスイッチトキャパシタフィルタ
（Switched Capacitor Filter；ＳＣＦ）によって構成
されている。そして、このＳＣＦに上記の階段波が入力
されることで高調波が取除かれ、先述した図５（ｂ）に
示されているような波形が得られるのである。なお、こ
のＳＣＦは、スイッチ素子とキャパシタを用いて電荷を
移動させることで抵抗を等価的に実現し、フィルタを形
成したものである。このＳＣＦを採用した場合、本回路
の集積化が容易になる。
【００１３】ＤＴＭＦトーン発生回路１から出力される
ＤＴＭＦ信号１００は零クロス検出部２に入力される。
この零クロス検出部２においては、ＤＴＭＦ波形の信号
レベルがアナロググランドレベルに一致するタイミング
を検出する。そして、この検出したタイミングで零クロ
ス検出信号２００がミュート論理回路３に入力される。
ミュート論理回路３は、零クロス検出信号２００が入力
されると、ＤＴＭＦトーン発生回路１の動作を抑止する
ためのミュート信号３００を出力する。
ＤＴＭＦ信号１００は零クロス検出部２に入力される。
この零クロス検出部２においては、ＤＴＭＦ波形の信号
レベルがアナロググランドレベルに一致するタイミング
を検出する。そして、この検出したタイミングで零クロ
ス検出信号２００がミュート論理回路３に入力される。
ミュート論理回路３は、零クロス検出信号２００が入力
されると、ＤＴＭＦトーン発生回路１の動作を抑止する
ためのミュート信号３００を出力する。
【００１４】図１中の零クロス検出部２の構成例が図３
に示されている。同図に示されているように、零クロス
検出部２は、ＤＴＭＦ信号１００のレベルとアナロググ
ランドレベルとを比較するコンパレータＣＭＰと、この
コンパレータＣＭＰの出力を順次後段に送るＤ型フリッ
プフロップ（ＤＦＦ）２２〜２４と、コンパレータＣＭ
Ｐの出力を保持するＤＦＦ２５と、ＤＦＦ２５にクロッ
ク信号を与えるＤＦＦ２１と、ミュート論理回路からの
零クロス検出部リセット信号３０１及びミュート設定信
号４０１を反転するインバータ３７の出力を入力とする
ナンドゲート２６と、このナンドゲート２６の出力及び
各フリップフロップ２１〜２５をリセットするためのパ
ワーダウン信号４００を反転するインバータ３８の出力
を入力とするオアゲート２７と、ＤＦＦ２５の出力とＤ
ＦＦ２３の出力とを入力とする排他的論理和（EXOR）ゲ
ート２８と、ＤＦＦ２４の出力とＤＦＦ２５の出力とを
入力とする反転排他的論理和ゲート２９と、上記ゲート
２８の出力と上記ゲート２９の出力とを入力とするアン
ドゲート３０とを含んで構成されている。なお、オアゲ
ート２７の出力によってＤＦＦ２１、２２及び２５はリ
セット状態になり、パワーダウン信号４００によってＤ
ＦＦ２１〜２５はリセット状態になる。また、クロック
信号３０２はＤＴＭＦ信号１００よりも十分周波数が高
く、このクロック信号３０２に同期してＤＦＦ２３及び
２４が動作し、このクロック信号３０２をインバータ３
６によって反転した信号に同期してＤＦＦ２１、２２及
び２５が動作するものとする。また、零クロス検出部リ
セット信号３０１，ミュート設定信号４０１，パワーダ
ウン信号４００はロウアクティブであり、零クロス検出
信号はハイアクティブである。
に示されている。同図に示されているように、零クロス
検出部２は、ＤＴＭＦ信号１００のレベルとアナロググ
ランドレベルとを比較するコンパレータＣＭＰと、この
コンパレータＣＭＰの出力を順次後段に送るＤ型フリッ
プフロップ（ＤＦＦ）２２〜２４と、コンパレータＣＭ
Ｐの出力を保持するＤＦＦ２５と、ＤＦＦ２５にクロッ
ク信号を与えるＤＦＦ２１と、ミュート論理回路からの
零クロス検出部リセット信号３０１及びミュート設定信
号４０１を反転するインバータ３７の出力を入力とする
ナンドゲート２６と、このナンドゲート２６の出力及び
各フリップフロップ２１〜２５をリセットするためのパ
ワーダウン信号４００を反転するインバータ３８の出力
を入力とするオアゲート２７と、ＤＦＦ２５の出力とＤ
ＦＦ２３の出力とを入力とする排他的論理和（EXOR）ゲ
ート２８と、ＤＦＦ２４の出力とＤＦＦ２５の出力とを
入力とする反転排他的論理和ゲート２９と、上記ゲート
２８の出力と上記ゲート２９の出力とを入力とするアン
ドゲート３０とを含んで構成されている。なお、オアゲ
ート２７の出力によってＤＦＦ２１、２２及び２５はリ
セット状態になり、パワーダウン信号４００によってＤ
ＦＦ２１〜２５はリセット状態になる。また、クロック
信号３０２はＤＴＭＦ信号１００よりも十分周波数が高
く、このクロック信号３０２に同期してＤＦＦ２３及び
２４が動作し、このクロック信号３０２をインバータ３
６によって反転した信号に同期してＤＦＦ２１、２２及
び２５が動作するものとする。また、零クロス検出部リ
セット信号３０１，ミュート設定信号４０１，パワーダ
ウン信号４００はロウアクティブであり、零クロス検出
信号はハイアクティブである。
【００１５】かかる構成において、パワーダウン信号４
００がロウになることによって、各ＤＦＦ２１〜２５は
リセット状態になる。この状態の後、パワーダウン信号
４００がハイになって解除され、コンパレータＣＭＰの
出力を各ＤＦＦに保持できる状態となる。したがって、
クロックの入力によりコンパレータＣＭＰの出力値は順
次ＤＦＦ２２、ＤＦＦ２３、ＤＦＦ２４に順次送られ
る。また、リセット解除直後のコンパレータＣＭＰの出
力値がＤＦＦ２５に保持される。この保持される出力値
は、２クロック前の出力値と一致するかゲート２９にお
いて判定されると共に、１クロック前の出力値と一致す
るかゲート２８において判定される。
００がロウになることによって、各ＤＦＦ２１〜２５は
リセット状態になる。この状態の後、パワーダウン信号
４００がハイになって解除され、コンパレータＣＭＰの
出力を各ＤＦＦに保持できる状態となる。したがって、
クロックの入力によりコンパレータＣＭＰの出力値は順
次ＤＦＦ２２、ＤＦＦ２３、ＤＦＦ２４に順次送られ
る。また、リセット解除直後のコンパレータＣＭＰの出
力値がＤＦＦ２５に保持される。この保持される出力値
は、２クロック前の出力値と一致するかゲート２９にお
いて判定されると共に、１クロック前の出力値と一致す
るかゲート２８において判定される。
【００１６】そして、コンパレータＣＭＰに入力される
ＤＴＭＦ信号１００のレベルがグランドレベルと常に不
一致であれば、ＤＴＭＦ信号１００は零クロスしておら
ず、アンドゲート３０の出力すなわち零クロス検出信号
２００はローレベルのままである。一方、コンパレータ
ＣＭＰに入力されるＤＴＭＦ信号１００のレベルがグラ
ンドレベルと不一致の状態から一致の状態に遷移した場
合、ＤＴＭＦ信号１００は零クロスしたことになり（ア
ナロググランドレベルと一致したことになり）、このタ
イミングでアンドゲート３０の出力すなわち零クロス検
出信号２００はハイレベルに遷移する。しかしながら、
次のタイミングにおいてＤＴＭＦ信号１００のレベルが
グランドレベルと不一致になると、アンドゲート３０の
出力すなわち零クロス検出信号２００は再びローレベル
に戻る。
ＤＴＭＦ信号１００のレベルがグランドレベルと常に不
一致であれば、ＤＴＭＦ信号１００は零クロスしておら
ず、アンドゲート３０の出力すなわち零クロス検出信号
２００はローレベルのままである。一方、コンパレータ
ＣＭＰに入力されるＤＴＭＦ信号１００のレベルがグラ
ンドレベルと不一致の状態から一致の状態に遷移した場
合、ＤＴＭＦ信号１００は零クロスしたことになり（ア
ナロググランドレベルと一致したことになり）、このタ
イミングでアンドゲート３０の出力すなわち零クロス検
出信号２００はハイレベルに遷移する。しかしながら、
次のタイミングにおいてＤＴＭＦ信号１００のレベルが
グランドレベルと不一致になると、アンドゲート３０の
出力すなわち零クロス検出信号２００は再びローレベル
に戻る。
【００１７】また、零クロス検出部リセット信号３０１
がアクティブでなく（ハイ）、ミュート設定信号４０１
がアクティブ（ロウ）の状態である場合のみ、オアゲー
ト２７を介してＤＦＦ２１、２２及び２５がリセットさ
れず、パワーオンになる。次に、図１中のミュート論理
回路３の構成例が図４に示されている。同図に示されて
いるように、ミュート論理回路３は、クロック信号４０
２に同期して動作してレジスタ部４からのミュート設定
信号４０１を保持するＤＦＦ３１と、この保持出力をク
ロック入力とするＤＦＦ３２と、パワーダウン信号４０
０の反転値を出力するインバータ３３と、このインバー
タ３３の出力と零クロス検出部２からの零クロス検出信
号２００とを入力とするオアゲート３４と、パワーダウ
ン信号４００とＤＦＦ３２の出力とを入力とするナンド
ゲート３５とを含んで構成されている。ここで、ミュー
ト設定信号４０１、パワーダウン信号４００，零クロス
検出部リセット信号３０１はロウアクティブであり、零
クロス検出信号２００，ミュート信号はハイアクティブ
である。ＤＦＦ３１はインバータ３３の出力によってリ
セットされ、ＤＦＦ３２はオアゲート３４の出力によっ
てリセットされる。ＤＦＦ３２の出力はそのまま零クロ
スリセット信号３０１として出力され、ナンドゲート３
５の出力はミュート信号３００として出力される。
がアクティブでなく（ハイ）、ミュート設定信号４０１
がアクティブ（ロウ）の状態である場合のみ、オアゲー
ト２７を介してＤＦＦ２１、２２及び２５がリセットさ
れず、パワーオンになる。次に、図１中のミュート論理
回路３の構成例が図４に示されている。同図に示されて
いるように、ミュート論理回路３は、クロック信号４０
２に同期して動作してレジスタ部４からのミュート設定
信号４０１を保持するＤＦＦ３１と、この保持出力をク
ロック入力とするＤＦＦ３２と、パワーダウン信号４０
０の反転値を出力するインバータ３３と、このインバー
タ３３の出力と零クロス検出部２からの零クロス検出信
号２００とを入力とするオアゲート３４と、パワーダウ
ン信号４００とＤＦＦ３２の出力とを入力とするナンド
ゲート３５とを含んで構成されている。ここで、ミュー
ト設定信号４０１、パワーダウン信号４００，零クロス
検出部リセット信号３０１はロウアクティブであり、零
クロス検出信号２００，ミュート信号はハイアクティブ
である。ＤＦＦ３１はインバータ３３の出力によってリ
セットされ、ＤＦＦ３２はオアゲート３４の出力によっ
てリセットされる。ＤＦＦ３２の出力はそのまま零クロ
スリセット信号３０１として出力され、ナンドゲート３
５の出力はミュート信号３００として出力される。
【００１８】かかる構成において、レジスタ部４からパ
ワーダウン信号４００がハイになると、ＤＦＦ３１はリ
セット状態が解除される。この状態において、レジスタ
部４からミュート設定信号４０１が入力されると、ＤＦ
Ｆ３１に保持される。零クロス検出信号２００がハイに
なるまでＤＦＦ３２動作状態であるが、零クロス検出信
号２００の入力に応答してリセット状態になる。この零
クロス検出信号２００がハイレベルに遷移したタイミン
グ（つまり零クロス検出部２において零クロスを検出し
たタイミング）で、ＤＦＦ３２にはロウレベルが保持さ
れ、その出力が零クロス検出部リセット信号３０１とし
て上述した零クロス検出部２に入力される。また、この
ときパワーダウン信号４００が入力されていなければ、
ミュート信号３００がナンドゲート３５から出力され、
上述したＤＴＭＦトーン発生回路１の動作が抑止される
ことになる。
ワーダウン信号４００がハイになると、ＤＦＦ３１はリ
セット状態が解除される。この状態において、レジスタ
部４からミュート設定信号４０１が入力されると、ＤＦ
Ｆ３１に保持される。零クロス検出信号２００がハイに
なるまでＤＦＦ３２動作状態であるが、零クロス検出信
号２００の入力に応答してリセット状態になる。この零
クロス検出信号２００がハイレベルに遷移したタイミン
グ（つまり零クロス検出部２において零クロスを検出し
たタイミング）で、ＤＦＦ３２にはロウレベルが保持さ
れ、その出力が零クロス検出部リセット信号３０１とし
て上述した零クロス検出部２に入力される。また、この
ときパワーダウン信号４００が入力されていなければ、
ミュート信号３００がナンドゲート３５から出力され、
上述したＤＴＭＦトーン発生回路１の動作が抑止される
ことになる。
【００１９】以上のように、本回路によれば、ミュート
指令が入力された場合でも直ちに可聴信号の出力を止め
るのではなく、ＤＴＭＦ信号波形がグランドレベルと一
致するまで待って止めているので、異音が聞こえること
がないのである。なお、以上はミュートの対象がＤＴＭ
Ｆ信号である場合について説明したが、これに限らず各
種の可聴信号について本発明が適用できることは明らか
である。
指令が入力された場合でも直ちに可聴信号の出力を止め
るのではなく、ＤＴＭＦ信号波形がグランドレベルと一
致するまで待って止めているので、異音が聞こえること
がないのである。なお、以上はミュートの対象がＤＴＭ
Ｆ信号である場合について説明したが、これに限らず各
種の可聴信号について本発明が適用できることは明らか
である。
【００２０】
【発明の効果】以上説明したように本発明によれば、ミ
ュート指令が入力された場合でも直ちに可聴信号の出力
を止めるのではなく、ＤＴＭＦ信号波形がグランドレベ
ルと一致するまで待って止めることにより、異音が聞こ
えることがなくなるという効果が得られる。
ュート指令が入力された場合でも直ちに可聴信号の出力
を止めるのではなく、ＤＴＭＦ信号波形がグランドレベ
ルと一致するまで待って止めることにより、異音が聞こ
えることがなくなるという効果が得られる。
【図１】本発明によるミュート回路の実施の一形態を示
すブロック図である。
すブロック図である。
【図２】図１中の階段波発生回路の動作を示す波形図で
ある。
ある。
【図３】図１中の零クロス検出部の構成例を示すブロッ
ク図である。
ク図である。
【図４】図１中のミュート論理回路の構成例を示すブロ
ック図である。
ック図である。
【図５】ＤＴＭＦ信号の生成原理を示す波形図である。
１ ＤＴＭＦトーン発生回路 ２ 零クロス検出部 ３ ミュート論理回路 ４ レジスタ部 １０ デジタル部 １１ カウンタ １２ 階段波発生回路 ２０ アナログ部
Claims (4)
- 【請求項１】 可聴信号を発生する可聴信号発生手段
と、ミュート指令の入力直後における前記可聴信号の零
クロスタイミングを検出する零クロス検出手段と、この
検出に応答して前記可聴信号発生手段を動作抑止状態に
するミュート制御手段とを含むことを特徴とするミュー
ト回路。 - 【請求項２】 前記零クロス検出手段は、前記可聴信号
とグランドレベル信号とを比較する比較回路を含み、こ
の比較回路の比較結果に応じて前記ミュート制御手段を
動作させるようにしたことを特徴とする請求項１記載の
ミュート回路。 - 【請求項３】 前記可聴信号は、ＤＴＭＦ信号であるこ
とを特徴とする請求項１又は２記載のミュート回路。 - 【請求項４】 前記可聴信号発生手段は、パルス幅が互
いに異なる複数種類のパルスからなる階段波を発生する
階段波発生回路と、この発生される階段波から高調波を
除去して前記ＤＴＭＦ信号を発生するフィルタとを含む
ことを特徴とする請求項３記載のミュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130673A JP2001313963A (ja) | 2000-04-28 | 2000-04-28 | ミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130673A JP2001313963A (ja) | 2000-04-28 | 2000-04-28 | ミュート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313963A true JP2001313963A (ja) | 2001-11-09 |
Family
ID=18639720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130673A Withdrawn JP2001313963A (ja) | 2000-04-28 | 2000-04-28 | ミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313963A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005094119A1 (ja) * | 2004-03-29 | 2005-10-06 | Rohm Co., Ltd | 音質調整装置 |
| JP2012080161A (ja) * | 2010-09-30 | 2012-04-19 | Icom Inc | 送信機およびコンピュータプログラム |
-
2000
- 2000-04-28 JP JP2000130673A patent/JP2001313963A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005094119A1 (ja) * | 2004-03-29 | 2005-10-06 | Rohm Co., Ltd | 音質調整装置 |
| KR100760997B1 (ko) * | 2004-03-29 | 2007-09-21 | 로무 가부시키가이샤 | 음질 조정 장치 |
| JP2012080161A (ja) * | 2010-09-30 | 2012-04-19 | Icom Inc | 送信機およびコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5269312B2 (ja) | 遅延ロックループのための起動回路 | |
| JPH02288533A (ja) | クロック信号と非同期のデータ信号に関連する準安定事象を除去する回路 | |
| JPH02105628A (ja) | ディジタルオーディオ機器のミュート回路 | |
| JP2001313963A (ja) | ミュート回路 | |
| JPH07283727A (ja) | 位相同期検出器 | |
| EP0347031B1 (en) | Adjusting apparatus for adjusting sound volume or sound quality | |
| EP0632459B1 (en) | Delay circuit using a digital memory | |
| US8258870B2 (en) | System and method for digital control of amplifier gain with reduced zipper noise | |
| JP3260483B2 (ja) | 外部制御信号入力回路 | |
| JP2861308B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3108226B2 (ja) | 発振ノイズ除去回路 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| KR20010059722A (ko) | 글리치 신호 검출회로 및 방법 | |
| JP2689539B2 (ja) | 分周器 | |
| JP3085372B2 (ja) | クロック切替回路 | |
| JP2013017047A (ja) | パルス幅変調器および音声信号出力装置 | |
| JPH0831798B2 (ja) | Ｄ／ａ変換器 | |
| JPH06224646A (ja) | 同期信号発生装置 | |
| JP2008199277A (ja) | クロック制御回路、集積回路装置及び電子機器 | |
| JPS60218921A (ja) | Ｏｎ／ｏｆｆ回路付きデイジタルｐｌｌ方式 | |
| JP2003299179A (ja) | ディジタルオーディオ装置 | |
| KR20020010040A (ko) | 노이즈 제거기 | |
| JPH0468597B2 (ja) | ||
| JPH05129938A (ja) | 位相固定装置 | |
| JPH04169863A (ja) | 位相比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |