JPH0548432U - 波形整形回路 - Google Patents

Abstract

(57)【要約】 【目的】 アナログ波形の入力信号の立上りまたは立下
り部分に、ヒステリシス幅を越えるようなスパイク性の
ノイズが混入した場合でも、それにより影響を受けず
に、入力信号をデジタル波形に変換する。 【構成】 波形整形回路は、Ｒ−Ｓフリップフロップ４
の反転出力Ｓ₆ を遅延するディレイライン６と、Ｒ−Ｓ
フリップフロップ４の非反転出力Ｓ₇ を遅延するディレ
イライン７と、コンパレータ２の出力Ｓ₂ とディレイラ
イン６の出力Ｓ₈を入力とし、出力Ｓ₄ をＲ−Ｓフリッ
プフロップ４のセット入力とするアンド回路８と、コン
パレータ３の出力Ｓ₃ とディレイライン７の出力Ｓ₉ を
入力とし、出力Ｓ₅ をＲ−Ｓフリップフロップ４のリセ
ット入力とするアンド回路９とを有している。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はアナログ波形をデジタル波形に変換する波形整形回路に関する。

【０００２】

【従来の技術】

図５はこの種の波形整形回路の従来例の回路図、図６は入力信号Ｓ₁₁にノイズ が混入していない場合の図５の回路の各部の信号Ｓ₁₁〜Ｓ₁₄の波形図、図７は入 力信号Ｓ₁₁の立上り部分にノイズが混入した場合の図５の回路の各部の信号Ｓ₁₁ 〜Ｓ₁₄の波形図である。

【０００３】 この波形整形回路は、入力信号Ｓ₁₁が入力される入力端子１と、非反転入力に 入力信号Ｓ₁₁が、反転入力に閾値電圧Ｖ_RHが入力され、信号Ｓ₁₂を出力するコン パレータ２と、反転入力に入力信号Ｓ₁₁が、非反転入力に閾値電圧Ｖ_RL（＜Ｖ_RH ）が入力され、信号Ｓ₁₃を出力するコンパレータ３と、ノアゲート４ａと４ｂで 構成され、信号Ｓ₁₂をセット入力、信号Ｓ₁₃をリセット入力とし、非反転出力Ｓ ₁₄ を出力するＲ−Ｓフリップフロップ４と、信号Ｓ₁₄が出力される出力端子５で 構成されている。

【０００４】 ここで、この波形整形回路は、ノイズによる誤動作を防止するために、ヒステ リシス（Ｖ_RH−Ｖ_RL＝ヒステリシス幅）が持たせてある。

【０００５】 入力信号Ｓ₁₁にノイズが混入していない場合、綺麗なデジタルの出力信号Ｓ₁₄ が得られるが（図６）、入力信号Ｓ₁₁の立上り部分にヒステリシス幅を越えるよ うなスパイク性のノイズが混入した場合、これが信号Ｓ₁₂，Ｓ₁₃を経て出力信号 Ｓ₁₄に現われる（図７）。入力信号Ｓ₁₁の立下り部分にノイズが混入した場合も 同様である。

【０００６】

【考案が解決しようとする課題】 上述した従来の波形整形回路は、入力信号の立上りまたは立下り部分に、ヒス テリシス幅を越えるようなスパイク性のノイズが混入した場合、このノイズの影 響が出力信号に現われ、誤動作するという欠点があった。

【０００７】 本考案の目的は、入力信号の立上りまたは立下り部分に、ヒステリシス幅を越 えるようなスパイク性のノイズが混入した場合でも、それにより影響を受けない 波形整形回路を提供することである。

【０００８】

【課題を解決するための手段】

上記目的を達成するために、本考案の波形整形回路は、 入力端子および出力端子と、 前記入力端子に入力された入力信号を非反転入力、第１の閾値電圧を反転入力 とする第１のコンパレータと、 前記入力信号を反転入力、第１の閾値電圧より小さい第２の閾値電圧を非反転 入力とする第２のコンパレータと、 非反転出力または反転出力を前記出力端子に出力するＲ−Ｓフリップフロップ と、 該Ｒ−Ｓフリップフロップの反転出力を遅延する第１の遅延回路と、 該Ｒ−Ｓフリップフロップの非反転出力を遅延する第２の遅延回路と、 第１のコンパレータの出力と第１または第２の遅延回路の出力を入力とし、第 １の遅廷回路の出力を入力する場合には、出力を前記Ｒ−Ｓフリップフロップの セット入力とし、第２の遅廷回路の出力を入力とする場合には、出力を前記Ｒ− Ｓフリップフロップのリセット入力とする第１のアンド回路と、 第２のコンパレータの出力と、第１のアンド回路が第１の遅廷回路の出力を入 力する場合には、第２の遅廷回路の出力、第１のアンド回路が第２の遅廷回路の 出力を入力する場合には、第１の遅延回路の出力を入力とし、第２の遅廷回路の 出力を入力する場合には、出力を前記Ｒ−Ｓフリップフロップのリセット入力と し、第１の遅廷回路の出力を入力とする場合には、出力を前記Ｒ−Ｓフリップロ ップのセット入力とする第２のアンド回路とを有し、 第１の遅延回路と第２の遅延回路の遅延時間τは前記入力信号に含まれるノイ ズの存在時間＜τ＜前記入力信号の（１／４）周期であるように選択されている 。

【作用】

入力信号の立上り部分にノイズが含まれていた場合、第１のアンド回路の出力 信号にノイズの影響が現われ、第２のアンド回路の出力信号にはノイズの影響が 現われない。入力信号の立下り部分にノイズが含まれていた場合、第２のアンド 回路の出力信号にノイズの影響が現われ、第１のアンド回路の出力信号にはノイ ズの影響が現われない。したがって、いずれの場合にも、出力されるデジタル波 形の信号はノイズの影響を受けない。

【０００９】

【実施例】

次に、本考案の実施例について図面を参照して説明する。

【００１０】 図１は本考案の一実施例の波形整形回路の回路図、図２は入力信号Ｓ₁ にノイ ズがない場合の図１の回路の信号Ｓ₁ 〜Ｓ₉ の波形図、図３は入力信号Ｓ₁ の立 上り部分にノイズが混入した場合の図１の回路の信号Ｓ₁ 〜Ｓ₉ の波形図、図４ は入力信号Ｓ₁ の立下り部分にノイズが混入した場合の図１の回路の信号Ｓ₁ 〜 Ｓ₉ の波形図である。

【００１１】 この波形整形回路は、入力端子１および出力端子５と、入力端子１に入力され た入力信号Ｓ₁ を非反転入力、第１の閾値電圧Ｖ_RHを反転入力とするコンパレー タ２と、入力信号Ｓ₁ を反転入力、第１の閾値電圧Ｖ_RHより小さい第２の閾値電 圧Ｖ_RLを非反転入力とするコンパレータ３と、非反転出力が出力端子５と接続さ れているＲ−Ｓフリップフロップ４と、Ｒ−Ｓフリップフロップ４の反転出力Ｓ ₆ を遅延するディレイライン６と、Ｒ−Ｓフリップフロップ４の非反転出力Ｓ₇ を遅延するディレイライン７と、コンパレータ２の出力Ｓ₂ とディレイライン６ の出力Ｓ₈ を入力とし、出力Ｓ₄ をＲ−Ｓフリップフロップ４のセット入力とす るアンド回路８と、コンパレータ３の出力Ｓ₃ とディレイライン７の出力Ｓ₉ を 入力とし、出力Ｓ₅ をＲ−Ｓフリップフロップ４のリセット入力とするアンド回 路９とで構成されている。ここで、ディレイライン６，７の遅延時間τは、入力 信号Ｓ₁ に含まれるノイズの存在時間＜τ＜入力信号Ｓ₁ の（１／４）周期とな るように選択されている。

【００１２】 次に、本実施例の動作を図２〜図４の波形図により説明する。 （１）入力信号Ｓ₁ にノイズがない場合（図２） 入力信号Ｓ₁ は最初、閾値電圧Ｖ_RH，Ｖ_RLよりも小さいので、信号Ｓ₂ はロウ レベル、信号Ｓ₃ はハイレベルである。したがって、Ｒ−Ｓフリップフロップ４ の非反転出力Ｓ₇ はロウレベル、反転出力Ｓ₆ はハイレベルである。時刻ｔ₁ に 入力信号Ｓ₁ が閾値電圧Ｖ_RLに等しくなると、信号Ｓ₃ はロウレベルになる。時 刻ｔ₂ に入力信号Ｓ₁ が閾値電圧Ｖ_RHに等しくなると、信号Ｓ₂ はハイレベルと なる。信号Ｓ₆ は遅延時間τだけ遅延され信号Ｓ₈ としてアンド回路８に入力さ れるので、信号Ｓ₄ は遅廷時間τの間ハイレベルとなり、Ｒ−Ｓフリップフロッ プ４の非反転出力Ｓ₇ はハイレベル、反転出力Ｓ₆ はロウレベルとなる。入力信 号Ｓ₁ はその後正のピーク値まで上昇した後下降し、時刻ｔ₃ に閾値電圧Ｖ_RHに 等しくなり、信号Ｓ₂ はロウレベルとなる。入力信号Ｓ₁ がさらに下降し、時刻 ｔ₄ に閾値電圧Ｖ_RLに等しくなると、信号Ｓ₃ はハイレベルとなる。信号Ｓ₇ は 遅延時間τだけ遅延され信号Ｓ₉ としてアンド回路９に入力されるので、信号Ｓ ₅ は時刻ｔ₄ から遅廷時間τの間ハイレベルとなり、Ｒ−Ｓフリップフロップ４ の非反転出力Ｓ₇ はロウレベル、反転出力Ｓ₆ はハイレベルとなる。入力信号Ｓ ₁ がさらに下降した後、上昇し、時刻ｔ₅ に入力信号Ｓ₁ が閾値電圧Ｖ_RLに等し くなり、時刻ｔ₆ に入力信号Ｓ₁ が閾値電圧Ｖ_RHに等しくなり、前述したのと同 じ動作が繰り返される。

【００１３】 以上により、アナログ波形である入力信号Ｓ₁ はデジタル波形である出力信号 Ｓ₇ に変換され、出力端子５から出力される。 （２）入力信号Ｓ₁ の立上り部分にノイズが混入していた場合（図３） 入力信号Ｓ₁ は最初、閾値電圧Ｖ_RH，Ｖ_RLよりも小さいので、信号Ｓ₂ はロウ レベル、信号Ｓ₃ はハイレベルである。したがって、Ｒ−Ｓフリップフロップ４ の非反転出力Ｓ₇ はロウレベル、反転出力Ｓ₆ はハイレベルである。時刻ｔ₁ に 入力信号Ｓ₁ が閾値電圧Ｖ_RLに等しくなると、信号Ｓ₃ はロウレベルになり、時 刻ｔ₂ に入力信号Ｓ₁ が閾値電圧Ｖ_RHに等しくなると、信号Ｓ₂ はハイレベルと なり、Ｒ−Ｓフリップフロップ４の非反転出力Ｓ₇ はハイレベル、反転出力Ｓ₆ はロウレベルになる。その後、入力信号Ｓ₁ の立上り部分にノイズが含まれ、時 刻ｔ₃ に入力信号Ｓ₁ が閾値電圧Ｖ_RHに等しくなると、信号Ｓ₂ はロウレベル、 時刻ｔ₄ に入力信号Ｓ₁ が閾値電圧Ｖ_RLに等しくなると、信号Ｓ₃ はハイレベル となる。入力信号Ｓ₁ がさらに下降した後上昇し、時刻ｔ₅ に入力信号Ｓ₁ が閾 値電圧Ｖ_RLに等しくなると、信号Ｓ₃ はロウレベルとなり、時刻ｔ₆ に入力信号 Ｓ₁ が閾値電圧Ｖ_RHに等しくなると、信号Ｓ₄ がハイレベルとなる。一方、信号 Ｓ₈ ，Ｓ₉ は時刻ｔ₂ から遅延時間τ経過時にそれぞれロウレベル、ハイレベル になる。したがって、信号Ｓ₄ は信号Ｓ₂ と同じ波形となり、時刻ｔ₂ から遅廷 時間τ経過時にロウレベルとなる。一方、信号Ｓ₅ はロウレベルのままである。 時刻ｔ₇ に入力信号Ｓ₁ が閾値電圧Ｖ_RHに等しくなると、信号Ｓ₂ はロウレベル になる。時刻ｔ₈ に入力信号Ｓ₁ が閾値電圧Ｖ_RLに等しくなると、信号Ｓ₃ がハ イレベルとなり、信号Ｓ₉ はハイレベルのため、信号Ｓ₅ がハイレベルとなり、 Ｒ−Ｓフリップフロップ４の非反転出力Ｓ₇ はロウレベル、反転出力Ｓ₆ はハイ レベルとなる。信号Ｓ₈ ，Ｓ₉ は時刻ｔ₈ から遅延時間τ経過後にそれぞれハイ レベル、ロウレベルとなる。時刻ｔ₉ に入力信号Ｓ₁ が閾値電圧Ｖ_RLに等しくな ると、信号Ｓ₃ がロウレベルとなり、以下前述したのと同様の動作が繰り返され る。

【００１４】 以上により、入力信号Ｓ₁ の立上り部分に含まれるノイズの影響は信号Ｓ₄ に のみ現われ、信号Ｓ₅ に現われないため、アナログ波形である入力信号Ｓ₁ は（ １）の場合と同様にデジタル波形である出力信号Ｓ₇ に変換され、出力端子５か ら出力される。 （３）入力信号Ｓ₁ の立下り部分にノイズが混入していた場合（図４） この場合、動作は（２）の場合と同様で、入力信号Ｓ₁ の立下りに含まれるノ イズの影響は信号Ｓ₅ にのみ現われ、信号Ｓ₄ に現われないため、アナログ波形 である入力信号Ｓ₁ は（１）の場合と同様にデジタル波形である出力信号Ｓ₇ に 変換され、出力端子５から出力される。

【００１５】 なお、ディレイラインの代りに積分回路で遅延回路を構成してもよい。また、 Ｒ−Ｓフリップフロップ４の反転出力を出力信号としてもよい。また、信号Ｓ₂ ,Ｓ₃ をそれぞれＲ−Ｓフリップフロップ４のリセット入力、セット入力として もよい。

【００１６】

【考案の効果】

以上説明したように本考案は、遅延回路とアンド回路を各々２個、従来の回路 に追加することにより、入力信号の立上りまたは立下り部分に、ヒステリシス幅 を越えるようなスパイク性のノイズが混入した場合でも、それにより影響を受け ずにアナログ波形をデジタル波形に変換できる効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例の波形整形回路の回路図であ
る。

【図２】図１の実施例の、入力信号Ｓ₁ にノイズがない
場合の信号Ｓ₁ 〜Ｓ₉ の波形図である。

【図３】図１の実施例の、入力信号Ｓ₁ の立上り部分に
ノイズが混入した場合の信号Ｓ ₁ 〜Ｓ₉ の波形図であ
る。

【図４】図１の実施例の、入力信号Ｓ₁ の立下り部分に
ノイズが混入した場合の信号Ｓ ₁ 〜Ｓ₉ の波形図であ
る。

【図５】波形整形回路の従来例の回路図である。

【図６】図５の従来例の、入力信号Ｓ₁₁にノイズがない
場合の信号Ｓ₁₁〜Ｓ₁₄の波形図である。

【図７】図５の従来例の、入力信号Ｓ₁₁の立上り部分に
ノイズが混入した場合の信号Ｓ ₁₁〜Ｓ₁₄の波形図であ
る。

【符号の説明】

１ 入力端子 ２，３ コンパレータ ４ Ｒ−Ｓフリップフロップ ４ａ，４ｂ ノアゲート ５ 出力端子 ６，７ ディレイライン ８，９ アンドゲート Ｓ₁ 入力信号 Ｓ₂ コンパレータ２の出力信号 Ｓ₃ コンパレータ３の出力信号 Ｓ₄ アンド回路８の出力信号 Ｓ₅ アンド回路９の出力信号 Ｓ₆ Ｒ−Ｓフリップフロップ４の反転出力 Ｓ₇ Ｒ−Ｓフリップフロップ４の非反転出力（出力
信号） Ｓ₈ ディレイライン６の出力信号 Ｓ₉ ディレイライン７の出力信号

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力端子および出力端子と、 前記入力端子に入力された入力信号を非反転入力、第１
   の閾値電圧を反転入力とする第１のコンパレータと、 前記入力信号を反転入力、第１の閾値電圧より小さい第
   ２の閾値電圧を非反転入力とする第２のコンパレータ
   と、 非反転出力または反転出力を前記出力端子に出力するＲ
   −Ｓフリップフロップと、 該Ｒ−Ｓフリップフロップの反転出力を遅延する第１の
   遅延回路と、 該Ｒ−Ｓフリップフロップの非反転出力を遅延する第２
   の遅延回路と、 第１のコンパレータの出力と第１または第２の遅延回路
   の出力を入力とし、第１の遅廷回路の出力を入力する場
   合には、出力を前記Ｒ−Ｓフリップフロップのセット入
   力とし、第２の遅廷回路の出力を入力とする場合には、
   出力を前記Ｒ−Ｓフリップフロップのリセット入力とす
   る第１のアンド回路と、 第２のコンパレータの出力と、第１のアンド回路が第１
   の遅廷回路の出力を入力する場合には、第２の遅廷回路
   の出力、第１のアンド回路が第２の遅廷回路の出力を入
   力する場合には、第１の遅延回路の出力を入力とし、第
   ２の遅廷回路の出力を入力する場合には、出力を前記Ｒ
   −Ｓフリップフロップのリセット入力とし、第１の遅廷
   回路の出力を入力とする場合には、出力を前記Ｒ−Ｓフ
   リップロップのセット入力とする第２のアンド回路とを
   有し、 第１の遅延回路と第２の遅延回路の遅延時間τは前記入
   力信号に含まれるノイズの存在時間＜τ＜前記入力信号
   の（１／４）周期であるように選択されている波形整形
   回路。