JPH0223092B2 - - Google Patents
Info
- Publication number
- JPH0223092B2 JPH0223092B2 JP58050620A JP5062083A JPH0223092B2 JP H0223092 B2 JPH0223092 B2 JP H0223092B2 JP 58050620 A JP58050620 A JP 58050620A JP 5062083 A JP5062083 A JP 5062083A JP H0223092 B2 JPH0223092 B2 JP H0223092B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 206010027339 Menstruation irregular Diseases 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は非同期の信号を所定周期の信号に同期
化する同期回路に関する。
化する同期回路に関する。
(b) 従来技術と問題点
第１の装置から発せられる非同期（周期が不
定）信号S1を受けて、これを所定周期の同期信号
S2に変換（同期化）して第２の装置の制御に用い
る場合が多い。このような同期化の一方法とし
て、第２の装置側にフリツプフロツプを設け、そ
の入力端に、第１の装置からの非同期信号S1を入
力し、所定周期のクロツク信号CLによりフリツ
プフロツプをセツトすることにより、該フリツプ
フロツプの出力を制御信号として用いる方法があ
る。この従来方法においては、入力される非同期
信号S1のセツトアツプ時間が正しく保証されない
時にクロツク信号CLによりフリツプフロツプが
セツトされた場合、リンギング現象を生じ、その
出力信号波形に乱れを生ずることが多い。これを
防止するため従来方法ではフリツプフロツプを２
段接続とするため回路構成が複雑となると共に、
同期化信号を得るために、最大クロツク信号周期
の２倍の時間を費す欠点があつた。
定）信号S1を受けて、これを所定周期の同期信号
S2に変換（同期化）して第２の装置の制御に用い
る場合が多い。このような同期化の一方法とし
て、第２の装置側にフリツプフロツプを設け、そ
の入力端に、第１の装置からの非同期信号S1を入
力し、所定周期のクロツク信号CLによりフリツ
プフロツプをセツトすることにより、該フリツプ
フロツプの出力を制御信号として用いる方法があ
る。この従来方法においては、入力される非同期
信号S1のセツトアツプ時間が正しく保証されない
時にクロツク信号CLによりフリツプフロツプが
セツトされた場合、リンギング現象を生じ、その
出力信号波形に乱れを生ずることが多い。これを
防止するため従来方法ではフリツプフロツプを２
段接続とするため回路構成が複雑となると共に、
同期化信号を得るために、最大クロツク信号周期
の２倍の時間を費す欠点があつた。
(c) 発明の目的
本発明は上記の欠点を解決するためになされた
もので、同期化を容易とする同期回路の提供を目
的とする。
もので、同期化を容易とする同期回路の提供を目
的とする。
(d) 発明の構成
本発明は、不定周期で入力される非同期２値信
号を所定周期のクロツク信号に同期化して出力す
る回路において、クロツク入力端子に入力される
クロツク信号に同期して、二組の出力端から出力
する第１および第２の出力信号の信号レベルをそ
れぞれ反転するフリツプフロツプと、該フリツプ
フロツプからの第１の出力信号、前記クロツク信
号および前記非同期２値信号を入力とし、前記フ
リツプフロツプからの第１の出力信号および前記
非同期２値信号が第１の信号レベルのとき前記ク
ロツク信号を通過せしめる第１のAND回路と、
前記フリツプフロツプからの第２の出力信号、前
記クロツク信号および前記非同期２値信号を入力
とし、前記フリツプフロツプからの第２の出力信
号が第１の信号レベルを示し、且つ前記非同期２
値信号が第２の信号レベルのとき前記クロツク信
号を通過せしめる第２のAND回路と、一方の入
力端子が前記第２のAND回路の出力端子に結ば
れ、他方の入力端子が前記第１のAND回路の出
力端子に結ばれ、出力端子が前記フリツプフロツ
プのクロツク入力端子に結ばれたOR回路とを備
えたことを特徴とする同期回路である。
号を所定周期のクロツク信号に同期化して出力す
る回路において、クロツク入力端子に入力される
クロツク信号に同期して、二組の出力端から出力
する第１および第２の出力信号の信号レベルをそ
れぞれ反転するフリツプフロツプと、該フリツプ
フロツプからの第１の出力信号、前記クロツク信
号および前記非同期２値信号を入力とし、前記フ
リツプフロツプからの第１の出力信号および前記
非同期２値信号が第１の信号レベルのとき前記ク
ロツク信号を通過せしめる第１のAND回路と、
前記フリツプフロツプからの第２の出力信号、前
記クロツク信号および前記非同期２値信号を入力
とし、前記フリツプフロツプからの第２の出力信
号が第１の信号レベルを示し、且つ前記非同期２
値信号が第２の信号レベルのとき前記クロツク信
号を通過せしめる第２のAND回路と、一方の入
力端子が前記第２のAND回路の出力端子に結ば
れ、他方の入力端子が前記第１のAND回路の出
力端子に結ばれ、出力端子が前記フリツプフロツ
プのクロツク入力端子に結ばれたOR回路とを備
えたことを特徴とする同期回路である。
(e) 発明の実施例
以下、本発明を図面によつて説明する。第１図
は本発明の一実施例を説明するブロツク図、第２
図は信号波形図であり、１，２は制御装置、３は
インバータ、４，５はAND回路、６はOR回路、
７はフリツプフロツプ、Ａ，Ｂ，ａ，ｂは信号レ
ベル、CL，CLK，CLK1，CLK2はクロツク信
号、Ｉは非同期信号、RSはリセツト信号、Ｓは
同期信号、Ｔはパルス幅、t1，t2，t3，t4は時刻
である。第１図は制御装置１から周期が不定なる
非同期信号Ｉが出力され、制御装置２は、この非
同期信号Ｉを受け、これをクロツク信号CLによ
り同期化して得られた同期信号Ｓにより自己の制
御動作を行わしめる実施例である。このようなと
き、従来は制御装置２側には縦続接続（２段結
合）された２個のフリツプフロツプを設け、リン
ギング現象を防止する方法が採られていた。本発
明はフリツプフロツプを１個用いるのみで、従来
方法と等価な同期回路の実現を図つたものであ
る。なお実施例では、JK型フリツプフロツプの
例によつて説明する。
は本発明の一実施例を説明するブロツク図、第２
図は信号波形図であり、１，２は制御装置、３は
インバータ、４，５はAND回路、６はOR回路、
７はフリツプフロツプ、Ａ，Ｂ，ａ，ｂは信号レ
ベル、CL，CLK，CLK1，CLK2はクロツク信
号、Ｉは非同期信号、RSはリセツト信号、Ｓは
同期信号、Ｔはパルス幅、t1，t2，t3，t4は時刻
である。第１図は制御装置１から周期が不定なる
非同期信号Ｉが出力され、制御装置２は、この非
同期信号Ｉを受け、これをクロツク信号CLによ
り同期化して得られた同期信号Ｓにより自己の制
御動作を行わしめる実施例である。このようなと
き、従来は制御装置２側には縦続接続（２段結
合）された２個のフリツプフロツプを設け、リン
ギング現象を防止する方法が採られていた。本発
明はフリツプフロツプを１個用いるのみで、従来
方法と等価な同期回路の実現を図つたものであ
る。なお実施例では、JK型フリツプフロツプの
例によつて説明する。
第１図において、AND回路４は、フリツプフ
ロツプ（以下FFと略す）７の出力信号Ｑ、非同
期信号Ｉ及びクロツク信号CLとを入力とするの
で、FF７がリセツト状態で、非同期信号Ｉが信
号レベルＢのとき、クロツク信号CLがOR回路６
を経てクロツク信号CLKとなつてFF７をセツト
する。第２図は、その時間関係と信号波形とを示
すものである。第２図ｂに示すように、時刻t1に
非同期信号Ｉの信号レベルがＢとなり、時刻t2に
第２図ａに示す如くクロツク信号CLの立下りを
生じたとき、AND回路４には第２図ｃに示すよ
うにクロツク信号CLK1を生ずる。このクロツク
信号CLK1により第１図におけるFF７がセツトさ
れるので、その出力側では第２図ｄに示すよう
に、同期信号Ｓは信号レベルａからｂへ反転す
る。実施例では、同期信号CLK1のパルス幅は、
第２図ｃに示すように9nsであり、この値以上の
パルス幅のとき正常に動作する。
ロツプ（以下FFと略す）７の出力信号Ｑ、非同
期信号Ｉ及びクロツク信号CLとを入力とするの
で、FF７がリセツト状態で、非同期信号Ｉが信
号レベルＢのとき、クロツク信号CLがOR回路６
を経てクロツク信号CLKとなつてFF７をセツト
する。第２図は、その時間関係と信号波形とを示
すものである。第２図ｂに示すように、時刻t1に
非同期信号Ｉの信号レベルがＢとなり、時刻t2に
第２図ａに示す如くクロツク信号CLの立下りを
生じたとき、AND回路４には第２図ｃに示すよ
うにクロツク信号CLK1を生ずる。このクロツク
信号CLK1により第１図におけるFF７がセツトさ
れるので、その出力側では第２図ｄに示すよう
に、同期信号Ｓは信号レベルａからｂへ反転す
る。実施例では、同期信号CLK1のパルス幅は、
第２図ｃに示すように9nsであり、この値以上の
パルス幅のとき正常に動作する。
一方第１図におけるAND回路５はFF７のリセ
ツト用のゲートであり、その回路動作は次の通り
である。第２図に示すように、時刻t3に非同期信
号Ｉが信号レベルＡに反転したとき、クロツク信
号CLの立下りによりクロツク信号CLK2を生じ、
これによりFF７がリセツトされる。その出力で
ある同期信号Ｉは、第２図ｄに示すように信号レ
ベルｂからａへ反転する。
ツト用のゲートであり、その回路動作は次の通り
である。第２図に示すように、時刻t3に非同期信
号Ｉが信号レベルＡに反転したとき、クロツク信
号CLの立下りによりクロツク信号CLK2を生じ、
これによりFF７がリセツトされる。その出力で
ある同期信号Ｉは、第２図ｄに示すように信号レ
ベルｂからａへ反転する。
(f) 発明の効果
以上のように本発明は、同期化（同期信号を出
力する）回路となるフリツプフロツプへの入力信
号が、与えられるクロツク信号により変化するこ
とになるので、リンギング現象を防止でき、また
クロツク信号の周期は、素子（例えば
SN74S112）の遅延時間（約7ns）に、そのパル
ス幅の有効時間を加算した時間で済むので、同期
化を速やかに行いうる利点を有する。
力する）回路となるフリツプフロツプへの入力信
号が、与えられるクロツク信号により変化するこ
とになるので、リンギング現象を防止でき、また
クロツク信号の周期は、素子（例えば
SN74S112）の遅延時間（約7ns）に、そのパル
ス幅の有効時間を加算した時間で済むので、同期
化を速やかに行いうる利点を有する。
第１図は本発明の一実施例を説明するブロツク
図、第２図は本発明の一実施例を説明する信号波
形図であり、図中に用いた符号は次の通りであ
る。 １，２は制御装置、３はインバータ、４，５は
AND回路、６はOR回路、７はフリツプフロツ
プ、Ａ，Ｂ，ａ，ｂは信号レベル、CL，CLK，
CLK1，CLK2はクロツク信号、Ｉは非同期信号、
RSはリセツト信号、Ｓは同期信号、Ｔはパルス
幅、t1，t2，t3，t4は時刻を示す。
図、第２図は本発明の一実施例を説明する信号波
形図であり、図中に用いた符号は次の通りであ
る。 １，２は制御装置、３はインバータ、４，５は
AND回路、６はOR回路、７はフリツプフロツ
プ、Ａ，Ｂ，ａ，ｂは信号レベル、CL，CLK，
CLK1，CLK2はクロツク信号、Ｉは非同期信号、
RSはリセツト信号、Ｓは同期信号、Ｔはパルス
幅、t1，t2，t3，t4は時刻を示す。
Claims (1)
- １ 不定周期で入力される非同期２値信号を所定
周期のクロツク信号に同期化して出力する回路に
おいて、クロツク入力端子に入力されるクロツク
信号に同期して、二組の出力端から出力する第１
および第２の出力信号の信号レベルをそれぞれ反
転するフリツプフロツプと、該フリツプフロツプ
からの第１の出力信号、前記クロツク信号および
前記非同期２値信号を入力とし、前記フリツプフ
ロツプからの第１の出力信号および前記非同期２
値信号が第１の信号レベルのとき前記クロツク信
号を通過せしめる第１のAND回路と、前記フリ
ツプフロツプからの第２の出力信号、前記クロツ
ク信号および前記非同期２値信号を入力とし、前
記フリツプフロツプからの第２の出力信号が第１
の信号レベルを示し、且つ前記非同期２値信号が
第２の信号レベルのとき前記クロツク信号を通過
せしめる第２のAND回路と、一方の入力端子が
前記第２のAND回路の出力端子に結ばれ、他方
の入力端子が前記第１のAND回路の出力端子に
結ばれ、出力端子が前記フリツプフロツプのクロ
ツク入力端子に結ばれたOR回路とを備えたこと
を特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050620A JPS59191927A (ja) | 1983-03-26 | 1983-03-26 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050620A JPS59191927A (ja) | 1983-03-26 | 1983-03-26 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59191927A JPS59191927A (ja) | 1984-10-31 |
| JPH0223092B2 true JPH0223092B2 (ja) | 1990-05-22 |
Family
ID=12864017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58050620A Granted JPS59191927A (ja) | 1983-03-26 | 1983-03-26 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191927A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144931A (ja) * | 1984-12-19 | 1986-07-02 | Nec Corp | 逓倍サンプリング回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840921A (ja) * | 1981-09-03 | 1983-03-10 | Nec Corp | フリツプフロツプ回路および分周回路 |
-
1983
- 1983-03-26 JP JP58050620A patent/JPS59191927A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840921A (ja) * | 1981-09-03 | 1983-03-10 | Nec Corp | フリツプフロツプ回路および分周回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59191927A (ja) | 1984-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| JP2909740B2 (ja) | 位相整合回路 | |
| KR890005745A (ko) | 내-준안전성 플립-플롭 및 준안정 상태발생 가능성을 감소시키기 위한 방법 | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| JPH0223092B2 (ja) | ||
| JP2000134070A (ja) | ノイズ除去回路 | |
| KR0152346B1 (ko) | 클럭 스위칭 회로 | |
| US6154046A (en) | Preconditioning input signals of logic gates for glitch-free output signal | |
| JP2693648B2 (ja) | 逓倍装置 | |
| KR100244430B1 (ko) | 반도체 칩의 테스트 회로 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPS61110253A (ja) | 同期化回路 | |
| JPH01166633A (ja) | ビット位相同期回路 | |
| JPH02203611A (ja) | フリップフロップ回路 | |
| JP2606550B2 (ja) | 位相比較回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| KR0125588Y1 (ko) | 카운터의 캐리 출력에 대한 글리치 방지 회로 | |
| KR940003771Y1 (ko) | 글리치 방지용 동기회로 | |
| JPH0645891A (ja) | パルス整形回路およびそれを利用した可変分周器システム | |
| JPH06343084A (ja) | 非同期・同期変換回路 | |
| JPH04186914A (ja) | 仮保持回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPS60192436A (ja) | フレ−ム保護回路 | |
| JPS63300646A (ja) | 同期パルス発生回路 |