JPS60192436A - フレ−ム保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 不発明は、フレーム保護回路に関し、特にディジタル通
信回路に弔いら詐るフレーム保護回路に　□。

関する。

（従来技術） 従来のディジタル通信回路に用いらｎるフレーひ ウンタ回路部などに複雑なフレームパターン検出６カ（
ＦＤＥＴ）　１ｔｌｌ工５．２ア、□工、：゛ていた。

（発明の目的） 不発明の目的は、従来のフレーム保護回路にひけるかか
る欠点を除去し、保護段数回路とカウンタ回路に簡単な
７レ−Ａパターン検出出力制御回路を具備したフレーム
保護回路全提供することにある。

（発明の構成） 本発明によｎはフレームパターン検出回路と、該フレー
ムパターン検出回路に接続さｎる保護段数回路およびカ
ウンタ回路とを有するフレーム保護回路において、前記
フレームパターン検出回路のフレームバタン検出出力信
号を読み込む第１のフリップフロップと該フリップフロ
ップの出力信号を入力として、その立上シでＨレベルに
なる第２のフリップフロップと該第２のフリップフロッ
プの出力信号とフレームパターン検出出力信号の反転出
力信号とを入力とし、カウンタ回路に出力信号を出すＮ
ＯＲゲートと、前記反転出方信号ｔカウンタ回路の出力
キャリー信号で読み込む第３のフリップフロップと該第
３のフリップフロップの出力信号と前記保護段数回路の
同期出方イ百号を入力とするＮＯＲゲートと、該ＮＯＲ
ゲートの出力信号を入力として、その立上シでＨレベル
になる第４のフリップフロップとを有し、該第４のフリ
ップフロップの出力信号によって前記第２〜第４のフリ
ップフロップをリセットするようにしたフレームパター
ン検出出方制御回路を具備したフ次に、本発明の実施例
について図面を参照して説明する。

図面は本発明の一実施例であるフレーム保護回路を示す
。図面ｖｃＤいて、不発明の一実施例はフレームバター
／検出回路１０と、該フレームパターン検出回路１０に
接続さｎる保護段数回路３゜およびカウンタ回路２０と
を有するフレーム保護回路において、前記フレームパタ
ーン検出回路１゜のフレームバタン検出出方信号を読み
込む第１のフリップフロップ４１と、該フリップフロッ
プ４１の出力信号を入力として、その立上りでＨレベル
になる第２の７リツプフロツプ４２と、該第２のフリッ
プフロップ４２の出力信号とフレームパターン検出出力
信号の反転出力信号とを入力とし、カウンタ回路２０に
出力信号を出すＮ０Ｉ（、ゲート４６と、前記反転出力
信号をカウンタ回路２０の出力キャリー信号で読み込む
第３のフリップフロップ４３と、該第３のフリップフロ
ップ４３の出力信号と前記保護段数回路３０の同期出力
信号を入力とするＮＯＲゲート４７と、該ＮＯＲゲート
４７の出力信号を入力として、その立上りでＨレベルに
なる第４のフリップフロップ４４とを有し、該第４のフ
リップフロップ４４の出力信号によって前記第２〜第４
のフリップフロップ４２〜４４をリセットするようにし
たフレームパターン検出出力制御回路４０を含む。

フレームパターン（以下、ＦＤＥＴ　と称す）検出回路
はその出力信号として出力信号ＦＤＥＴ、出力信号ＦＤ
ＥＴ　およびクロックＣＬＫｔ−フレームパターン（以
下ＦＤＥＴ　と称す）制御回路４ｏに送出する。ＦＤＥ
Ｔ制御回路４０においてはＰＩ）ＥＴ検出回路１０の出
力信号ＦＤＥＴ　＠フリップフロー５− ツブ４１で読み込みフリップ７０ツブ４２に出方する。

フリップフロップ４２は、前記フリップフロップ４１出
力信号を、クロック大刀としＮＯＲゲート４６に供給す
る。ＮＯＲゲート４６は、更にＦＤＥＴ検出回路の出力
信号ＦＤＢＴｉ入カとして、カウンタ回路２ｏに出力信
号１．ＯＡＤを出力する。

フリップフロップ４３は、カウンタ回路２ｏの出力信号
ＣＹをクロックの入力として出方信号ＦＤＥＴをデータ
入力としてＮ　ＯＲゲート４７に供給する。Ｎｏ）Ｌゲ
ート４７は、フリップフロップ４３のＱ出力信号と、保
護段数回路３ｏの出力信号ＳＹＮを入力とし、その出力
信号をフリップフロップ４４に供給する。フリップフロ
ップ４４は、ＮＯＲゲート４７の出力信号を、クロック
入力信号としその出力信号を７リツプフロ、ツブ４２゜
４３のリセット入力とし、更に遅延ゲート４５を逼って
フリップフロップ４４のリセット入力として供給する〇 保護段数回路３０は、フレー　ム検出回路１ｏの６− 出力信号ＦＤＥＴと、カウンタ回路２ｏの出力信号ＣＹ
とを入力として、出力信号５ＹＮ−ｆ：ＮＯＲゲート４
７に出力する。

次に本実施例の動作を説明する。フレームパターン検出
回路１０から出力信号ＦＤＥＴ　（１パルス）が出力さ
ルると、フリップフロップ４１は出力信号ＦＤＥＴの真
中をうち抜くクロックＣＬＫで読み込まｎる。フリップ
フロップ４２は、フリップフロップ４１の立上多出力に
よって、Ｈレベルになる。ＮＯＲゲート４６は、フリッ
プ７０ツブ４２と出力信号ＦＤＥＴを入力として、出力
信号ＦＤＥ’Ｉ’の立上りに合わせて出力信号１，０Ａ
Ｄ（半パルス）を、カウンタ回路２０に出力すると同時
に以後の出力信号ＦＤＥＴ入力會受けつけないようゲー
トを閉じてしまう。

カウンタ回路２０は、出力信号ＬＯＡＤの入力によって
プリセット又はリセットサ扛、カウントを始める。保護
段数回路３０は、カウンタ回路２０のキャリー出力信号
ＣＹで、次の出力信号ＦＤＥＴを読み、以後くシ返す。

設定された回数だけ出力信号ＦＤＥＴｉｆｉむと外［同
期（８ＹＮ）出力信号を出力する。

−１、フリップフロップ４３は、出力信号ＦＤＥＴを監
視し、ＮＯＲゲート４７は、保護段数回路３０の出力信
号ｓｙＮ、ｇフリップフロップ４３のＱ出力信号を入力
として、非同期状態になった時Ｈレベルになる出力信号
をフリップフロップ４４に出力する。

フリップフロップ４４は、ＮＯＲゲート４７の立上刃で
Ｈレベルになり、フリップ７０ツブ４２゜４３ｔ−リセ
ットし、そｎによってＮＯＲゲート６のゲートを開き、
次からの出力信号ＦＤＥＴを受けｎる工うにする一万フ
リップフロップ４４自身もリセットして、初期状態に戻
る。

（発明の効果） 本発明は以上説明したように簡単なＦＤＥＴ制御回路ｆ
：７レ一ムパターン検出回路、保護段数回路、カウンタ
回路に具備することによυフレーム保護回路を簡単に構
成することができ、実用上の価値が高い効果がある。

【図面の簡単な説明】

図面は、本発明の一笑施例會示す図である。 １０・・・・・・フレームパターン検出回路、２０・・
・・・・カウンタ回路、３０・・・・・・保護段数回路
、４０・・・・・・フンームパターン（Ｆ’ＤＥ’ｌ”
　）制御回路、４１゜４２．４３．４４・・・・・・Ｄ
フリップフロップ、４５・・・・・・遅延ゲート、４６
．４７・・・・・・ＮＯ几ゲート。 ９−

Claims (1)

【特許請求の範囲】
1. フレームパターン検出回路と、該フレームパターン検出
   回路に接続さｎる保護段数回路２よびカウンタ回路とを
   有するフレーム保護回路において、前記フレームパター
   ン検出回路のフレームパターン検出出力信号を読み込む
   第１の７リツプフロツプと、該フリップフロップの出力
   信号を入力として、その立上シでＨレベルになる第２の
   ７リツプフロツプと、該第２のフリップフロップ出力信
   号とフレームパターン検出出力信号の反転出力信号とを
   入力とし、前記カウンタ回路に出力信号を出すＮＯＲゲ
   ートと、前記反転出力信号をカウンタ回路の出力キャリ
   ー信号で読今込む第３のフリップフロップト、該第３の
   フリップフロップの出力信号と前記保護段数回路の同期
   出力信号を入力とするＮ０ｆｔゲートと、該ＮｏｋＬゲ
   ートの出方信号を入力として、その立上りでＨレベルに
   なる第４のフリップフロップとを有し、該第４のフリッ
   プフロップ出力信号に工って前記第２〜第４のフリッ７
   ’７０ッフヲリセットするようにしたフレームパターン
   検出出力制御回路を具備したことを特徴とするフレーム
   保護回路。