JPH0437215A - 微分パルス作成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号の立上り、または立下り時点
を検出するための微分パルス作成回路に係り、特にＩＣ
としての部品点数少なくしてディジタル信号の立上り、
または立下り時点を容易に検出し得る微分パルス作成回
路に関するものである。

〔従来の技術〕

これまで、この種の回路に関するものとしては、「解析
ディジタル回路」　（昭和６１年３月２０日。

ＣＱ出版社発行０頁３０、図２−４）や、特開平１−８
６６１１号公報に記載のものが知られている。これらに
よる場合、個別部品としての抵抗やコンデンサなどを使
用し、微分パルスが作成されるようになっている。

〔発明が解決しようとする課題〕

しかしながら、従来技術に係る回路は純デイジタル的に
、しかもＩＣとしての部品点数少なくして微分パルスを
得ることは考慮されておらず、したがって、回路全体を
ＩＣ化することも困難となっている・ 本発明の目的は、ディジタル信号を、純デイジタル的に
、しかもＩＣとしての部品点数少なくして微分し得る微
分パルス作成回路を供するにある。

〔課題を解決するための手段〕

上記目的は、被微分ディジタル信号の立上り、または立
下りの時点で反転される第１のフリップフロップの出力
をして第２のフリップフロップを反転せしめ、この第２
のフリップフロップの反転出力をして第１のフリップフ
ロップを再び反転せしめることで達成される。

〔作用〕

第１のフリップフロップは被微分ディジタル信号の立上
り、または立下り時点からある時間後にその出力が反転
されるが、その反転出力によって第２のフリップフロッ
プを反転せしめようというものである。第２のスリップ
フロップでもある時間後にその出力が反転されるが、こ
の反転出力をして第１のフリップフロップを再び反転せ
しめるようにすれば、第１のフリップフロップの出力と
して、被微分ディジタル信号の立上り、または立下りに
応じた微分パルスが得られるとり）うものである。

〔実施例〕

以下、本発明を第１図、第２図によって説明する。

先ず、本発明による微分パルス作成回路について説明す
れば、第１図はその一例での構成を示したものである。

図示のように、本例では、フリップフロップ１，２とし
て立上りエツジトリガＤ型フリップフロップが、また、
被微分ディジタル信号としてクロック信号ＣＬ　Ｋがそ
れぞれ想定されたものとなっている。したがって、クロ
ック信号ＣＬＫの立上り時点からある時間後にフリップ
フロップ１は反転状態におかれるが、そのＱ出力（Ｑｌ
高出力をプリセット入力としである時間ｔｄ２後にはフ
リップフロップ２もまた反転状態におかれるようになっ
ている。フリップフロップ２が反転されれば、そのす出
力（で２出力）をリセット入力としである時間ｔｄ工後
にはフリップフロップ１が再び反転されることから、結
局フリップフロップ１のＱ出力（Ｑｌ高出力、またはＱ
出力（Ｑｌ高出力として、クロック信号ＣＬＫの立上り
に対する微分パルスが得られるものである。

その後フリップフロップ２はインバータ３からの反転ク
ロック信号ＣＬＫの立上りによって再び反転され、初期
状態におかれることで１次のクロック信号ＣＬＫの立上
りに備えるところとなるものである。

第２図は以上の動作を補足するための要部入出力信号波
形を示したものであるが、これについては明らかである
のでこれ以上の説明は要しない。

なお、遅延ゲート４，５は微分パルスのパルス幅を所望
に大きく設定するために設けられたものである。遅延ゲ
ート４，５が設けられない場合、そのパルス幅はｔｄ□
＋ｔｄ２として最小に設定されるが、遅延ゲート４，５
のうち、少なくとも何れか１つを設けてそこでの遅延時
間を適当に設定すれば、その遅延時間分パルス幅は大き
く設定され得るものである。

以上本発明を説明したが、フリップフロップ１゜２をト
レイリング（立下り）エツジトリガ型とすれば、クロッ
ク信号ＣＬＫの立下りに応じた微分パルスが得られるこ
とは明らかである。また、フリップフロップ１を立上り
エツジトリガ型とする場合にフリップフロップ２をトレ
イリングエツジトリガ型としたり、またはそれとは逆に
する場合は、インバータ３は不要とされることになる。

何れにしても、１４ピン構成のＩＣ中に含まれている２
個の同一構成のＤ型フリップフロップを使用する場合に
は、他に１個のインバータ（ナントゲートやノアゲート
でも可）が要されるだけであるから、ＩＣとしての部品
点数少なくして微分パルスが容易に得られるものであり
、その回路全体をＬＳＩの中に一部として組込むことも
容易となっている。場合によっては、フリップフロップ
１゜２はＪＫマスタスレーブ型として構成されることも
可能となっている。

〔発明の効果〕

以上説明したように、本発明による場合は、ディジタル
信号を、純デイジタル的に、しかもＩＣとしての部品点
数少なくして微分し得ることになる。

【図面の簡単な説明】

第１図は、本発明による微分パルス作成回路の一例での
構成を示す図、第２図は、その要部での入出力信号波形
を示す図である。 １．２・・・フリップフロップ、 ３・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 １、被微分ディジタル信号の立上り、または立下りの時
   点で反転状態におかれる第１のフリップフロップと、反
   転状態におかれた該第１のフリップフロップの反転出力
   によって反転状態におかれる第２のフリップフロップと
   、上記被微分ディジタル信号を反転するインバータとか
   らなり、第２のフリップフロップの反転出力によって第
   １のフリップフロップを再び反転せしめるとともに、イ
   ンバータからの反転被微分ディジタル信号の立上り、ま
   たは立下りの時点で第２のフリップフロップを再び反転
   せしめ、第１のフリップフロップの出力を被微分ディジ
   タル信号に対する微分パルスとして得る構成の微分パル
   ス作成回路。 ２、第１のフリップフロップの反転出力、第２のフリッ
   プフロップの反転出力のうち、少なくとも何れか一方が
   遅延ゲートによって遅延せしめられている、請求項１記
   載の微分パルス作成回路。 ３、第１、第２のフリップフロップは、同一ＩＣ中に含
   まれている同一構成のものとされる、請求項１、２の何
   れかに記載の微分パルス作成回路。