JP3364944B2 - 輝度信号増幅回路 - Google Patents
輝度信号増幅回路Info
- Publication number
- JP3364944B2 JP3364944B2 JP04409592A JP4409592A JP3364944B2 JP 3364944 B2 JP3364944 B2 JP 3364944B2 JP 04409592 A JP04409592 A JP 04409592A JP 4409592 A JP4409592 A JP 4409592A JP 3364944 B2 JP3364944 B2 JP 3364944B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- clock
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23D—PLANING; SLOTTING; SHEARING; BROACHING; SAWING; FILING; SCRAPING; LIKE OPERATIONS FOR WORKING METAL BY REMOVING MATERIAL, NOT OTHERWISE PROVIDED FOR
- B23D61/00—Tools for sawing machines or sawing devices; Clamping devices for these tools
- B23D61/18—Sawing tools of special type, e.g. wire saw strands, saw blades or saw wire equipped with diamonds or other abrasive particles in selected individual positions
- B23D61/185—Saw wires; Saw cables; Twisted saw strips
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ヴィデオカメラ等の映
像信号をその同期信号に基づいて処理するようにした輝
度信号増幅回路に関するものである。 【０００２】 【従来の技術】ヴィデオカメラ等の電子装置を小型化す
る場合に、回路部品の実装を高密度化すると装置内の発
熱が問題になる。そこでこのような装置内の発熱を抑え
るためには、回路の消費電力を減らすことが重要であ
る。 【０００３】このような回路の消費電力を減らす方法と
して、装置内で信号処理や制御処理を行うマイクロコン
トローラのクロック周波数を下げることが行われてい
る。すなわちこのような装置に用いられるＣＭＯＳプロ
セスのディジタル回路では、クロック周波数を下げるこ
とによって消費電力を削減することが可能である。 【０００４】そこで従来から、例えば主電源を切って時
計回路のみを動作させる場合には、クロック周波数を大
幅に下げてスタンバイ状態とする機能を持ったマイクロ
コントローラが実施されている。 【０００５】しかしながら上述の発熱の問題は、装置の
通常動作状態におけるものであり、このような単純なク
ロック周波数の切り換えだけでは対処できないものであ
る。また通常動作状態のクロック周波数を下げた場合に
は、必要な性能、処理速度等が得られなくなってしま
う。この発明はこのような点に鑑みて成されたものであ
る。 【０００６】 【発明が解決しようとする課題】解決しようとする問題
点は、従来の装置では通常動作状態での消費電力は削減
することができなかったというものである。 【０００７】 【課題を解決するための手段】本発明は、撮影された輝
度信号を増幅するＡＧＣアンプと、撮影された全画面の
中の所定枠内における映像信号の輝度レベルを検出する
回路と、被写体の明るさを所定のダイナミックレンジに
収めるために回路からの出力に基づいてＡＧＣアンプの
ゲインを調整する制御手段とを備え、制御手段を動作さ
せるクロックは、所定枠内の走査が完了した時点から次
のフィールドになる前までの期間における周波数より
も、垂直同期期間中であって前記期間以外の期間におけ
る周波数が低周波であることを特徴とする輝度信号増幅
回路である。 【０００８】 【作用】これによれば、制御手段を動作させるクロック
は、所定枠内の走査が完了した時点から次のフィールド
になる前までの期間における周波数よりも、垂直同期期
間中であって前記期間以外の期間の周波数が低周波であ
るようにしているので、通常動作状態で必要に応じてク
ロック周波数を下げることができ、通常動作状態で消費
電力を削減し、発熱量を低下させることができる。 【０００９】 【実施例】ところで例えばヴィデオカメラにおいて、映
像信号をその同期期間に基づいて処理することが行われ
る。すなわちこのような装置において、例えば被写体の
明るさを所定のダイナミックレンジに収めるためにゲイ
ン制御回路が用いられる。その場合に、被写体の明るさ
の測定は撮影された全画面を対象にするのではなく、画
面中に例えば図６に示すような枠を設けて、この枠内の
映像信号の輝度レベルを積分した値を用いて行われるよ
うになっている。 【００１０】すなわち上述の枠内の輝度レベルの積分値
に基づいて、時間遅れ補償や、非線形処理等の演算処理
を行うことによってゲイン制御信号が形成される。その
場合に演算は枠内の走査が完了した時点から始められ
る。そして時間遅れによる特性低下を抑えるために、次
のフィールドになる前に演算結果を得て制御の更新が成
されるようにされている。 【００１１】従ってこの場合に、枠内の走査が完了した
時点から次のフィールドになる前までの間は、演算処理
のために所定のクロック周波数が必要である。しかしそ
れ以外の期間はあまり高速の処理は行われず、クロック
周波数は低速のものを用いても問題を生じることがな
い。 【００１２】そこで図１において、１は撮影された輝度
信号の入力端子である。この入力端子１からの信号がＡ
ＧＣアンプ２に供給される。そしてこのＡＧＣアンプ２
からの信号が後段回路に接続される出力端子３に供給さ
れる。 【００１３】それと共に、このＡＧＣアンプ２からの信
号がサンプルホールド回路４を通じてＡ／Ｄ変換回路５
に供給され、変換された信号が積分回路６に供給され
る。また同期回路７からの水平同期パルスと垂直同期パ
ルスが枠タイミング発生回路８に供給されて、上述の枠
内の期間に相当するゲート信号が発生される。このゲー
ト信号が積分回路６に供給される。これによって上述の
枠内の映像信号の輝度レベルが積分される。この積分回
路６からの信号が、時間遅れ補償や非線形処理等の演算
処理回路９に供給される。そしてこの演算処理回路９か
らの信号がＤ／Ａ変換回路１０を通じてＡＧＣアンプ２
の制御端子に供給される。 【００１４】さらにクロック発振器１１からのクロック
信号が分周器１２に供給され、この分周器１２からの信
号とクロック発振器１１からの元のクロック信号がマル
チプレクサ１３に供給される。また同期回路７からの垂
直同期パルスがタイミング発生回路１４に供給され、垂
直同期期間を複数に分割するタイミング信号が形成され
る。この発生回路１４からのタイミング信号がマルチプ
レクサ１３に供給されて、必要なクロック信号が選択さ
れる。そしてこの選択されたクロック信号が演算処理回
路９に供給される。 【００１５】すなわちこの装置において、クロック発振
器１１からは例えば図２のＡに示すようなクロック信号
が発生される。このクロック信号が分周器１２に供給さ
れて、同図のＢ、Ｃに示すような分周信号が形成され
る。この分周信号と元のクロック信号がマルチプレクサ
１３に供給される。 【００１６】また同期回路７からの図３のＡに示すよう
な垂直同期パルスがタイミング発生回路１４に供給され
る。これによってタイミング発生回路１４ではそれぞれ
同図のＢ、Ｃに示すようなタイミング信号が形成され
る。この信号がマルチプレクサ１３に供給されて、同図
のＤに示すように信号が選択される。 【００１７】従ってこの装置において、垂直同期期間Ｔ
1 が複数に分割され、それぞれ期間Ｔ2 、Ｔ3 と残りの
期間とされる。そして例えばこの期間Ｔ2 を枠以前、期
間Ｔ 3 を枠内とすることによって、期間Ｔ2 ＋Ｔ3 の終
了後の期間に所定のクロック信号がマルチプレクサ１３
で選択される。すなわち枠内の走査が完了した時点から
次のフィールドになる前までの間は演算処理のために所
定のクロック周波数とされ、それ以外の期間はクロック
周波数が低速のものにされる。 【００１８】こうして上述の装置によれば、制御手段を
動作させるクロックは、所定枠内の走査が完了した時点
から次のフィールドになる前までの期間における周波数
よりも、垂直同期期間中であって前記期間以外の期間の
周波数が低周波であるようにしているので、通常動作状
態で必要に応じてクロック周波数を下げることができ、
通常動作状態で消費電力を削減し、発熱量を低下させる
ことができるものである。 【００１９】さらに図４は、演算処理回路９がマイクロ
コンピュータで形成されている場合に適用される構成を
示す。 【００２０】すなわち図において、４０はマイクロコン
ピュータを形成するＣＰＵである。このＣＰＵ４０に
は、マルチプレクサ１３からのクロック信号が供給され
る。またこのＣＰＵ４０には、バスライン４１を介して
ＲＯＭ４２、ＲＡＭ４３が接続されると共に、入出力回
路４４が接続され、この入出力回路４４に積分回路６及
びＤ／Ａ変換回路１０が接続される。 【００２１】さらにこのＣＰＵ４０には、バスライン４
１を介してタイマー回路４５が接続されると共に、ラッ
チ回路４６ａ、４６ｂが接続され、このラッチ回路４６
ａ、４６ｂがマルチプレクサ１３に接続される。また同
期回路７からの垂直同期パルスが割り込み制御回路４７
を通じてＣＰＵ４０に供給される。 【００２２】この構成において、同期回路７からの垂直
同期パルスが割り込み制御回路４７を通じてＣＰＵ４０
に供給されると、図５のＡに示す割り込みのルーチンが
起動される。そしてステップ〔１〕においてラッチ回路
４６ａ、４６ｂが“０”にされ、ステップ〔２〕におい
てタイマー回路４５に期間Ｔ2 に相当する時間がセット
される。そしてステップ〔３〕においてタイマー回路４
５がスタートされてメインルーチンに復帰される。 【００２３】これに対して同図のＢに示すメインルーチ
ンでは、ステップ〔４〕においてタイマー回路４５が期
間Ｔ2 に相当する時間のカウントが終了したか否かが判
断される。そして終了していない（ＮＯ）ときはこのス
テップ〔４〕が繰り返される。 【００２４】またステップ〔４〕でカウントが終了した
（ＹＥＳ）ときはステップ〔５〕においてラッチ回路４
６ａが“１”にされる。さらにステップ〔６〕において
タイマー回路４５に期間Ｔ3 に相当する時間がセットさ
れ、ステップ〔７〕においてタイマー回路４５がスター
トされる。 【００２５】そしてステップ〔８〕においてタイマー回
路４５が期間Ｔ3 に相当する時間のカウントが終了した
か否かが判断され、終了していない（ＮＯ）ときはこの
ステップ〔８〕が繰り返される。さらにステップ〔８〕
でカウントが終了した（ＹＥＳ）ときはステップ〔９〕
においてラッチ回路４６ｂが“１”にされ、ステップ
〔４〕に戻される。 【００２６】従ってこの構成においても、ラッチ回路４
６ａ、４６ｂからは上述のタイミング発生回路１４と同
様のタイミング信号が出力され、この信号がマルチプレ
クサ１３に供給されて、上述と同様のクロック信号の選
択が行われる。 【００２７】なおこの発明は、上述のゲイン制御に限ら
ず、他の信号処理や制御処理等にも適用できるものであ
る。 【００２８】 【発明の効果】この発明によれば、制御手段を動作させ
るクロックは、所定枠内の走査が完了した時点から次の
フィールドになる前までの期間における周波数よりも、
垂直同期期間中であって前記期間以外の期間の周波数が
低周波であるようにしているので、通常動作状態で必要
に応じてクロック周波数を下げることができ、通常動作
状態で消費電力を削減し、発熱量を低下させることがで
きるようになった。
像信号をその同期信号に基づいて処理するようにした輝
度信号増幅回路に関するものである。 【０００２】 【従来の技術】ヴィデオカメラ等の電子装置を小型化す
る場合に、回路部品の実装を高密度化すると装置内の発
熱が問題になる。そこでこのような装置内の発熱を抑え
るためには、回路の消費電力を減らすことが重要であ
る。 【０００３】このような回路の消費電力を減らす方法と
して、装置内で信号処理や制御処理を行うマイクロコン
トローラのクロック周波数を下げることが行われてい
る。すなわちこのような装置に用いられるＣＭＯＳプロ
セスのディジタル回路では、クロック周波数を下げるこ
とによって消費電力を削減することが可能である。 【０００４】そこで従来から、例えば主電源を切って時
計回路のみを動作させる場合には、クロック周波数を大
幅に下げてスタンバイ状態とする機能を持ったマイクロ
コントローラが実施されている。 【０００５】しかしながら上述の発熱の問題は、装置の
通常動作状態におけるものであり、このような単純なク
ロック周波数の切り換えだけでは対処できないものであ
る。また通常動作状態のクロック周波数を下げた場合に
は、必要な性能、処理速度等が得られなくなってしま
う。この発明はこのような点に鑑みて成されたものであ
る。 【０００６】 【発明が解決しようとする課題】解決しようとする問題
点は、従来の装置では通常動作状態での消費電力は削減
することができなかったというものである。 【０００７】 【課題を解決するための手段】本発明は、撮影された輝
度信号を増幅するＡＧＣアンプと、撮影された全画面の
中の所定枠内における映像信号の輝度レベルを検出する
回路と、被写体の明るさを所定のダイナミックレンジに
収めるために回路からの出力に基づいてＡＧＣアンプの
ゲインを調整する制御手段とを備え、制御手段を動作さ
せるクロックは、所定枠内の走査が完了した時点から次
のフィールドになる前までの期間における周波数より
も、垂直同期期間中であって前記期間以外の期間におけ
る周波数が低周波であることを特徴とする輝度信号増幅
回路である。 【０００８】 【作用】これによれば、制御手段を動作させるクロック
は、所定枠内の走査が完了した時点から次のフィールド
になる前までの期間における周波数よりも、垂直同期期
間中であって前記期間以外の期間の周波数が低周波であ
るようにしているので、通常動作状態で必要に応じてク
ロック周波数を下げることができ、通常動作状態で消費
電力を削減し、発熱量を低下させることができる。 【０００９】 【実施例】ところで例えばヴィデオカメラにおいて、映
像信号をその同期期間に基づいて処理することが行われ
る。すなわちこのような装置において、例えば被写体の
明るさを所定のダイナミックレンジに収めるためにゲイ
ン制御回路が用いられる。その場合に、被写体の明るさ
の測定は撮影された全画面を対象にするのではなく、画
面中に例えば図６に示すような枠を設けて、この枠内の
映像信号の輝度レベルを積分した値を用いて行われるよ
うになっている。 【００１０】すなわち上述の枠内の輝度レベルの積分値
に基づいて、時間遅れ補償や、非線形処理等の演算処理
を行うことによってゲイン制御信号が形成される。その
場合に演算は枠内の走査が完了した時点から始められ
る。そして時間遅れによる特性低下を抑えるために、次
のフィールドになる前に演算結果を得て制御の更新が成
されるようにされている。 【００１１】従ってこの場合に、枠内の走査が完了した
時点から次のフィールドになる前までの間は、演算処理
のために所定のクロック周波数が必要である。しかしそ
れ以外の期間はあまり高速の処理は行われず、クロック
周波数は低速のものを用いても問題を生じることがな
い。 【００１２】そこで図１において、１は撮影された輝度
信号の入力端子である。この入力端子１からの信号がＡ
ＧＣアンプ２に供給される。そしてこのＡＧＣアンプ２
からの信号が後段回路に接続される出力端子３に供給さ
れる。 【００１３】それと共に、このＡＧＣアンプ２からの信
号がサンプルホールド回路４を通じてＡ／Ｄ変換回路５
に供給され、変換された信号が積分回路６に供給され
る。また同期回路７からの水平同期パルスと垂直同期パ
ルスが枠タイミング発生回路８に供給されて、上述の枠
内の期間に相当するゲート信号が発生される。このゲー
ト信号が積分回路６に供給される。これによって上述の
枠内の映像信号の輝度レベルが積分される。この積分回
路６からの信号が、時間遅れ補償や非線形処理等の演算
処理回路９に供給される。そしてこの演算処理回路９か
らの信号がＤ／Ａ変換回路１０を通じてＡＧＣアンプ２
の制御端子に供給される。 【００１４】さらにクロック発振器１１からのクロック
信号が分周器１２に供給され、この分周器１２からの信
号とクロック発振器１１からの元のクロック信号がマル
チプレクサ１３に供給される。また同期回路７からの垂
直同期パルスがタイミング発生回路１４に供給され、垂
直同期期間を複数に分割するタイミング信号が形成され
る。この発生回路１４からのタイミング信号がマルチプ
レクサ１３に供給されて、必要なクロック信号が選択さ
れる。そしてこの選択されたクロック信号が演算処理回
路９に供給される。 【００１５】すなわちこの装置において、クロック発振
器１１からは例えば図２のＡに示すようなクロック信号
が発生される。このクロック信号が分周器１２に供給さ
れて、同図のＢ、Ｃに示すような分周信号が形成され
る。この分周信号と元のクロック信号がマルチプレクサ
１３に供給される。 【００１６】また同期回路７からの図３のＡに示すよう
な垂直同期パルスがタイミング発生回路１４に供給され
る。これによってタイミング発生回路１４ではそれぞれ
同図のＢ、Ｃに示すようなタイミング信号が形成され
る。この信号がマルチプレクサ１３に供給されて、同図
のＤに示すように信号が選択される。 【００１７】従ってこの装置において、垂直同期期間Ｔ
1 が複数に分割され、それぞれ期間Ｔ2 、Ｔ3 と残りの
期間とされる。そして例えばこの期間Ｔ2 を枠以前、期
間Ｔ 3 を枠内とすることによって、期間Ｔ2 ＋Ｔ3 の終
了後の期間に所定のクロック信号がマルチプレクサ１３
で選択される。すなわち枠内の走査が完了した時点から
次のフィールドになる前までの間は演算処理のために所
定のクロック周波数とされ、それ以外の期間はクロック
周波数が低速のものにされる。 【００１８】こうして上述の装置によれば、制御手段を
動作させるクロックは、所定枠内の走査が完了した時点
から次のフィールドになる前までの期間における周波数
よりも、垂直同期期間中であって前記期間以外の期間の
周波数が低周波であるようにしているので、通常動作状
態で必要に応じてクロック周波数を下げることができ、
通常動作状態で消費電力を削減し、発熱量を低下させる
ことができるものである。 【００１９】さらに図４は、演算処理回路９がマイクロ
コンピュータで形成されている場合に適用される構成を
示す。 【００２０】すなわち図において、４０はマイクロコン
ピュータを形成するＣＰＵである。このＣＰＵ４０に
は、マルチプレクサ１３からのクロック信号が供給され
る。またこのＣＰＵ４０には、バスライン４１を介して
ＲＯＭ４２、ＲＡＭ４３が接続されると共に、入出力回
路４４が接続され、この入出力回路４４に積分回路６及
びＤ／Ａ変換回路１０が接続される。 【００２１】さらにこのＣＰＵ４０には、バスライン４
１を介してタイマー回路４５が接続されると共に、ラッ
チ回路４６ａ、４６ｂが接続され、このラッチ回路４６
ａ、４６ｂがマルチプレクサ１３に接続される。また同
期回路７からの垂直同期パルスが割り込み制御回路４７
を通じてＣＰＵ４０に供給される。 【００２２】この構成において、同期回路７からの垂直
同期パルスが割り込み制御回路４７を通じてＣＰＵ４０
に供給されると、図５のＡに示す割り込みのルーチンが
起動される。そしてステップ〔１〕においてラッチ回路
４６ａ、４６ｂが“０”にされ、ステップ〔２〕におい
てタイマー回路４５に期間Ｔ2 に相当する時間がセット
される。そしてステップ〔３〕においてタイマー回路４
５がスタートされてメインルーチンに復帰される。 【００２３】これに対して同図のＢに示すメインルーチ
ンでは、ステップ〔４〕においてタイマー回路４５が期
間Ｔ2 に相当する時間のカウントが終了したか否かが判
断される。そして終了していない（ＮＯ）ときはこのス
テップ〔４〕が繰り返される。 【００２４】またステップ〔４〕でカウントが終了した
（ＹＥＳ）ときはステップ〔５〕においてラッチ回路４
６ａが“１”にされる。さらにステップ〔６〕において
タイマー回路４５に期間Ｔ3 に相当する時間がセットさ
れ、ステップ〔７〕においてタイマー回路４５がスター
トされる。 【００２５】そしてステップ〔８〕においてタイマー回
路４５が期間Ｔ3 に相当する時間のカウントが終了した
か否かが判断され、終了していない（ＮＯ）ときはこの
ステップ〔８〕が繰り返される。さらにステップ〔８〕
でカウントが終了した（ＹＥＳ）ときはステップ〔９〕
においてラッチ回路４６ｂが“１”にされ、ステップ
〔４〕に戻される。 【００２６】従ってこの構成においても、ラッチ回路４
６ａ、４６ｂからは上述のタイミング発生回路１４と同
様のタイミング信号が出力され、この信号がマルチプレ
クサ１３に供給されて、上述と同様のクロック信号の選
択が行われる。 【００２７】なおこの発明は、上述のゲイン制御に限ら
ず、他の信号処理や制御処理等にも適用できるものであ
る。 【００２８】 【発明の効果】この発明によれば、制御手段を動作させ
るクロックは、所定枠内の走査が完了した時点から次の
フィールドになる前までの期間における周波数よりも、
垂直同期期間中であって前記期間以外の期間の周波数が
低周波であるようにしているので、通常動作状態で必要
に応じてクロック周波数を下げることができ、通常動作
状態で消費電力を削減し、発熱量を低下させることがで
きるようになった。
【図面の簡単な説明】
【図１】本発明による輝度信号増幅回路の一例の構成図
である。 【図２】その説明のための図である。 【図３】その説明のための図である。 【図４】本発明による輝度信号増幅回路の他の例の構成
図である。 【図５】その説明のための図である。 【図６】ゲイン制御の説明のための図である。 【符号の説明】 １ 撮影された輝度信号の入力端子 ２ ＡＧＣアンプ ３ 出力端子 ４ サンプルホールド回路 ５ Ａ／Ｄ変換回路 ６ 積分回路 ７ 同期回路 ８ 枠タイミング発生回路 ９ 演算処理回路 １０ Ｄ／Ａ変換回路 １１ クロック発振器 １２ 分周器 １３ マルチプレクサ １４ タイミング発生回路
である。 【図２】その説明のための図である。 【図３】その説明のための図である。 【図４】本発明による輝度信号増幅回路の他の例の構成
図である。 【図５】その説明のための図である。 【図６】ゲイン制御の説明のための図である。 【符号の説明】 １ 撮影された輝度信号の入力端子 ２ ＡＧＣアンプ ３ 出力端子 ４ サンプルホールド回路 ５ Ａ／Ｄ変換回路 ６ 積分回路 ７ 同期回路 ８ 枠タイミング発生回路 ９ 演算処理回路 １０ Ｄ／Ａ変換回路 １１ クロック発振器 １２ 分周器 １３ マルチプレクサ １４ タイミング発生回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 撮影された輝度信号を増幅するＡＧＣア
ンプと、 撮影された全画面の中の所定枠内における映像信号の輝
度レベルを検出する回路と、 被写体の明るさを所定のダイナミックレンジに収めるた
めに前記回路からの出力に基づいて前記ＡＧＣアンプの
ゲインを調整する制御手段とを備え、 前記制御手段を動作させるクロックは、前記所定枠内の
走査が完了した時点から次のフィールドになる前までの
期間における周波数よりも、垂直同期期間中であって前
記期間以外の期間における周波数が低周波である ことを
特徴とする輝度信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04409592A JP3364944B2 (ja) | 1992-02-28 | 1992-02-28 | 輝度信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04409592A JP3364944B2 (ja) | 1992-02-28 | 1992-02-28 | 輝度信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244483A JPH05244483A (ja) | 1993-09-21 |
| JP3364944B2 true JP3364944B2 (ja) | 2003-01-08 |
Family
ID=12682062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04409592A Expired - Fee Related JP3364944B2 (ja) | 1992-02-28 | 1992-02-28 | 輝度信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364944B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0243825B1 (en) * | 1986-04-17 | 1994-01-05 | Sumitomo Electric Industries Limited | Wire incrusted with abrasive grain and method for producing the same |
-
1992
- 1992-02-28 JP JP04409592A patent/JP3364944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244483A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364944B2 (ja) | 輝度信号増幅回路 | |
| US4965671A (en) | Picture pick-up device including a solid-state sensor and an electronic shutter operating with a minimum and maximum number of reset pulses | |
| JP4175587B2 (ja) | 画像処理装置及びその方法、撮像装置、並びにメモリ媒体 | |
| JP2003008845A (ja) | 画像処理装置 | |
| JP3792441B2 (ja) | 信号処理装置 | |
| JPH0750786A (ja) | 撮像素子のダイナミックレンジ拡大方法 | |
| JP3013838B2 (ja) | 固体撮像装置 | |
| JP2520836Y2 (ja) | 映像切換装置 | |
| JP2001211347A (ja) | タイミング発生器 | |
| JP2976320B2 (ja) | イメージセンサ | |
| JPS6011873B2 (ja) | クロマキ−トラツキング装置 | |
| JPH042285A (ja) | デジタル信号処理撮像装置 | |
| JP2586394B2 (ja) | 固体撮像装置 | |
| JPH0450701Y2 (ja) | ||
| JP2522394B2 (ja) | 電荷結合素子の信号処理回路 | |
| JP3486779B2 (ja) | 固体撮像素子の駆動回路及び電子スチルカメラ | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| JPH06350888A (ja) | 電子スチルカメラ | |
| JPS60192436A (ja) | フレ−ム保護回路 | |
| JPS62200836A (ja) | デ−タ取り込み回路 | |
| JPH06197366A (ja) | ホワイトバランス制御装置 | |
| JPH0654423B2 (ja) | 表示制御装置 | |
| JPS58125463U (ja) | ビデオ信号用輪郭補正回路 | |
| JPH066681A (ja) | タイトル画処理装置 | |
| JPH0851565A (ja) | ビデオ信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |