JPH0851565A

JPH0851565A - ビデオ信号処理装置

Info

Publication number: JPH0851565A
Application number: JP6208016A
Authority: JP
Inventors: Jun Hiyoshi; 潤日吉; Hirokazu Nagasawa; 宏和長澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-08-09
Filing date: 1994-08-09
Publication date: 1996-02-20
Anticipated expiration: 2021-09-20
Also published as: JP3822920B2

Abstract

(57)【要約】【目的】単一のＩＣ上に形成された、カメラ一体型Ｖ
ＴＲ用のビデオ信号処理装置において、デジタル信号の
入出力の数を低減することにより、ＩＣのピン数を低減
する。【構成】ビデオ信号処理回路２１とメモリインタフェ
ース２４Ｃを通じて接続されるメモリ１２とを備える。
デジタル撮像信号とデジタル映像信号とでは割り当てら
れた量子化レベルが異なっている。メモリインタフェー
ス２４Ｃは、デジタル映像信号をデジタル撮像信号の量
子化レベルに変換する第１の量子化レベル変換手段と、
上記デジタル撮像信号を上記デジタル映像信号の量子化
レベルに変換する第２の量子化レベル変換手段とを有す
る。デジタル撮像信号はメモリ１２に供給されると共
に、メモリインタフェース２４Ｃを通じてビデオ信号処
理回路２１に供給される。ビデオ信号処理回路２１から
のデジタル映像信号は、メモリインタフェース２４Ｃを
介してメモリ１２に供給される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、カメラ一体
型ＶＴＲに使用して好適なビデオ信号処理装置に関す
る。

【０００２】

【従来の技術】従来、民生用のカメラ一体型ＶＴＲにお
いて、カメラ系では、適応型の画質制御、メモリを利用
した電子ズームや手ぶれ補正などの多機能化のため、デ
ジタル信号処理が行なわれている。また、ＶＴＲ系にお
いても、メモリを利用した時間軸補正（ＴＢＣ）などの
高画質化のため、信号処理のデジタル化が推進されてい
る。

【０００３】このようにして、カメラ信号（撮像信号）
およびビデオ信号の処理がデジタル化されたカメラ一体
型ＶＴＲの信号処理系は、例えば、図３に示すように構
成される。

【０００４】図３において、１０はカメラ信号処理系で
あって、カメラ信号処理回路１１と、メモリ１２と、Ａ
／Ｄ変換器１３と、このＡ／Ｄ変換器１３の前後に設け
られ、信号選択および分配用の切換スイッチ回路１４、
１５から構成される。なお、メモリ１２は、例えば、フ
ィールドメモリとされる。

【０００５】スイッチ回路１４には、ＶＴＲ系（図示は
省略）からの再生ビデオ信号ＳPBと、ライン入力端子か
らのビデオ信号ＳLNと、ＣＣＤ型撮像素子を備えたカメ
ラ系（図示は省略）からの撮像信号ＳCMとが供給される
と共に、切り換え制御信号として、システム制御回路
（図示は省略）からのモード信号ＳMDが供給される。３
種のアナログ映像信号は、カメラ一体型ＶＴＲのモード
に応じて、スイッチ回路１４から択一的にＡ／Ｄ変換器
１３に供給され、それぞれ対応するデジタル映像信号、
すなわち、再生ビデオ信号ＤPB、ラインビデオ信号ＤL
N、カメラ信号（撮像信号）ＤCMに変換される。

【０００６】このうち、カメラ信号ＤCMは、スイッチ回
路１５を通じて、カメラ信号処理回路１１に供給され、
輝度信号と色信号とが分離され、ガンマ補正や白バラン
スのような信号処理が施されたのち、メモリ１２に供給
されて、電子ズームなどの処理が施される。

【０００７】２０はビデオ信号処理系であって、ビデオ
信号処理回路２１と、この信号処理回路２１にそれぞれ
接続されたインタフェース（Ｉ／Ｆ）２２、２３、２４
と、Ｄ／Ａ変換器２５、２６とを含み、単一の集積回路
（ＩＣ）として形成される。なお、ビデオ信号処理系２
０にも、制御信号として、モード信号ＳMDが供給され
る。

【０００８】第１のインタフェース２２には、スイッチ
回路１５を通じて、再生ビデオ信号ＤPBとラインビデオ
信号ＤLNとが供給される。第２のインタフェース２３に
は、メモリ１２を通じて、カメラ信号ＤCMが供給され
る。また、第３のインタフェース２４にはメモリ１２が
接続される。すなわち、第２のインタフェース２３はカ
メラインタフェースであり、第３のインタフェース２４
はメモリインタフェースである。

【０００９】ビデオ信号処理回路２１からのデジタルビ
デオ信号は、Ｄ／Ａ変換器２５および記録増幅器２７を
通じて、ビデオヘッド２８に供給される。ビデオ信号処
理回路２１からのデジタルビデオ信号は、また、Ｄ／Ａ
変換器２６を通じて、例えば液晶表示装置からなりファ
インダ兼用の表示モニタ２９に供給される。

【００１０】カメラ記録モードでは、メモリ１２からの
カメラ信号ＤCMが、インタフェース２４を通じて、ビデ
オ信号処理回路２１に供給され、エンファシス、周波数
変調、低域変換など、所要の記録信号処理が施されて、
Ｄ／Ａ変換器２５により、アナログ映像信号に変換さ
れ、記録増幅器２７を通じて、ビデオヘッド２８に供給
され、テープ（図示は省略）に記録される。

【００１１】また、ビデオ信号処理回路２１からのモニ
タ用の映像信号が、Ｄ／Ａ変換器２６により、アナログ
映像信号に変換されて、モニタ２９に供給され、その画
面上に被写体の映像が表示される。

【００１２】ライン記録モードでは、スイッチ回路１５
からのラインビデオ信号ＤLNが、インタフェース２２を
通じて、ビデオ信号処理回路２１に供給され、上述と同
様に、記録用の信号とモニタ用の信号とが形成される。

【００１３】再生モードでは、スイッチ回路１５からの
再生ビデオ信号ＤPBが、インタフェース２２を通じて、
ビデオ信号処理回路２１に供給され、モニタ用の信号だ
けが形成される。そして、メモリ１２では、ＴＢＣ処理
や、フィールド相関を利用したクロマノイズの低減処理
などが行なわれる。

【００１４】上述のようなデジタル映像信号のうち、カ
メラ信号ＤCMは、再生ビデオ信号ＤPBやラインビデオ信
号ＤLNと異なり、同期信号成分を分離して通信（伝送処
理）が行なわれ、処理後に、いずれも図示は省略する
が、システム制御回路の制御の下に、同期信号発生回路
からの同期信号が混合される。

【００１５】また、カメラ信号ＤCMと、再生ビデオ信号
ＤPBやラインビデオ信号ＤLNとは、例えば、図４に示す
ように、各信号の信号幅すなわち量子化のビット数と、
各信号の量子化レベルも異なる。例えば、カメラ信号の
量子化のビット数を８ビットとした場合、量子化レベル
は、黒レベルでは７０、白ピークレベルでは２３０、同
期信号の尖頭値（シンクチップ）レベルでは６が割り当
てられる。これに対して、ビデオ信号の量子化のビット
数を１０ビットの場合、量子化レベルは、黒レベルでは
２８５、白ピークでは８５５、シンクチップレベルでは
５７が割り当てられる。

【００１６】

【発明が解決しようとする課題】前述のような、従来の
カメラ一体型ＶＴＲでは、ビデオ信号処理系２０におけ
るデジタル信号の入出力としては、再生ビデオ信号ＤPB
またはラインビデオ信号ＤLNと、カメラ信号処理回路１
１からのカメラ信号ＤCMと、メモリ１２からの入力信号
と、メモリ１２への出力信号との４種のデジタル信号が
ある。

【００１７】これらのデジタル信号の信号幅が、例え
ば、全て１０ビットであるとすると、ビデオ信号処理系
２０では、その入出力には、４０本もの多数のピンが必
要になり、ＩＣのコスト低減や小型化を妨げるという問
題があった。

【００１８】かかる点に鑑み、この発明の目的は、ビデ
オ信号処理系のデジタル信号の入出力の数を低減するこ
とができるビデオ信号処理装置を提供するところにあ
る。

【００１９】

【課題を解決するための手段】前記課題を解決するた
め、この発明によるビデオ信号処理装置は、後述の実施
例の参照符号を対応させると、割り当てられた量子化レ
ベルが異なるデジタル撮像信号ＤCMとデジタル映像信号
ＤPB、ＤLNとがインタフェース２２を通じて供給される
ビデオ信号処理回路２１と、このビデオ信号処理回路２
１とメモリインタフェース２４Ｃを通じて接続されるメ
モリ１２とを備え、メモリインタフェース２４Ｃは、上
記デジタル映像信号を上記デジタル撮像信号の量子化レ
ベルに変換する第１の量子化レベル変換手段と、上記デ
ジタル撮像信号を上記デジタル映像信号の量子化レベル
に変換する第２の量子化レベル変換手段とを有し、上記
デジタル撮像信号は上記メモリに供給されると共に、メ
モリインタフェース２４Ｃを通じてビデオ信号処理回路
２１に供給され、ビデオ信号処理回路２１からのデジタ
ル映像信号は、メモリインタフェース２４Ｃを介してメ
モリ１２に供給されることを特徴とするものである。

【００２０】

【作用】かかる構成によれば、デジタル撮像信号ＤCMに
専用のインタフェースを用意する必要がなくなり、ビデ
オ信号処理装置のデジタル信号の入出力の数が低減され
る。

【００２１】

【実施例】以下、図１および図２を参照しながら、この
発明によるビデオ信号処理装置の一実施例について説明
する。

【００２２】この発明の一実施例の全体の構成を図１に
示し、その要部の構成を図２に示す。この両図におい
て、前出図３に対応する部分には同一の符号を付して重
複説明を省略する。

【００２３】図１において、ビデオ信号処理系２０Ｃで
は、メモリインタフェースとカメラインタフェースとを
共用化したメモリインタフェース２４Ｃ（以下共用化イ
ンタフェースという）が設けられて、前出図３のような
専用のカメラインタフェース２３は削除される。

【００２４】そして、カメラ信号処理回路１１を通じた
カメラ信号ＤCMが、メモリ１２および共用化インタフェ
ース２４Ｃに供給されると共に、メモリ１２の入出力が
共用化インタフェース２４Ｃに接続される。なお、図１
の実施例では、共用化インタフェース２４Ｃの出力端子
は双方向性にされる。その余の構成は前出図３と同様で
ある。

【００２５】上述のようなメモリインタフェースとカメ
ラインタフェースとの共用化を実現するために、この実
施例では、共用化インタフェース２４Ｃは図２に示すよ
うに構成する。

【００２６】すなわち、共用化インタフェース２４Ｃ
は、縦続に接続された同期信号分離回路２４１、第１の
ゲイン調整回路２４２および第１のレベルシフト回路２
４３と、同じく縦続に接続された第２のレベルシフト回
路２４４、第２のゲイン調整回路２４５および同期信号
混合回路２４６と、２個の選択スイッチ回路２４７、２
４８とで構成されている。

【００２７】両ゲイン調整回路２４２、２４５と両レベ
ルシフト回路２４３、２４４とは、例えば、ＲＯＭテー
ブルにより構成され、後述のように、互いに逆の特性を
有する。

【００２８】図２において、２１ｔはビデオ信号処理系
２０Ｃの信号本線であって、この本線２１ｔ上の信号Ｄ
LNが、同期信号分離回路２４１〜レベルシフト回路２４
３を通じて、メモリ１２とスイッチ回路２４７の入力端
ａ側とに共通に供給されると共に、スイッチ回路２４７
の入力端ｂ側にはメモリ１２から読み出された信号が供
給される。メモリ１２には、上述のように、カメラ信号
ＤCMも供給される。

【００２９】スイッチ回路２４７の出力信号は、レベル
シフト回路２４４〜同期信号混合回路２４６を通じて、
スイッチ回路２４８の入力端ｂ側に供給される。このス
イッチ回路２４８の入力端ａ側には、本線２１ｔの信号
が供給される。

【００３０】同期信号混合回路２４６には、システム制
御回路（マイクロプロセッサ）３０の制御の下に、同期
信号発生回路３１からの同期信号が供給される。また、
選択スイッチ回路２４７、２４８には、システム制御回
路３０から切り換え制御信号が供給されて、通常は、図
示のような接続状態にある。

【００３１】そして、スイッチ回路２４８の出力は、例
えば、フェード回路４１と文字挿入回路４２とを通じ
て、ビデオ信号処理回路２１に供給される。このフェー
ド回路４１と文字挿入回路４２にも、システム制御回路
３０から制御信号が供給される。

【００３２】次に、この発明の一実施例の動作について
説明する。

【００３３】図４に示したように、カメラ信号ＤCMと、
再生ビデオ信号ＤPBやラインビデオ信号ＤLNとでは、各
信号の量子化のビット数と量子化レベルとが異なり、カ
メラ信号の量子化レベルＱＬCMと、再生ビデオ信号の量
子化レベルＱＬPB（＝ラインビデオ信号ＱＬLN）との間
には、ＱＬCM＝ｋ・ＱＬPB−Ｃのような関係が成立する。

【００３４】図４の数値例では、ｋ＝１．１２５／４＝０．２８１２５Ｃ＝１０となる。

【００３５】したがって、第１および第２のゲイン調整
回路２４２および２４５では、それぞれ所定係数ｋによ
る乗算処理および除算処理が行なわれ、また、第１およ
び第２のレベルシフト回路２４３および２４４では、そ
れぞれ同一の定数Ｃの減算処理および加算処理が行なわ
れる。

【００３６】ライン記録モードおよび再生モードでは、
再生ビデオ信号ＤPB、または、ラインビデオ信号ＤLN
が、同期信号分離回路２４１において、同期信号成分を
分離された後に、ゲイン調整回路２４２およびレベルシ
フト回路２４３において、前述のカメラ信号ＤCMと同等
の量子化レベルに変換されて、メモリ１２に供給され、
所定の信号処理が行なわれる。

【００３７】そして、メモリ１２における信号処理の
後、再生ビデオ信号ＤPB、または、ラインビデオ信号Ｄ
LNは、レベルシフト回路２４４およびゲイン調整回路２
４５において、もとの量子化レベルに戻された後に、同
期信号混合回路２４６において同期信号成分が混合さ
れ、もとの再生ビデオ信号ＤPB、または、ラインビデオ
信号ＤLNにもどって、ビデオ信号処理回路２１に入力さ
れる。

【００３８】また、カメラ記録モードでは、メモリ１２
からのカメラ信号ＤCMが、共用化インタフェース２４Ｃ
のレベルシフト回路２４４〜同期信号混合回路２４６を
通じて、ビデオ信号の量子化レベルに変換されると共
に、このメモリ１２からのカメラ信号ＤCMに同期信号成
分が混合される。

【００３９】なお、ライン記録モードや再生モードで、
メモリ処理を行なわない場合には、スイッチ回路２４８
が図示とは逆の状態に切り換えられて、本線２１ｔ上の
再生ビデオ信号ＤPBやラインビデオ信号ＤLNは、共用化
インタフェース２４Ｃを経由することなく、ビデオ信号
処理回路２１に入力される。

【００４０】また、メモリ１２が装置に搭載されない場
合は、スイッチ回路２４７が図示とは逆の状態に切り換
えられて、カメラ信号処理回路１１からの信号ＤCMが、
レベルシフト回路２４４〜同期信号混合回路２４６を通
じて、ビデオ信号の量子化レベルに変換されると共に、
このカメラ信号処理回路１１からの信号ＤCMに同期信号
成分が混合される。

【００４１】上述のように、この実施例では、メモリ１
２上において、再生ビデオ信号ＤPBやラインビデオ信号
ＤLNが、カメラ信号ＤCMと同等のレベルおよびゲインに
変換されて、所定の処理を施される。

【００４２】カメラ信号ＤCMは、前述のように、再生ビ
デオ信号ＤPBやラインビデオ信号ＤLNに比べて、そのビ
ット数が小さいため、この実施例では、カメラ信号ＤCM
の量子化レベルを、ビデオ信号ＤPB、ＤLNの量子化レベ
ルに変換する場合に比べて、メモリ１２の容量を小さく
することができて、この面からのコスト低減も可能とな
る。

【００４３】そして、この実施例では、同期信号分離回
路２４１〜ゲイン調整回路２４２により、メモリ１２に
供給される再生ビデオ信号ＤPBやラインビデオ信号ＤLN
を、カメラ信号ＤCMの量子化レベルに変換すると共に、
ゲイン調整回路２４５〜同期信号混合回路２４６によ
り、メモリ１２からビデオ信号処理回路２１に供給され
るカメラ信号ＤCMなどを、再生ビデオ信号ＤPBやライン
ビデオ信号ＤLNの量子化レベルに変換することにより、
メモリインタフェースとカメラインタフェースとの共用
化を実現することができて、デジタル信号の入出力の数
を低減することができ、ＩＣのコスト低減や小型化が可
能となる。

【００４４】また、この実施例では、前述のように、共
用化インタフェース２４Ｃの出力端子を双方向性として
いるので、メモリ１２を搭載しない場合も、メモリ１２
搭載用の主配線基板を共通に使用することができる。

【００４５】なお、フェード回路４１と文字挿入回路４
２や、図示は省略するが、輝度信号と色信号との遅延時
間調整回路などは、ビデオ信号処理とカメラ信号処理と
で、共通に使用することができる処理回路であって、こ
のような回路を共通化インタフェース２４Ｃの後段に設
けることにより、ライン信号ＳLNおよびカメラ信号ＳCM
を記録するための回路の共有化ができて、カメラ信号処
理回路１１の回路規模を小さくすることができる。

【００４６】

【発明の効果】以上説明したように、この発明によれ
ば、ビデオ信号処理回路と、メモリとの間を、デジタル
ビデオ信号をデジタル撮像信号の量子化レベルに変換す
る第１の量子化レベル変換手段と、デジタル撮像信号を
デジタルビデオ信号の量子化レベルに変換する第２の量
子化レベル変換手段とを有するメモリインタフェースを
通じて、接続するようにしたので、このメモリインタフ
ェースを通じてデジタル撮像信号をビデオ信号処理回路
に供給することができると共に、このビデオ信号処理回
路とメモリとの間のデジタルビデオ信号の授受を、この
メモリインタフェースを通じて行なうことができ、デジ
タル撮像信号に専用のインタフェースが不要となって、
デジタル信号の入力出力の数を低減することができる。

【００４７】また、このメモリインタフェースの出力端
子を双方向性としたので、メモリを搭載しない場合に
も、メモリ搭載用の主配線基板を共通に使用することが
できる。

【図面の簡単な説明】

【図１】この発明によるビデオ信号処理装置の一実施例
の全体の構成を示すブロック図である。

【図２】この発明の一実施例の要部の構成を示すブロッ
ク図である。

【図３】従来のビデオ信号処理装置の構成例を示すブロ
ック図である。

【図４】この発明を説明するための図である。

【符号の説明】

１１カメラ信号処理回路１２メモリ２１ビデオ信号処理回路２４Ｃ共用化インタフェース２４１同期信号分離回路２４２、２４５ゲイン調整回路２４３、２４４レベルシフト回路２４６同期信号混合回路ＳCM、ＤCM カメラ信号（撮像信号）ＳLN、ＤLN ラインビデオ信号ＳPB、ＤPB 再生ビデオ信号

Claims

【特許請求の範囲】

【請求項１】割り当てられた量子化レベルが異なるデジ
タル撮像信号とデジタル映像信号とがインタフェースを
通じて供給されるビデオ信号処理回路と、このビデオ信号処理回路とメモリインタフェースを通じ
て接続されるメモリとを備え、上記メモリインタフェースは、上記デジタル映像信号を
上記デジタル撮像信号の量子化レベルに変換する第１の
量子化レベル変換手段と、上記デジタル撮像信号を上記
デジタル映像信号の量子化レベルに変換する第２の量子
化レベル変換手段とを有し、上記デジタル撮像信号は上記メモリに供給されると共
に、上記メモリインタフェースを通じて上記ビデオ信号
処理回路に供給され、上記ビデオ信号処理回路からのデジタル映像信号は、上
記メモリインタフェースを介して上記メモリに供給され
ることを特徴とするビデオ信号処理装置。
【請求項２】上記メモリインタフェースから上記ビデオ
信号処理回路への経路に、上記デジタル映像信号および
上記デジタル撮像信号に共通の処理回路が介挿される請
求項１に記載のビデオ信号処理装置。