DE69326517T2 - Verfahren und Vorrichtung zur digitalen Signalverarbeitung - Google Patents

Verfahren und Vorrichtung zur digitalen Signalverarbeitung

Info

Publication number
DE69326517T2
DE69326517T2 DE69326517T DE69326517T DE69326517T2 DE 69326517 T2 DE69326517 T2 DE 69326517T2 DE 69326517 T DE69326517 T DE 69326517T DE 69326517 T DE69326517 T DE 69326517T DE 69326517 T2 DE69326517 T2 DE 69326517T2
Authority
DE
Germany
Prior art keywords
signals
digital
signal
output
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69326517T
Other languages
English (en)
Other versions
DE69326517D1 (de
Inventor
William Kentish
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69326517D1 publication Critical patent/DE69326517D1/de
Application granted granted Critical
Publication of DE69326517T2 publication Critical patent/DE69326517T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/509Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Amplifiers (AREA)

Description

  • Die Erfindung betrifft die digitale Signalverarbeitung.
  • Digitale Signalverarbeitungsfunktionen (DSP-Funktionen), wie das Mischen von digitalen Audiosignalen, benutzen additive Koppelmatrizen zur Erzeugung von Ausgangssignalen durch Addieren ausgewählter Gruppen von Eingangssignalen. Fig. 1 zeigt schematisch ein einfaches Beispiel einer bereits früher vorgeschlagenen digitalen additiven Koppelmatrix" bei der jedes von zwei digitalen Ausgangssignalen "P" und "Q" ausgewählte additive Kombinationen aus zwei digitalen Eingangssignalen A und B enthalten. Im vorliegenden Zusammenhang bedeutet "additive Kombination" der Signale A und B eine lineare Summierung von Null oder mehreren dieser Signale und umfaßt so die folgenden Möglichkeiten: A, B, A + B und 0 (Null).
  • In der Schaltung von Fig. 1 werden die Eingangssignale A und B parallel zwei Paaren von Wählern (oder Gattern) 10, 15 und 20, 25 zugeführt. Jeder Wähler kann durch ein entsprechendes Ausgangssignal ein- oder ausgeschaltet werden. Wenn ein Wähler eingeschaltet ist, gelangt das an dem Eingang des Wählers liegende Signal zu seinem Ausgang. Ein Wähler, der ausgeschaltet ist, liefert ein konstantes Ausgangssignal mit einer logischen Null. Die Ausgangssignale der beiden Paare von Wählern werden Addierern 30, 35 zugeführt, deren Ausgangssignale die Signale P und Q bilden.
  • Die Gruppe der Eingangssignale, die zur Erzeugung eines speziellen Ausgangssignals benutzt werden, läßt sich unter dem Steuereinfluß der Auswahlsignale variieren. Wenn z. B. der Wähler 10 eingeschaltet und der Wähler 15 ausgeschaltet ist, hat das Ausgangssignal des Addierers 30 (d. h. das Ausgangssignal P) die Größe (A + 0) = A. Wenn beide Wähler 10 und 25 eingeschaltet sind, hat das Ausgangssignal des Addierers 35 (d. h. das Ausgangssignal Q) die Größe (A + B).
  • Das Beispiel von Fig. 1 erfordert zwei Addierer, um aus zwei Eingangssignalen zwei Ausgangssignale zu erzeugen. Wenn die Matrixschaltung von Fig. 1 so erweitert wird, daß aus n Eingangssignalen m Ausgangssignale erzeugt werden, benötigt man m(n-1) Addierer. Dies bedeutet, daß die Matrix für acht Eingangssignale und acht Ausgangssignale 56 Addierer benötigt. Für 64 Eingangssignale und 64 Ausgangssignale wäre die Zahl der erforderlichen Addierer gleich 4032. Da die Herstellung von Addierschaltungen im allgemeinen schwieriger (und dementsprechend teurer) ist als beispielsweise die Herstellung von Auswahlschaltungen, ist es wün schenswert, die Zahl der für die Realisierung einer DSP-Schaltung der oben beschriebenen Art benötigten Addierer zu reduzieren.
  • US-A-3 751 650 beschreibt eine Recheneinheit, in der mehrere logische und arithmetische Kombinationen von Eingangssignalen erzeugt werden, wobei ein benötigtes Ausgangssignal aus den mehreren Kombinationen ausgewählt werden.
  • Die vorliegende Erfindung ermöglicht ein digitales Signalverarbeitungsgerät zur Erzeugung mehrerer digitaler Ausgangssignale, die jeweils eine Summierung von Null oder mehr aus einer Mehrzahl von digitalen Eingangssignalen repräsentieren, wobei das Gerät aufweist:
  • eine Einrichtung zur Bereitstellung wenigstens zweier diskreter Mehrzahlen von digitalen Zwischensignalen aus diskreten Untermengen der digitalen Eingangssignale,
  • und für jedes der digitalen Ausgangssignale:
  • (i) eine Mehrzahl von Signalwählern zum Auswählen von entsprechenden digitalen Zwischensignalen aus jeder der Mehrzahlen von digitalen Zwischensignalen und
  • (ii) eine Einrichtung zum Summieren der ausgewählten digitalen Zwischensignale für die Erzeugung des betreffenden digitalen Ausgangssignals.
  • In einem digitalen Signalverarbeitungsgerät gemäß der Erfindung werden zunächst digitale Zwischensignale erzeugt, die verschiedene additive Kombinationen der digitalen Eingangssignale repräsentieren, wobei aus den digitalen Zwischensignalen eine Auswahl getroffen wird. In vielen Fällen kann dadurch die Zahl der Addierer reduziert werden, die für die Realisierung einer Schaltung, z. B. einer digitalen additiven Koppelmatrix, benötigt werden, so daß die Herstellkosten einer solchen Schaltung, wie oben beschrieben, reduzieren können.
  • Man kann so vorgehen, daß das Ausgangssignal einfach mit dem ausgewählten digitalen Zwischensignal identisch ist. Alternativ kann das ausgewählte digitale Zwischensignal einer weiteren Signalverarbeitung unterzogen werden, um das digitale Ausgangssignal zu erzeugen. Es ist auch möglich, mehrere Signalwähler zu benutzen, mit denen eine entsprechende Vielzahl von Ausgangssignalen erzeugt wird.
  • In einem zweiten Aspekt ermöglicht die Erfindung ein Verfahren zur Erzeugung einer Mehrzahl von digitalen Ausgangssignalen, von denen jedes eine Summierung von Null oder mehr aus einer Mehrzahl von digitalen Eingangssignalen repräsentiert, mit den Verfahrensschritten:
  • Bereitstellung wenigstens zweier diskreter Mehrzahlen von digitalen Zwischensignalen aus jeweiligen diskreten Untermengen der digitalen Eingangssignale,
  • und für jedes der digitalen Ausgangssignale:
  • (i) Auswählen von entsprechenden digitalen Zwischensignalen aus jeder der Mehrzahlen von digitalen Zwischensignalen und
  • (ii) Summieren der ausgewählten digitalen Zwischensignale für die Erzeugung des betreffenden digitalen Ausgangssignals.
  • Im folgenden wird die Erfindung unter Bezugnahme auf die anliegenden Zeichnungen, in denen gleiche Teile durchgehend mit gleichen Bezugszeichen versehen sind, beispielhaft beschrieben.
  • Fig. 1 zeigt ein Blockschaltbild einer bereits früher vorgeschlagenen digitalen additiven Koppelmatrix,
  • Fig. 2 zeigt ein Blockschaltbild einer digitalen additiven Koppelmatrix,
  • Fig. 3 zeigt ein Blockschaltbild einer mehrstufigen digitalen additiven Koppelmatrix.
  • Fig. 2 zeigt das Beispiel einer digitalen additiven Koppelmatrixschaltung, mit deren Hilfe zwei digitale Signale A und B kombiniert werden, um vier digitale Zwischensignale I&sub1;, I&sub2;, I&sub3; und I&sub4; zu bilden. Die vier digitalen Zwischensignale repräsentieren die vier möglichen additiven Kombinationen der zwei Eingangssignale A und B. Im einzelnen wird I&sub1; von einem Addierer 40 erzeugt und repräsentiert die Summe der Eingangssignale A und B, I&sub2; ist gleich dem Eingangssignal A, I&sub3; ist gleich dem Eingangssignal B und I&sub4; wird auf logisch Null gehalten.
  • Die vier digitalen Zwischensignale I&sub1; bis I&sub4; werden zwei Signalwählern 45, 50 zugeführt. Jeder dieser Signalwähler kann so gesteuert werden, daß er eines der vier digitalen Zwischensignale für die Ausgabe auswählt. In der Schaltung von Fig. 2 wird von dem Signalwähler 45 ein Ausgangssignal P und von dem Signalwähler 50 ein Ausgangssignal Q ausgewählt.
  • In der Anordnung von Fig. 2 werden zunächst Additionen (z. B. in dem Addierer 40) ausgeführt, um Zwischensignale zu erzeugen, die alle möglichen additiven Kombinationen der Eingangssignale repräsentieren, bevor die Signalwähler 45, 50 eine Signalauswahl vornehmen. Dies steht im Gegensatz zu der Anordnung von Fig. 1, bei der die Signalauswahl (von den Signalwählern 10, 15, 20, 25) durchgeführt wird, die für jedes Ausgangssignal festlegen, welche der Eingangssignale für die Erzeugung dieses Ausgangssignal addiert werden sollen. Man erkennt, daß in der Anordnung von Fig. 2 nur ein Addierer 40 benötigt wird, während in der Anordnung von Fig. 1 zwei Addierer 30, 35 erforderlich sind.
  • Die Signalwähler 45 und 50 in Fig. 2 treffen eine Auswahl aus einer Mehrzahl von Zwischensignalen, einschließlich des Signals I&sub4; (logisch Null). Wenn jedoch Signalwähler benutzt werden, die ein vorgegebenes Ausgangssignal logisch Null haben, wird das Zwischensignal I&sub4; nicht benötigt. Wenn weiterhin das Gerät von Fig. 2 mit einem nachfolgenden Signalverarbeitungsgerät verbunden ist, können die Signalwähler 45 und 50 Bestandteil der Eingangsschaltungen der betreffenden nachfolgenden Signalverarbeitungsgeräte sein.
  • Fig. 3 zeigt eine schematische Darstellung einer mehrstufigen digitalen additiven Koppelmatrix gemäß der Erfindung, in der vier digitale Eingangssignale A, B, C und D selektiv kombiniert werden können, um vier digitale Ausgangssignale P, Q, R und S zu bilden. In der Anordnung von Fig. 3 werden in der ersten Stufe nicht alle möglichen additiven Kombinationen der vier Eingangssignale als Zwischensignale erzeugt. Statt dessen werden die vier Eingangssignale in zwei Gruppen zu jeweils zwei Signalen, nämlich den Signalen A und B und Signalen C und D, angeordnet. Für jede der beiden Gruppen wird ein Satz von Zwischensignalen erzeugt, die alle möglichen additiven Kombinationen der betreffenden Gruppe repräsentieren. Und zwar erzeugt ein Addierer 55 die Summe der Eingangssignale A und B. Vier Zwischensignale, die A, B, A + B und 0 (logisch Null) repräsentieren, werden vier Signalwählern 70 parallel zugeführt. In ähnlicher Weise erzeugt ein Addierer 60 ein Signal, das die Summe der Eingangssignale C + D repräsentiert. Eine zweite Gruppe für vier Zwischensignale, die C, D, C + D und 0 repräsentieren, werden vier weiteren Signalwählern 65 parallel zugeführt.
  • Die Signalwähler 65, 70 sind paarweise angeordnet, wobei jedes Paar mit einem zugeordneten Addierer 80 verbunden ist. Dies bedeutet, daß jedes der Ausgangssignale P, Q, R und S durch eine Summierung der Ausgangssignale eines der Signalwähler 65 und eines der Signalwähler 70 erzeugt wird. Die Signalwähler 65 sind individuell steuerbar und wählen irgendeine der möglichen additiven Kombinationen der zwei Eingangssignale C und D (einschließlich eines Null-Signals) aus. Die Signalwähler 70 sind ebenfalls individuell steuerbar und wählen irgendeine der möglichen additiven Kombinationen der Eingangssignale A und B aus. Aus diese Weise kann die Summierung der Ausgangssignale eines der Signalwähler 65 und eines der Signalwähler 70 so gesteuert werden, daß sie eine geforderte additive Kombination der vier Eingangssignale A, B, C und D umfaßt. Wenn z. B. ein Ausgangssignal gefordert wird, das eine Summierung der Eingangssignale A, B und D repräsentiert, wird der entsprechende Signalwähler 70 so gesteuert, daß er das Zwischensignal auswählt, welches die Summe von A und B repräsentiert, und der entsprechende Signalwähler 65 wird so gesteuert, daß er das Zwischensignal auswählt, das das Eingangssignal D repräsentiert. Wenn die Ausgangssignale der zwei Signalwähler durch den zugehörigen Addierer 80 kombiniert werden, repräsentiert das resultierende Ausgangssignal die Summe A + B + D.
  • Die Schaltung von Fig. 3 erfordert nur sechs Addierer 55, 60, 80. Eine Schaltung der in Fig. 1 dargestellten Art zur Erzeugung von vier Ausgangssignalen aus vier Eingangssignalen würde hingegen m(n-1) = 4 (4-1) = 12 Addierer benötigen. Wenn eine Schaltung des in Fig. 2 dargestellten Typs verwendet würde, wären 11 Addierer erforderlich. Allgemein kann ein Satz von Eingangssignalen in k Untergruppen aufgeteilt werden, wobei jedes Ausgangssignal eine Summierung eines ausgewählten Exemplars der von jeder Untergruppe erzeugten Zwischensignale ist. Wenn die Untergruppen durch einen Index i gekennzeichnet werden, die Zahl der Eingangssi gnale in jeder Untergruppe mit wi und die Zahl der Ausgangssignale mit m, ist die erforderliche Zahl von Addierern durch folgende Gleichung gegeben:
  • Zahl der Addierer = m(k-1) + 2wi - (wi + 1)
  • Als Beispiel sind in der folgenden Tabelle die verschiedenen Anordnungen von Untergruppen in einer Schaltung zum Kombinieren von vier Eingangssignalen zur Erzeugung von vier Ausgangssignalen aufgelistet.
  • Die erste Zeile der Tabelle entspricht der Schaltung von Fig. 3, in der die vier Eingangssignale in zwei Untergruppen mit jeweils zwei Signalen angeordnet sind. In diesem Fall sind sechs Addierer erforderlich. Die vierte Zeile entspricht einer Schaltung des in Fig. 2 dargestellten Typs, bei der in der ersten Stufe Zwischensignale erzeugt werden, die allen möglichen additiven Kombinationen der Eingangssignale entsprechen. In der oben benutzten Terminologie würde dieses einer einzigen Untergruppe mit vier Signalen entsprechen. Die letzte Zeile der Tabelle entspricht einer Schaltung des in Fig. 1 dargestellten Typs, die Wähler benutzt, welche die zu addierenden Signale auswählen, um die einzelnen Ausgangssignale zu erzeugen, und bei der keine digitale Zwischensignale benutzt werden. In diesem Fall reduziert sich die obige Formel auf m(n-1) = 12, wie dies anhand von Fig. 1 beschrieben wurde.
  • Die relativen Vorteile verschiedener Untergruppenanordnungen können mit der obigen Gleichung getestet werden, und für die Verwendung in einer speziellen Schaltung kann die jeweils vorteilhafteste Anordnung ausgewählt werden. Im allgemeinen wird diejenige Anordnung die vorteilhafteste sein, die die wenigsten Addierer benötigt, wobei in einigen Fällen jedoch zur Erleichterung oder mit Rücksicht auf die Symmetrie der Implementierung eine Untergruppenanordnung erwünscht sein kann, die mehr als die kleinstmögliche Zahl von Addierern umfaßt.
  • Obwohl die oben beschriebenen Ausführungsbeispiele diskrete Addierer und Signalwähler benutzen, ist es für den einschlägigen Fachmann offensichtlich, daß die Erfindung auch z. B. mit einer programmierbaren Logikanordnung oder einem Universalcomputer mit geeigneter Softwaresteuerung verkörpert werden kann.

Claims (2)

1. Digitales Signalverarbeitungsgerät zur Erzeugung einer Mehrzahl von digitalen Ausgangssignalen (P, Q, R, S), von denen jedes eine Summierung von null oder mehr aus einer Mehrzahl von digitalen Eingangssignalen (A, B, C, D) repräsentiert, wobei das Gerät aufweist:
eine Einrichtung (55, 60) zur Bereitstellung wenigstens zweier diskreter Mehrzahlen von digitalen Zwischensignalen (0, A, B, A + B; 0, C, D, C + D) aus diskreten Untermengen (A, B, C, D) der digitalen Eingangssignale,
und für jedes der digitalen Ausgangssignale:
(i) eine Mehrzahl von Signalwählern (65, 70) zum Auswählen von entsprechenden digitalen Zwischensignalen aus jeder der Mehrzahlen von digitalen Zwischensignalen (0, A, B, A + B; 0, C, D, C + D) und
(ii) eine Einrichtung (80) zum Summieren der ausgewählten digitalen Zwischensignale für die Erzeugung des betreffenden digitalen Ausgangssignals (P, Q, R, S).
2. Verfahren zur Erzeugung einer Mehrzahl von digitalen Ausgangssignalen (P, Q, R, S), von denen jedes eine Summierung von null oder mehr aus einer Mehrzahl von digitalen Eingangssignalen (A, B, C, D) repräsentiert,
mit den Verfahrensschritten:
Bereitstellung wenigstens zweier diskreter Mehrzahlen von digitalen Zwischensignalen (0, A, B, A + B; 0, C, D, C + D) aus jeweiligen diskreten Untermengen (A, B, C, D) der digitalen Eingangssignale,
und für jedes der digitalen Ausgangssignale:
(i) Auswählen von entsprechenden digitalen Zwischensignalen aus jeder der Mehrzahlen von digitalen Zwischensignalen (0, A, B, A + B; 0, C, D, C + D) und
(ii) Summieren der ausgewählten digitalen Zwischensignale für die Erzeugung des betreffenden digitalen Ausgangssignals (P, Q, R, S).
DE69326517T 1992-09-08 1993-07-16 Verfahren und Vorrichtung zur digitalen Signalverarbeitung Expired - Fee Related DE69326517T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB9218966A GB2270400B (en) 1992-09-08 1992-09-08 Digital audio mixer

Publications (2)

Publication Number Publication Date
DE69326517D1 DE69326517D1 (de) 1999-10-28
DE69326517T2 true DE69326517T2 (de) 2000-05-04

Family

ID=10721558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69326517T Expired - Fee Related DE69326517T2 (de) 1992-09-08 1993-07-16 Verfahren und Vorrichtung zur digitalen Signalverarbeitung

Country Status (5)

Country Link
US (1) US5818746A (de)
EP (1) EP0587286B1 (de)
JP (1) JPH06202852A (de)
DE (1) DE69326517T2 (de)
GB (1) GB2270400B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210443A1 (de) * 2002-03-09 2003-09-18 Bts Media Solutions Gmbh Verfahren und Vorrichtung zum Verarbeiten von Signalen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119141A (en) * 1998-05-06 2000-09-12 Integrated Device Technology, Inc. Resistive decoupling of function selection signals from input multiplexers in arithmetic logical units ALU
US7813823B2 (en) * 2006-01-17 2010-10-12 Sigmatel, Inc. Computer audio system and method
US9665341B2 (en) 2015-02-09 2017-05-30 Sonos, Inc. Synchronized audio mixing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751650A (en) * 1971-06-28 1973-08-07 Burroughs Corp Variable length arithmetic unit
US4230908A (en) * 1979-01-22 1980-10-28 Plessey Canada Limited Telephone summing circuit
EP0098692A3 (de) * 1982-07-01 1986-04-16 Hewlett-Packard Company Einrichtung zur Addition von ersten und zweiten binären Operanden
WO1986004699A1 (en) * 1985-01-31 1986-08-14 Burroughs Corporation Fast bcd/binary adder
CA1257003A (en) * 1985-06-19 1989-07-04 Tadayoshi Enomoto Arithmetic circuit
EP0238978A1 (de) * 1986-03-25 1987-09-30 Siemens Aktiengesellschaft Modulo-2-Addierer zur Verknüpfung von drei Eingangssignalen
CA1281426C (en) * 1987-03-04 1991-03-12 Shingo Oota Vector calculation circuit capable of rapidly carrying out vectorcalculation of three input vectors
US4885792A (en) * 1988-10-27 1989-12-05 The Grass Valley Group, Inc. Audio mixer architecture using virtual gain control and switching
US5027308A (en) * 1989-02-14 1991-06-25 Intel Corporation Circuit for adding/subtracting two floating point operands
JPH038018A (ja) * 1989-06-06 1991-01-16 Toshiba Corp 符号付き絶対値加減算器
US5185714A (en) * 1989-09-19 1993-02-09 Canon Kabushiki Kaisha Arithmetic operation processing apparatus
JPH0484317A (ja) * 1990-07-27 1992-03-17 Nec Corp 算術論理演算ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210443A1 (de) * 2002-03-09 2003-09-18 Bts Media Solutions Gmbh Verfahren und Vorrichtung zum Verarbeiten von Signalen

Also Published As

Publication number Publication date
DE69326517D1 (de) 1999-10-28
GB9218966D0 (en) 1992-10-21
GB2270400B (en) 1996-09-18
EP0587286A1 (de) 1994-03-16
GB2270400A (en) 1994-03-09
US5818746A (en) 1998-10-06
JPH06202852A (ja) 1994-07-22
EP0587286B1 (de) 1999-09-22

Similar Documents

Publication Publication Date Title
EP0123921B1 (de) Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf
DE2619418A1 (de) Verfahren und vorrichtung zur umwandlung einer binaerzahl in eine zahl modulo m
DE3427669C2 (de) Signalverarbeitungsschaltung
DE4101004A1 (de) Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum
DE3854608T2 (de) Vektorrechnerschaltung, welche schnell eine Berechnung auf drei Eingangsvektoren ausführen kann.
DE4444304C2 (de) Verfahren zum Erzeugen eines zusammengesetzten Videobildes
DE69123328T2 (de) Gerät zur Schallfeldkompensation
DE69031364T2 (de) Einrichtung zum Zugriff auf Vektordaten
DE2433075A1 (de) Anordnung zur frequenzsynthese
DE69808362T2 (de) Multiplizierverfahren und Multiplizierschaltung
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE69326517T2 (de) Verfahren und Vorrichtung zur digitalen Signalverarbeitung
DE3314137A1 (de) Daten-schiebeschaltung
DE69420989T2 (de) Mantissa-Addier Anordnung und Verfahren für Gleitkomma-Addierer
EP0144066B1 (de) Schaltungsanordnung zur schnellen Ermittlung der betragsmässig grössten Differenz von drei binär dargestellten Zahlenwerten
DE69423073T2 (de) Schaltung und Verfahren zur Verschiebung und Abrundung
DE3326388C2 (de)
DE3822324A1 (de) Vorrichtung zum zerlegen des prioritaetswertes
DE2456245C2 (de) Schaltungsanordnung für ein digitales Filter
DE69427726T2 (de) Quantisierungsgerät
EP0629943B1 (de) Multiplizierer für reelle und komplexe Zahlen
DE1094490B (de) Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt
DE3702204C2 (de)
DE3302013A1 (de) Divisionsvorrichtung
DE2135607C2 (de) Schaltungsanordnung zur Inkrementierung oder Dekrementierung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee