JPH06202852A - ディジタル信号処理装置及び方法 - Google Patents
ディジタル信号処理装置及び方法Info
- Publication number
- JPH06202852A JPH06202852A JP5212940A JP21294093A JPH06202852A JP H06202852 A JPH06202852 A JP H06202852A JP 5212940 A JP5212940 A JP 5212940A JP 21294093 A JP21294093 A JP 21294093A JP H06202852 A JPH06202852 A JP H06202852A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- digital signals
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
- G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ディジタルオーディオ信号の混合等の信号処
理における信号加算処理において加算器の数を減らすこ
と。 【構成】 複数の入力ディジタル信号Ａ，Ｂから複数の
中間ディジタル信号Ｉ1〜Ｉ4 を発生する手段を備え、
各中間ディジタル信号が夫々入力ディジタル信号Ａ，Ｂ
の加算結合を含み、中間ディジタル信号Ｉ1 〜Ｉ4 の１
つを選択する信号選択器４５，５０を含み、出力ディジ
タル信号Ｐ，Ｑは選択された中間ディジタル信号に基い
ているようにする。
理における信号加算処理において加算器の数を減らすこ
と。 【構成】 複数の入力ディジタル信号Ａ，Ｂから複数の
中間ディジタル信号Ｉ1〜Ｉ4 を発生する手段を備え、
各中間ディジタル信号が夫々入力ディジタル信号Ａ，Ｂ
の加算結合を含み、中間ディジタル信号Ｉ1 〜Ｉ4 の１
つを選択する信号選択器４５，５０を含み、出力ディジ
タル信号Ｐ，Ｑは選択された中間ディジタル信号に基い
ているようにする。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号処理に関
する。
する。
【０００２】
【従来の技術】ディジタル・オーディオ信号の混合等の
ディジタル信号処理（ＤＳＰ）機能は、選択された群の
入力信号を加算することによって出力信号を発生するた
め加算クロスポイント（交叉点）マトリックスを使って
いる。
ディジタル信号処理（ＤＳＰ）機能は、選択された群の
入力信号を加算することによって出力信号を発生するた
め加算クロスポイント（交叉点）マトリックスを使って
いる。
【０００３】以前に提案されたディジタル加算クロスポ
イント（交叉点）マトリックスの簡単な例として、２つ
の出力ディジタル信号ＰとＱが各々２つの入力ディジタ
ル信号ＡとＢの選択された加算結合を含んだものが、添
付の図１に示してある。
イント（交叉点）マトリックスの簡単な例として、２つ
の出力ディジタル信号ＰとＱが各々２つの入力ディジタ
ル信号ＡとＢの選択された加算結合を含んだものが、添
付の図１に示してある。
【０００４】この前後関係において、信号ＡとＢの加算
結合はゼロ又はそれより大きい信号の線形加算であり、
次の可能性を持つ：Ａ，Ｂ，Ａ＋Ｂ及び０（ゼロ）。
結合はゼロ又はそれより大きい信号の線形加算であり、
次の可能性を持つ：Ａ，Ｂ，Ａ＋Ｂ及び０（ゼロ）。
【０００５】図１の回路において、入力信号ＡとＢは２
対の選択器（セレクタ）１０，１５及び２０，２５に並
列に供給される。各選択器は夫々の選択信号の手段によ
ってオン・オフ切り換えできる。
対の選択器（セレクタ）１０，１５及び２０，２５に並
列に供給される。各選択器は夫々の選択信号の手段によ
ってオン・オフ切り換えできる。
【０００６】選択器がオンに切り換えられたとき、選択
器の入力の信号はその出力に送られる。オフに切り換え
られた選択器は論理ゼロの定出力を有する。
器の入力の信号はその出力に送られる。オフに切り換え
られた選択器は論理ゼロの定出力を有する。
【０００７】２対の選択器の出力は２つの加算器３０，
３５に送られ、その出力が信号ＰとＱを形成する。
３５に送られ、その出力が信号ＰとＱを形成する。
【０００８】特定の出力信号を発生するのに使われる入
力信号の群は選択信号の制御の下に変えることができ
る。例えば、もし選択器１０がオンに切り換えられ、選
択器１５がオフに切り換えられれば、加算器３０の出力
（即ち、出力信号Ｐ）は（Ａ＋０）＝Ａである。
力信号の群は選択信号の制御の下に変えることができ
る。例えば、もし選択器１０がオンに切り換えられ、選
択器１５がオフに切り換えられれば、加算器３０の出力
（即ち、出力信号Ｐ）は（Ａ＋０）＝Ａである。
【０００９】同様にして、選択器２０と２５の両方がオ
ンに切り換われば、加算器３５の出力（即ち出力信号
Ｑ）は（Ａ＋Ｂ）である。
ンに切り換われば、加算器３５の出力（即ち出力信号
Ｑ）は（Ａ＋Ｂ）である。
【００１０】
【発明が解決しようとする課題】図１に示した例は、２
つの入力信号から２つの出力信号を発生するのに２つの
加算器を必要とした。一般に、図１のマトリックス回路
が延長されてｍ出力信号がｎ入力信号から発生される
と、ｍ（ｎ−１）個の加算器が必要になる。
つの入力信号から２つの出力信号を発生するのに２つの
加算器を必要とした。一般に、図１のマトリックス回路
が延長されてｍ出力信号がｎ入力信号から発生される
と、ｍ（ｎ−１）個の加算器が必要になる。
【００１１】このことは、８入力信号及び８出力信号に
対して、マトリックスは５６個の加算器を必要とするで
あろう。６４入力信号及び６４出力信号に対しては、必
要な加算の数は４０３２となる。
対して、マトリックスは５６個の加算器を必要とするで
あろう。６４入力信号及び６４出力信号に対しては、必
要な加算の数は４０３２となる。
【００１２】加算回路は、例えば、選択回路よりも一般
に製作が困難である（従って一層高価である）から、本
発明の１つの目的は、上述のタイプのＤＳＰ回路を作る
際に要する加算器の数を減らすことにある。
に製作が困難である（従って一層高価である）から、本
発明の１つの目的は、上述のタイプのＤＳＰ回路を作る
際に要する加算器の数を減らすことにある。
【００１３】
【課題を解決するための手段及び作用】本発明によれば
複数の入力ディジタル信号から１つの出力ディジタル信
号を発生するためのディジタル信号処理装置において、
前記装置が、各々が前記入力ディジタル信号の夫々の加
算結合を含む複数の中間ディジタル信号を発生する手段
と、前記中間ディジタル信号の１つを選択するための信
号選択器とを含み、前記出力ディジタル信号が前記選択
された中間ディジタル信号に基いていることを特徴とす
るディジタル信号処理装置を提供する。
複数の入力ディジタル信号から１つの出力ディジタル信
号を発生するためのディジタル信号処理装置において、
前記装置が、各々が前記入力ディジタル信号の夫々の加
算結合を含む複数の中間ディジタル信号を発生する手段
と、前記中間ディジタル信号の１つを選択するための信
号選択器とを含み、前記出力ディジタル信号が前記選択
された中間ディジタル信号に基いていることを特徴とす
るディジタル信号処理装置を提供する。
【００１４】本発明のディジタル信号処理装置において
は、まず、入力ディジタル信号の種々の加算結合を表わ
す中間ディジタル信号が発生され、それから、その中間
ディジタル信号から選択が行なわれる。
は、まず、入力ディジタル信号の種々の加算結合を表わ
す中間ディジタル信号が発生され、それから、その中間
ディジタル信号から選択が行なわれる。
【００１５】多くの場合、上に述べたとおり、そのよう
な回路の製作コストを削減できるディジタル加算クロス
ポイント・マトリックス等の回路を作るために必要な加
算器の数を減らすことができる。
な回路の製作コストを削減できるディジタル加算クロス
ポイント・マトリックス等の回路を作るために必要な加
算器の数を減らすことができる。
【００１６】出力ディジタル信号は選択された中間ディ
ジタル信号と単純に同じにすることができる場合があ
る。
ジタル信号と単純に同じにすることができる場合があ
る。
【００１７】それに代えて、出力ディジタル信号を発生
するには、選択された中間ディジタル信号に更に何らか
の信号処理を適用することができる。
するには、選択された中間ディジタル信号に更に何らか
の信号処理を適用することができる。
【００１８】複数の信号選択器を使って、それらに対応
する複数の出力信号を発生する場合もある。
する複数の出力信号を発生する場合もある。
【００１９】出力として供するために、特定の回路が入
力ディジタル信号の或る加算結合だけを必要とするが、
もっと進んだ柔軟性のある配列は、複数の中間ディジタ
ル信号が少なくとも１つのサブセットの入力ディジタル
信号の可能な不連続加算結合の全てを含む配列である。
力ディジタル信号の或る加算結合だけを必要とするが、
もっと進んだ柔軟性のある配列は、複数の中間ディジタ
ル信号が少なくとも１つのサブセットの入力ディジタル
信号の可能な不連続加算結合の全てを含む配列である。
【００２０】或る特定のディジタル加算クロスポイント
・マトリックス回路を作るのに要する加算器の数は、少
なくとも或る場合には、入力ディジタル信号の夫々の不
連続サブセットから前記複数の中間ディジタル信号の中
の少なくとも２つを発生するための手段、複数の中間デ
ィジタル信号の各々から夫々の中間ディジタル信号を選
択するための複数の信号選択器、及び出力ディジタル信
号を発生するために選択された中間ディジタル信号を結
合する手段を採用することによって更に削減できる。
・マトリックス回路を作るのに要する加算器の数は、少
なくとも或る場合には、入力ディジタル信号の夫々の不
連続サブセットから前記複数の中間ディジタル信号の中
の少なくとも２つを発生するための手段、複数の中間デ
ィジタル信号の各々から夫々の中間ディジタル信号を選
択するための複数の信号選択器、及び出力ディジタル信
号を発生するために選択された中間ディジタル信号を結
合する手段を採用することによって更に削減できる。
【００２１】第２観点からみると、本発明は複数の入力
ディジタル信号から１つの出力ディジタル信号を発生す
る方法であって、該方法は、各々が前記入力ディジタル
信号の夫々の加算結合を含む複数の中間ディジタル信号
を発生するステップと、前記中間ディジタル信号の１つ
を選択するステップとを含み、前記出力ディジタル信号
が前記選択された中間ディジタル信号に基いていること
を特徴とするディジタル信号処理方法を提供する。
ディジタル信号から１つの出力ディジタル信号を発生す
る方法であって、該方法は、各々が前記入力ディジタル
信号の夫々の加算結合を含む複数の中間ディジタル信号
を発生するステップと、前記中間ディジタル信号の１つ
を選択するステップとを含み、前記出力ディジタル信号
が前記選択された中間ディジタル信号に基いていること
を特徴とするディジタル信号処理方法を提供する。
【００２２】
【実施例】図２を参照して、ディジタル加算クロスポイ
ント・マトリックス回路の説明をする。この回路におい
て、２つの入力信号Ａ及びＢは結合して４つの中間ディ
ジタル信号Ｉ1 ，Ｉ2 ，Ｉ3 及びＩ4 を形成する。
ント・マトリックス回路の説明をする。この回路におい
て、２つの入力信号Ａ及びＢは結合して４つの中間ディ
ジタル信号Ｉ1 ，Ｉ2 ，Ｉ3 及びＩ4 を形成する。
【００２３】この４つの中間ディジタル信号は、２つの
入力信号Ａ及びＢから成る４つの可能な加算結合を表わ
している。
入力信号Ａ及びＢから成る４つの可能な加算結合を表わ
している。
【００２４】特に、Ｉ1 は加算器４０で発生され、入力
信号ＡとＢの和を表わし、Ｉ2 は入力信号Ａに等しく、
Ｉ3 は入力信号Ｂに等しく、Ｉ4 は論理ゼロに維持され
ている。
信号ＡとＢの和を表わし、Ｉ2 は入力信号Ａに等しく、
Ｉ3 は入力信号Ｂに等しく、Ｉ4 は論理ゼロに維持され
ている。
【００２５】２つの信号選択器４５，５０は、それぞ
れ、４つの中間ディジタル信号Ｉ1 〜Ｉ4 が供給されて
いる。
れ、４つの中間ディジタル信号Ｉ1 〜Ｉ4 が供給されて
いる。
【００２６】各信号選択器は、その出力のために、４つ
の中間信号の中の１つを選択するように制御できる。
の中間信号の中の１つを選択するように制御できる。
【００２７】図２に示した回路においては、出力信号Ｐ
は信号選択器４５によって選択され、出力信号Ｑは信号
選択器５０によって選択される。
は信号選択器４５によって選択され、出力信号Ｑは信号
選択器５０によって選択される。
【００２８】図２において、まず加算動作（例えば、加
算器４０）が行なわれ、信号選択器４５，５０によって
信号選択が行なわれる前に、入力信号の可能な加算結合
を表わす中間信号を発生する。
算器４０）が行なわれ、信号選択器４５，５０によって
信号選択が行なわれる前に、入力信号の可能な加算結合
を表わす中間信号を発生する。
【００２９】図１に示した装置と対比すると、図１にお
いては、各出力信号に対して、その出力信号を発生する
のにどちらの入力信号が加えられるべきかを決めるため
（信号選択器１０，１５，２０，２５によって）信号選
択が行なわれる。
いては、各出力信号に対して、その出力信号を発生する
のにどちらの入力信号が加えられるべきかを決めるため
（信号選択器１０，１５，２０，２５によって）信号選
択が行なわれる。
【００３０】図１においては、２つの加算器３０，３５
が必要なのに対して、図２においては只一つの加算器４
０を必要とすると云うことがわかるであろう。
が必要なのに対して、図２においては只一つの加算器４
０を必要とすると云うことがわかるであろう。
【００３１】図２の信号選択器４５及び５０は、信号Ｉ
4 （論理ゼロ）を含む複数の中間信号を選択する。しか
しながら、論理ゼロのデフォルト（欠乏）出力を持つ信
号選択器が用いられていると、この中間信号Ｉ4 は必要
でないであろう。
4 （論理ゼロ）を含む複数の中間信号を選択する。しか
しながら、論理ゼロのデフォルト（欠乏）出力を持つ信
号選択器が用いられていると、この中間信号Ｉ4 は必要
でないであろう。
【００３２】更に、もし図２の装置が後続の信号処理装
置に接続されていれば、信号選択器４５及び５０は後続
の信号処理装置の入力回路の一部を形成することもでき
る。
置に接続されていれば、信号選択器４５及び５０は後続
の信号処理装置の入力回路の一部を形成することもでき
る。
【００３３】図３は、多段ディジタル加算クロスポイン
ト・マトリックスを図示したものであり、そこでは、４
つの入力ディジタル信号Ａ，Ｂ，Ｃ及びＤが選択的に結
合されて４つの出力ディジタル信号Ｐ，Ｑ．Ｒ及びＳを
形成する。
ト・マトリックスを図示したものであり、そこでは、４
つの入力ディジタル信号Ａ，Ｂ，Ｃ及びＤが選択的に結
合されて４つの出力ディジタル信号Ｐ，Ｑ．Ｒ及びＳを
形成する。
【００３４】図３において、４つの入力信号の可能な加
算結合の中の全てが、第１の場合において、中間信号と
して発生されるわけではない。
算結合の中の全てが、第１の場合において、中間信号と
して発生されるわけではない。
【００３５】その代わりに、その４つの入力信号は２つ
ずつの２群に並べられる。すてわち、信号ＡとＢ及び信
号ＣとＤに並べられる。
ずつの２群に並べられる。すてわち、信号ＡとＢ及び信
号ＣとＤに並べられる。
【００３６】その２群の各々に対して１組の中間信号が
発生され、その群の可能な加算結合の全てを表わす。
発生され、その群の可能な加算結合の全てを表わす。
【００３７】特に、加算器５５は入力信号ＡとＢの和を
発生する。４つの中間信号Ａ，Ｂ，Ａ＋Ｂ及び０（論理
ゼロ）は４つの選択器７０に並列に供給される。
発生する。４つの中間信号Ａ，Ｂ，Ａ＋Ｂ及び０（論理
ゼロ）は４つの選択器７０に並列に供給される。
【００３８】同様にして、加算６０は入力信号Ｃ＋Ｄの
和を表わす信号を発生する。４つの中間信号の第２群
は、Ｃ，Ｄ，Ｃ＋Ｄ及び０を表わしており他の４つの信
号選択器６５に並列に供給される。
和を表わす信号を発生する。４つの中間信号の第２群
は、Ｃ，Ｄ，Ｃ＋Ｄ及び０を表わしており他の４つの信
号選択器６５に並列に供給される。
【００３９】信号選択器６５，７０は対に群分けされ、
各対はそれぞれの加算器８０に接続されている。このこ
とは、出力ディジタル信号Ｐ，Ｑ，Ｒ及びＳの各々が信
号選択器６５の１つ及び信号選択器７０の１つの出力の
和をとることによって発生される。
各対はそれぞれの加算器８０に接続されている。このこ
とは、出力ディジタル信号Ｐ，Ｑ，Ｒ及びＳの各々が信
号選択器６５の１つ及び信号選択器７０の１つの出力の
和をとることによって発生される。
【００４０】信号選択器６５は、２つの入力信号Ｃ及び
Ｄ（ゼロ信号を含む）のいかなる可能な加算結合も選択
するように個々に制御できる。そして、信号選択器７０
は入力信号ＡとＢのいかなる可能な加算結合も選択する
ように個々に制御できる。
Ｄ（ゼロ信号を含む）のいかなる可能な加算結合も選択
するように個々に制御できる。そして、信号選択器７０
は入力信号ＡとＢのいかなる可能な加算結合も選択する
ように個々に制御できる。
【００４１】この方法で、これらの信号選択器６５の１
つ及び信号選択器７０の１つの出力の和をとることはど
の４つの入力信号Ａ，Ｂ，Ｃ及びＤの必要な加算結合を
も含むように制御することができる。
つ及び信号選択器７０の１つの出力の和をとることはど
の４つの入力信号Ａ，Ｂ，Ｃ及びＤの必要な加算結合を
も含むように制御することができる。
【００４２】例えば、もし入力信号Ａ，Ｂ及びＤの和を
表わす出力信号が必要ならば、適正な信号選択器７０が
制御されて、ＡとＢの和を表わす中間信号を選択し、適
正な信号選択器６５が制御されて入力信号Ｄを表わす中
間信号を選択する。
表わす出力信号が必要ならば、適正な信号選択器７０が
制御されて、ＡとＢの和を表わす中間信号を選択し、適
正な信号選択器６５が制御されて入力信号Ｄを表わす中
間信号を選択する。
【００４３】適正な加算器８０によって２つの信号選択
器の出力が結合されると、その結果の出力信号はＡ＋Ｂ
＋Ｄを表わす。
器の出力が結合されると、その結果の出力信号はＡ＋Ｂ
＋Ｄを表わす。
【００４４】図３の回路は、６個の加算器５５，６０，
８０のみを必要とする。これは、４つの入力信号から４
つの出力信号を発生するための図１に示されたタイプの
回路と対比することができる。この場合、ｍ（ｎ−１）
＝４（４−１）＝１２個の加算器が必要である。
８０のみを必要とする。これは、４つの入力信号から４
つの出力信号を発生するための図１に示されたタイプの
回路と対比することができる。この場合、ｍ（ｎ−１）
＝４（４−１）＝１２個の加算器が必要である。
【００４５】さらに、図２に示したような回路が使われ
るならば、１１加算器が必要であろう。一般に、１組の
入力信号をＫ個のサブグループに分けることができ、各
出力信号は各サブグループから発生された中間信号の選
択されたものの和である。
るならば、１１加算器が必要であろう。一般に、１組の
入力信号をＫ個のサブグループに分けることができ、各
出力信号は各サブグループから発生された中間信号の選
択されたものの和である。
【００４６】もし、そのサブグループをインデックスｉ
で表わすと、各サブグループの入力信号の数はｗi で表
わされ、出力信号の数はｍで表わされ、必要な加算器の
数は次の式で与えられる。
で表わすと、各サブグループの入力信号の数はｗi で表
わされ、出力信号の数はｍで表わされ、必要な加算器の
数は次の式で与えられる。
【００４７】
【数１】
【００４８】１例として、４つの出力信号を発生するた
めに、４つの入力信号を結合する回路における種々のサ
ブグループ配列が次の表にリストアップされている。
めに、４つの入力信号を結合する回路における種々のサ
ブグループ配列が次の表にリストアップされている。
【００４９】
【表１】
【００５０】表のエントリーの１行目は、図３に示した
回路に対応する。そこでは、４つの入力信号は各々２信
号で成る２つのサブグループに並べられている。
回路に対応する。そこでは、４つの入力信号は各々２信
号で成る２つのサブグループに並べられている。
【００５１】この場合、６個の増幅器が要求される。エ
ントリーの４番目の行は図２に示すタイプの回路に対応
する。そこでは、入力信号の全可能加算結合に対応する
中間信号は第１の場合に発生される。
ントリーの４番目の行は図２に示すタイプの回路に対応
する。そこでは、入力信号の全可能加算結合に対応する
中間信号は第１の場合に発生される。
【００５２】上に使われた用語では、これは４つの信号
から成る単一サブグループに相当する。表のエントリー
の最後の行は図１に示したタイプの回路に対応し、そこ
では、各出力信号を発生するのにどの信号を加えるべき
かを選択するのに（複数の）選択器が使われ、中間ディ
ジタル信号は使われない。
から成る単一サブグループに相当する。表のエントリー
の最後の行は図１に示したタイプの回路に対応し、そこ
では、各出力信号を発生するのにどの信号を加えるべき
かを選択するのに（複数の）選択器が使われ、中間ディ
ジタル信号は使われない。
【００５３】この場合、上述の式は図１を参照して上述
したようにｍ（ｎ−１）＝１２に帰する。
したようにｍ（ｎ−１）＝１２に帰する。
【００５４】種々のサブグループ配列の相対的メリット
は上記の等式を使ってテストでき、特定の回路に使うの
に最も有益な配列を選ぶことができる。一般に、最も少
ない加算器を要求する配列が最も有益であろう。しか
し、或る場合には最小可能数の増幅器よりも大きい数を
要求するサブグループ配列は実施の容易性と調和にトッ
テ望ましい。
は上記の等式を使ってテストでき、特定の回路に使うの
に最も有益な配列を選ぶことができる。一般に、最も少
ない加算器を要求する配列が最も有益であろう。しか
し、或る場合には最小可能数の増幅器よりも大きい数を
要求するサブグループ配列は実施の容易性と調和にトッ
テ望ましい。
【００５５】本発明の図解実施例は添付図面を参照して
ここに詳しく説明してきたが、次のことを理解された
い。すなわち、本発明は、それらの実施例そのものに限
定されるものではなく、特許請求の範囲に規定されてい
るとおり、本発明の範囲及び精神から逸脱しない範囲で
当業者によってなしうる種々の改変、変更も含まれる。
ここに詳しく説明してきたが、次のことを理解された
い。すなわち、本発明は、それらの実施例そのものに限
定されるものではなく、特許請求の範囲に規定されてい
るとおり、本発明の範囲及び精神から逸脱しない範囲で
当業者によってなしうる種々の改変、変更も含まれる。
【００５６】
【発明の効果】本発明のディジタル信号処理装置は上述
の構成を有することにより、少ない数の加算器を使っ
て、ディジタル信号の加算処理を効率よく行なうことが
できる。
の構成を有することにより、少ない数の加算器を使っ
て、ディジタル信号の加算処理を効率よく行なうことが
できる。
【図１】従来のディジタル加算クロスポイント・マトリ
ックスの回路図である。
ックスの回路図である。
【図２】本発明のディジタル加算クロスポイント・マト
リックスの回路図である。
リックスの回路図である。
【図３】多段ディジタル加算クロスポイント・マトリッ
クスの回路図である。
クスの回路図である。
Ａ，Ｂ 入力信号 ４０ 加算器 ４５，５０ 信号選択器 Ｐ，Ｑ 出力信号
Claims (4)
- 【請求項１】 複数の入力ディジタル信号から１つの出
力ディジタル信号を発生するためのディジタル信号処理
装置において、前記装置が、 各々が前記入力ディジタル信号の夫々の加算結合を含む
複数の中間ディジタル信号を発生する手段と、 前記中間ディジタル信号の１つを選択するための信号選
択器とを含み、 前記出力ディジタル信号が前記選択された中間ディジタ
ル信号に基いていることを特徴とするディジタル信号処
理装置。 - 【請求項２】 請求項１に記載のディジタル信号処理装
置において、前記複数の中間ディジタル信号が、前記入
力ディジタル信号の少なくとも１サブセットの可能な不
連続加算結合の全てを含むことを特徴とするディジタル
信号処理装置。 - 【請求項３】 請求項１又は２に記載のディジタル信号
処理装置において、 前記入力ディジタル信号の夫々の不連続サブセットから
前記複数の中間ディジタル信号の中の少なくとも２つを
発生する手段と、 前記複数の中間ディジタル信号の各々から夫々の中間デ
ィジタル信号を選択するための複数の信号選択器と、 前記出力ディジタル信号を発生するために前記選択され
た中間ディジタル信号を結合する手段と、 を備えたディジタル信号処理装置。 - 【請求項４】 複数の入力ディジタル信号から１つの出
力ディジタル信号を発生するための方法において、前記
方法が、 各々が前記入力ディジタル信号の夫々の加算結合を含む
複数の中間ディジタル信号を発生するステップと、 前記中間ディジタル信号の１つを選択するためのステッ
プとを含み、 前記出力ディジタル信号が前記選択された中間ディジタ
ル信号に基づいていることを特徴とするディジタル信号
処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9218966A GB2270400B (en) | 1992-09-08 | 1992-09-08 | Digital audio mixer |
| GB9218966:1 | 1992-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202852A true JPH06202852A (ja) | 1994-07-22 |
Family
ID=10721558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5212940A Pending JPH06202852A (ja) | 1992-09-08 | 1993-08-27 | ディジタル信号処理装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5818746A (ja) |
| EP (1) | EP0587286B1 (ja) |
| JP (1) | JPH06202852A (ja) |
| DE (1) | DE69326517T2 (ja) |
| GB (1) | GB2270400B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119141A (en) * | 1998-05-06 | 2000-09-12 | Integrated Device Technology, Inc. | Resistive decoupling of function selection signals from input multiplexers in arithmetic logical units ALU |
| DE10210443A1 (de) * | 2002-03-09 | 2003-09-18 | Bts Media Solutions Gmbh | Verfahren und Vorrichtung zum Verarbeiten von Signalen |
| US7813823B2 (en) * | 2006-01-17 | 2010-10-12 | Sigmatel, Inc. | Computer audio system and method |
| US9665341B2 (en) | 2015-02-09 | 2017-05-30 | Sonos, Inc. | Synchronized audio mixing |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751650A (en) * | 1971-06-28 | 1973-08-07 | Burroughs Corp | Variable length arithmetic unit |
| US4230908A (en) * | 1979-01-22 | 1980-10-28 | Plessey Canada Limited | Telephone summing circuit |
| EP0098692A3 (en) * | 1982-07-01 | 1986-04-16 | Hewlett-Packard Company | Apparatus for adding first and second binary operands |
| WO1986004699A1 (en) * | 1985-01-31 | 1986-08-14 | Burroughs Corporation | Fast bcd/binary adder |
| EP0208939A3 (en) * | 1985-06-19 | 1990-08-22 | Nec Corporation | Arithmetic circuit for calculating absolute difference values |
| KR870009285A (ko) * | 1986-03-25 | 1987-10-24 | 드로스트, 후흐스 | 세 입력신호를 논리-연결하기 위한 모듈로-2 가산기 |
| DE3854608T2 (de) * | 1987-03-04 | 1996-06-05 | Nippon Electric Co | Vektorrechnerschaltung, welche schnell eine Berechnung auf drei Eingangsvektoren ausführen kann. |
| US4885792A (en) * | 1988-10-27 | 1989-12-05 | The Grass Valley Group, Inc. | Audio mixer architecture using virtual gain control and switching |
| US5027308A (en) * | 1989-02-14 | 1991-06-25 | Intel Corporation | Circuit for adding/subtracting two floating point operands |
| JPH038018A (ja) * | 1989-06-06 | 1991-01-16 | Toshiba Corp | 符号付き絶対値加減算器 |
| US5185714A (en) * | 1989-09-19 | 1993-02-09 | Canon Kabushiki Kaisha | Arithmetic operation processing apparatus |
| JPH0484317A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 算術論理演算ユニット |
-
1992
- 1992-09-08 GB GB9218966A patent/GB2270400B/en not_active Expired - Fee Related
-
1993
- 1993-07-16 DE DE69326517T patent/DE69326517T2/de not_active Expired - Fee Related
- 1993-07-16 EP EP93305588A patent/EP0587286B1/en not_active Expired - Lifetime
- 1993-08-27 JP JP5212940A patent/JPH06202852A/ja active Pending
-
1996
- 1996-10-08 US US08/729,770 patent/US5818746A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5818746A (en) | 1998-10-06 |
| GB2270400A (en) | 1994-03-09 |
| EP0587286B1 (en) | 1999-09-22 |
| DE69326517D1 (de) | 1999-10-28 |
| DE69326517T2 (de) | 2000-05-04 |
| EP0587286A1 (en) | 1994-03-16 |
| GB2270400B (en) | 1996-09-18 |
| GB9218966D0 (en) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4856064A (en) | Sound field control apparatus | |
| US5243599A (en) | Tree-type multiplexers and methods for configuring the same | |
| JPH0517755B2 (ja) | ||
| JP3445416B2 (ja) | 複数のデータバイトのシフト及び並び替えを行うためのシフト回路及び方法 | |
| JPH07506908A (ja) | 広帯域残響支援システム | |
| US5469154A (en) | Multiconnection switching networks | |
| US4577540A (en) | Electronic musical instrument having a pan-pot function | |
| CA1219955A (en) | Digital multiplying circuit | |
| US5201005A (en) | Sound field compensating apparatus | |
| US5408272A (en) | Method of producing a composited video image based on depth | |
| US5051939A (en) | Vector data retrieval apparatus | |
| JPH06202852A (ja) | ディジタル信号処理装置及び方法 | |
| PL165355B1 (pl) | Uklad do wytwarzania obrazu dzwiekowego dla gry telewizyjnej PL PL PL | |
| US6937734B2 (en) | Mute apparatus and mute method | |
| JPH06237474A (ja) | 混合回路 | |
| JPH10340340A (ja) | 画像処理装置 | |
| JPH0677792A (ja) | マルチプレクサ回路及びデマルチプレクサ回路 | |
| US4375623A (en) | Arrangement for the transmission of audio signals | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JP2511262Y2 (ja) | デジタル信号処理装置 | |
| JPH06125232A (ja) | 音信号結合装置 | |
| JPS6221400A (ja) | 音響効果装置 | |
| JPH0520029A (ja) | デジタル掛算器 | |
| JPH04286022A (ja) | バレルシフタ | |
| JPH07302189A (ja) | 加算器及び加算方法 |