DE69423073T2

DE69423073T2 - Schaltung und Verfahren zur Verschiebung und Abrundung

Info

Publication number: DE69423073T2
Application number: DE69423073T
Authority: DE
Inventors: Ruby Bei-Loh Lee
Original assignee: Hewlett Packard Co
Current assignee: Hewlett Packard Development Co LP
Priority date: 1993-11-29
Filing date: 1994-07-08
Publication date: 2000-11-16
Anticipated expiration: 2014-07-09
Also published as: JPH07200265A; JP3645298B2; US5424967A; EP0655675A1; EP0655675B1; DE69423073D1

Description

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf Computer und spezieller auf arithmetische Einheiten zur Verwendung in diesen.

Hinterrund der Erfindung

Viele Berechnungen, die auf digitalen Computern durchgeführt werden, umfassen die Division einer ganzen Zahl durch eine Zweierpotenz. Z. B. erfordern Bildkomprimierungsberechnungen, die die Haar-Transformation verwenden, die Berechnung der Summe und der Differenzen von angrenzenden Pixelwerten, die durch zwei geteilt werden. Auf ähnliche Weise kann die Multiplikation mit einem binären Bruch in eine Vielzahl von Additionsoperationen zerlegt werden, bei denen ein Operand durch die Division einer ganzen Zahl durch eine Zweierpotenz und die nachfolgende Addition des Ergebnisses zu einer zweiten ganzen Zahl erzeugt wird.
Das schnellste Verfahren zum Durchführen einer Division einer ganzen Zahl durch 2 m ist es, die ganze Zahl um m Plätze nach rechts zu verschieben. Solche Verschiebungen können in einem einzigen Instruktionszyklus durchgeführt werden. Deshalb hat das Verfahren deutliche Vorteile. Bedauerlicherweise ist das auf diesem Verfahren beruhende Ergebnis immer abgerundet, wobei die nach außen verschobenen Bits gestrichen werden. In der folgenden Diskussion wird dies als abschneidendes Runden (truncation rounding) bezeichnet. Während ein solches Abrunden unter manchen Umständen akzeptabel sein kann, gibt es eine Anzahl von Fällen, bei denen dies nicht gewünscht ist. Falls z. B. eine Berechnungssequenz durchgeführt werden muß, bei der jede Berechnung von dem Ergebnis der vorhergehenden Berechnung abhängt, wird der Rundungsfehler größer, wenn sämtliche Berechnungen das abschneidende Runden verwenden.
Zusätzlich ist es oft wichtig, bestimmte statistische Eigenschaften beizubehalten, wenn mit einem großen Satz von Werten gearbeitet wird. Man beachte den Fall, bei dem ein Bild durch Mittelwertbildung angrenzender Pixel in dem Bild in seiner Größe reduziert werden muß. Das bedeutet, daß jede Gruppe von vier Pixeln durch ein Pixel ersetzt werden muß, das einen Wert aufweist, der dem Durchschnitt der vier ersetzten Pixel entspricht. Das Bild wird durch eine IxI-Pixel-Anordnung dargestellt. Die Pixelreduktion kann durch eine Mittelwertbildung der ungeraden und der geraden Reihen in der Anordnung durchgeführt werden, um eine IxI/2- Pixel-Anordnung zu erzeugen. Die ungeraden und die geraden Spalten dieser Zwischenanordnung werden dann einer Mittelwertbildung unterzogen, um die abschließende (I/2)x(I/2)- Anordnung zu erzeugen. Falls unterschiedliche Mittelwertbildungen immer mittels der abschneidenden Rundung abrunden, wird das abschließende Bild von dem ursprünglichen Bild abweichende statistische Eigenschaften aufweisen. Z. B. wird das reduzierte Bild eine geringere durchschnittliche Lichtintensität aufweisen als die ursprüngliche Anordnung. Es ist oft wichtig, daß diese Art von Artifakten vermieden wird.
In der WO92/09032 ist ein Rundungsalgorithmus offenbart. Der Algorithmus umfaßt die Schritte des Setzens eines Abschneidepunkts in einem Register, wodurch linke und rechte Registersegmente definiert werden, das Laden einer binären Zahl in das linke Register, das Segmentverschieben der abzuschneidenden Bits in das rechte Registersegment, Überprüfen der Bits in dem rechten Registersegment und Übertragen eines rechten Registersignals, das einen "1 "-Wert aufweist, falls eins der Bits in dem rechten Registersegment eine "1" ist, und Übertragen eines rechten Registersignals, das einen " "-Wert hat, falls keines der Bits in dem rechten Registersegment eine "1" ist, und Ersetzen des am wenigsten signifikanten Bits in einem Ergebnisregistersegment mit einer "1", falls das rechte Registersignal einen "1"-Wert aufweist.
Ziel der Erfindung ist es, eine verbesserte Vorrichtung und ein Verfahren für eine schnellere Bearbeitung zum Runden der Ergebnisse einer ganzzahligen Division durch eine Zweierpotenz zur Verfügung zu stellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Dividieren einer ganzen Zahl durch eine Zweierpotenz ohne eine Beeinflussung des Ergebnisses zur Verfügung zu stellen.
Diese und andere Ziele der vorliegenden Erfindung werden den Fachleuten anhand der nachfolgenden detaillierten Beschreibung der Erfindung und der begleitenden Abbildungen deutlich werden.

Zusammenfassung der Erfindung

Der erste Aspekt der vorliegenden Erfindung betrifft eine Vorrichtung, wie sie in dem unabhängigen Anspruch 1 definiert ist. Ein weiterer Aspekt der vorliegenden Erfindung ist ein Verfahren, wie es in Anspruch 4 definiert ist. Weitere Ausführungsformen der vorliegenden Erfindung sind in den anhängigen abhängigen Ansprüchen dargestellt.
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Verschieben der Bits eines Wortes X mit Xi Bits (i = 0 bis (N-1)), um m Stellen, wobei m eine nicht negative ganze Zahl kleiner als n ist, um ein Wort Y mit Y; Bits (i = 0 bis (N-1)) zu erhalten. Die Vorrichtung umfaßt mehrere Eingangsanschlüsse, wobei jeder der Eingangsanschlüsse eines der Bits X; empfängt, und wobei jedem X; (i = 0 bis (N-1)) einer der Eingangsanschlüsse entspricht. Auf ähnliche Weise umfaßt die Vorrichtung eine Vielzahl von Ausgangsanschlüssen, wobei jedem Y; (i = 0 bis (N-1)) einer der Ausgangsanschlüsse entspricht. Der Verschiebevorgang wird mit Hilfe mehrerer Multiplexerschaltungen durchgeführt. Jede Multiplexerschaltung ist mit einem der Ausgangsanschlüsse verbunden. Die Multiplexerschaltung, die mit dem Ausgangsanschluß verbunden ist, der Y; entspricht, verbindet den Ausgangsanschluß, der Y; entspricht, mit dem Eingangsanschluß, der Xi+m (i = 1 bis (N-1-m)) entspricht. Die Multiplexerschaltung, die mit Y0 verbunden ist, verbindet Y&sub0; mit einem Signal, das den Wert (X&sub0; OR X&sub1; OR...Xm) umfaßt. Die Multiplexerschaltung, die mit dem Ausgangsanschluß verbunden ist, der Yp entspricht, wobei (p+m) > (N-1) ist, verbindet den Ausgangsanschluß, der YP entspricht, mit der logischen 0, falls X eine ganze Zahl ohne Vorzeichen ist. Die Multiplexerschaltung, die mit dem Ausgangsanschluß verbunden ist, der YP entspricht, wobei (p+m)≥(N-1) ist, verbindet den Ausgangsanschluß, der YP entspricht, mit der logischen 0, falls X eine ganze Zahl ohne Vorzeichen ist. Die Multiplexerschaltung, die mit dem Ausgangsanschluß verbunden ist, der YP entspricht, wobei (p+m)≥(N-1) ist, verbindet den Ausgangsanschluß, der YP entspricht, mit dem Eingangsanschluß, der Xn-1 entspricht, falls X eine ganze Zahl ohne Vorzeichen ist.

Kurze Beschreibung der Abbildungen

Fig. 1 ist ein Blockdiagramm einer Schaltung zum Verschieben und Runden gemäß der vorliegenden Erfindung.

Detaillierte Beschreibung der Erfindung

Wie oben angemerkt, entspricht eine Division von X durch 2 m einer Verschiebung von X nach rechts um m, falls X eine ganze Zahl ist, die in binärer Notation dargestellt ist. Falls irgend ein Bit, das einen Wert von "1" hat, von dem Wort wegverschoben wird, dann tritt ein Abrundungsfehler auf. Es gibt zwei mögliche Rundungsverfahren, die zu einem nicht beeinflußten Ergebnis führen. Auf diese wird Bezug genommen als ungerade Rundung (round odd) und gerade Rundung (round even). In einem System mit gerader Rundung wird das Ergebnis auf die nächste gerade ganze Zahl gerundet, falls ein Abrundungsfehler auftritt. In einem System mit ungerader Rundung wird das Ergebnis auf die nächste ungerade ganze Zahl gerundet, falls ein Abrundungsfehler auftritt. Bei Gleithardware wird üblicherweise eine Form des geraden Rundens eingesetzt, weil diese bei bestimmten Arten von Berechnungen zu einem kleineren aufaddierten Fehler führen.
Bezugnehmend nun auf die Fig. 1, die ein Blockdiagramm einer Ausführungsform einer Schaltung 100 zum Verschieben und Runden gemäß der vorliegenden Erfindung darstellt. Die vorliegende Erfindung verwendet ein ungerades Rundungssystem, weil die Hardware, die erforderlich ist, um solch ein System zu implementieren, üblicherweise in dem Fall einer Ganzzahldivision besonders einfach ist. Man beachte das Ergebnis Y einer Division einer ganzen Zahl X durch 2 m. Es wird angenommen, daß X Bits Xi (i = 0 bis (N-1)) aufweist, wobei X0 das am wenigsten signifikante Bit von X ist. X wird typischerweise in einem Register gehalten und seine Bits werden gemäß der vorliegenden Erfindung auf Eingangsleitungen 111 dargelegt. Jede der Eingangsleitungen ist mit dem Bit gekennzeichnet, zu dem sie die Verbindung herstellt. Y wird durch die Bitsignale auf einem Satz Ausgangsleitungen 110 dargestellt. Der Verschiebevorgang wird mit Hilfe von Multiplexerschaltungen durchgeführt, die Xi zu Yi-m (i = m bis (N-1)) leiten. Beispielhafte Multiplexerschaltungen sind bei 101 bis 104 dargestellt. Im allgemeinen sind die Multiplexerschaltungen (u+1)-bis-1-Multiplexer, wobei u der maximal erlaubte Wert von m ist. Der maximal mögliche Wert von u ist N-1. Jeder Multiplexer verbindet die Eingangsleitung an der m-ten Multiplexer-Eingangsleitung mit einer Ausgangsleitung 110 in Reaktion auf ein digitales Signal m.
Die Multiplexer, die mit den am meisten signifikanten Bits von Y verbunden sind, werden eine Anzahl Eingaben aufweisen, für die es keine entsprechenden X-Bits gibt. Diese Eingaben sind bei der in Fig. 1 gezeigten Ausführungsform mit einer logischen 0 verbunden; es wird jedoch für die Fachleute deutlich sein, daß diese Multiplexer auch durch Multiplexer ersetzt werden können, die eine kleinere Anzahl von Eingängen haben, wobei der Eingang, der mit einer logischen 0 verbunden ist, mit der Ausgangsleitung verbunden ist, wann immer eine Eingangsleitung größer als N-1 ausgewählt worden ist. Um jedoch die nachfolgende Diskussion zu vereinfachen, wird angenommen, daß jeder Multiplexer ein (u+1)-bis-1-Multiplexer ist. Falls die Schaltung 100 zum Verschieben und Runden mit ganzen Zahlen ohne Vorzeichen arbeitet, wählen die Multiplexer Eingänge aus, die mit einer logischen 0 verbunden sind, falls das zugehörige X-Bit größer ist als N-1. Falls (p+m) > (N-1) ist, wird der Multiplexer, der mit YP verbunden ist, YP mit einer logischen 0 verbinden.
Falls die Schaltung 100 mit ganzen Zahlen mit Vorzeichen arbeitet, verbinden die Multiplexer, die mit den signifikantesten Bits von Y verbunden sind, Y mit XNI, um das Vorzeichenbit zu sichern. Deshalb verbindet der Multiplexer, der mit YP verbunden ist, YP mit der Eingangsleitung, an der XNI angeschlossen ist, falls (p+m)(N-1) ist. Es wird immer eine solche Eingangsleitung an den Multiplexem geben, für die dies zutrifft.
Der Multiplexer 105, der mit Y0 verbunden ist, realisiert das ungerade Rundungssystem, das in einer Ausführungsform der vorliegenden Erfindung verwendet wird. Der Multiplexer 105 reagiert auf ein Rundungssignal R und das Verschiebesignal m, das die Anzahl der Plätze angibt, um die X verschoben werden soll. Um die ungerade Rundung als Reaktion auf ein Rundungssignal R zu realisieren, ersetzt der Multiplexer 105 das am wenigsten signifikante Bit von Y durch (X&sub0; OR X&sub1; OR...Xm) dadurch, daß der m-te Eingang zu dem Multiplexer 105 ausgewählt wird. Der m-te Eingang zum Multiplexer 105 wird mit einer OR-Schaltung verbunden, die Eingänge X0 bis Xm aufweist. Beispielhafte OR-Schaltkreise sind bei 115 bis 117 gezeigt. Falls irgendeiner der Bits, der von X weg verschoben wird, eine "1" ist, dann tritt ein Abrundungsfehler auf. In diesem Fall wird das am wenigsten signifikante Bit von Y zwangsweise auf eine "1" geschaltet. Das bedeutet, daß das Ergebnis zur nächsten ungeraden ganzen Zahl gerundet wird. Falls kein Abrundungsfehler auftritt, wird das am wenigsten signifikante Bit von Y Xm sein.
Es kann gezeigt werden, daß der durchschnittliche Fehler, der bei dieser Art der Rundung auftritt, 0 ist, unter der Voraussetzung, daß die am wenigsten signifikanten (m+1) Bits der X- Werte gleichmäßig verteilt sind. Es sollte angemerkt werden, daß ein gerades Rundungssystem ebenfalls eine Beeinflussung beim Runden verhindert. Die Hardware, die notwendig ist, um ein gerades Rundungsschema zu realisieren, ist jedoch signifikant komplexer als die oben beschriebene; deshalb werden ungerade Rundungssysteme bevorzugt.
Während die vorliegende Erfindung bezüglich ihres Nutzens bei Situationen, die eine Division einer ganzen Zahl durch 2m betreffen, beschrieben worden ist, wird es für die Fachleute deutlich sein, daß die vorliegende Erfindung ebenso bei Bearbeitungen sowohl mit Festkommazahlen als auch mit ganzen Zahlen geeignet ist.
Unterschiedliche Modifikationen der vorliegenden Erfindung werden den Fachleuten anhand der vorhergehenden Beschreibung und der begleitenden Abbildungen offenbar. Dementsprechend wird die vorliegende Erfindung nur durch den Umfang der nachfolgenden Ansprüche begrenzt.

Claims

1. Vorrichtung zum Verschieben der Bits eines Wortes X mit Xi Bits (i = 0 bis (N-1)) um m Stellen, wobei m eine nicht negative, ganze Zahl kleiner als N ist, um ein Wort Y mit Yi Bits (i = 0 bis (N-1)) zu erhalten, die Vorrichtung aufweisend:

- mehrere Signaleingangsanschlüsse (111), wobei jeder der Eingangsanschlüsse eines der Bits Xi empfängt, und wobei jedem X; (i = 0 bis (N-1)) einer der Eingangsanschlüsse entspricht;

- mehrere Signalausgangsanschlüsse (110), wobei jedem Yi (i = 0 bis (N-1)) einer der Ausgangsanschlüsse entspricht;

gekennzeichnet durch

- mehrere Multiplexerschaltungen (101-104), wobei jede der Multiplexerschaltungen mehrere der Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei wenigstens einer der Eingangsanschlüsse der Multiplexerschaltung mit einem der Signaleingangsanschlüsse verbunden ist, wobei der Ausgangsanschluß jeder der Multiplexerschaltungen mit einem der Signalausgangsanschlüsse verbunden ist, wobei die Multiplexerschaltung, die mit dem Signalausgangsanschluß verbunden ist, der Yi entspricht, den Yi entsprechenden Signalausgangsanschluß mit dem Signaleingangsanschluß verbindet, der Xi +m (i = 1 bis (N-1-m)) entspricht; und

- eine Multiplexerschaltung (105), die mehrere Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei der Ausgangsanschluß mit Y0 verbunden ist, und wobei einer der Eingangsanschlüsse mit einer Schaltung zur Erzeugung eines Signals verbunden ist, das den Wert (X&sub0; OR X&sub1; OR...Xm) aufweist.

2. Vorrichtung nach Anspruch 1, wobei eine Multiplexerschaltung der mehreren Multiplexerschaltungen (101-104), die mit dem Yp entsprechenden Signalausgangsan schluß verbunden ist, wobei (p+m) > (N-1) gilt, den Yp entsprechenden. Signalausgangsanschluß mit logisch 0 verbindet, wenn X eine ganze Zahl ohne Vorzeichen ist.

3. Vorrichtung nach Anspruch 1, wobei eine Multiplexerschaltung der mehreren Multiplexerschaltungen (101-104), die mit dem YP entsprechenden Signalausgangsanschluß verbunden ist, wobei (p+m)≥(N-1) gilt, den Yp entsprechenden Signalausgangsanschluß mit dem Signaleingangsanschluß verbindet, der XN-1 entspricht, wenn X eine ganze Zahl mit Vorzeichen ist.

4. Verfahren zum Verschieben der Bits eines Worts X mit X; Bits (i = 0 bis (N-1)) um m Stellen, wobei m eine nicht negative, ganze Zahl kleiner als N ist, um ein Wort Y mit Y; Bits (i = 0 bis (N-1)) zu erhalten, das Verfahren die folgenden Schritte aufweisend:

- Vorsehen mehrerer Eingangsanschlüsse, wobei jeder der Eingangsanschlüsse eines der X; Bits empfängt, und wobei jedem X; (i = 0 bis (N-1)) einer der Eingangsanschlüsse entspricht;

- Vorsehen mehrerer Ausgangsanschlüsse, wobei jedem Y; (i = 0 bis (N-1)) einer der Ausgangsanschlüsse entspricht;

- Verbinden des Ausgangsanschlusses, der Y; entspricht, mit dem Eingangsanschluß, der X; +m (i = 1 bis (N-1-m)) entspricht, wobei eine oder mehrere Multiplexerschaltungen genutzt werden; und

- Erzeugen eines Signals, das den Wert (X&sub0; OR X&sub1; OR...X,) aufweist, und Verbinden des Signals mit Y0, wobei eine Multiplexerschaltung genutzt wird.

5. Verfahren nach Anspruch 4, wobei der Ausgangsanschluß, der Yp entspricht, mit logisch 0 verbunden wird, wenn X eine ganze Zahl ohne Vorzeichen ist, wobei (p+m)> (N-1) gilt.

6. Verfahren nach Anspruch 4, wobei der Ausgangsanschluß, der Yp entspricht, mit dem Eingangsanschluß verbunden wird, der XN-1 entpricht, wenn X eine ganze Zahl mit Vorzeichen ist, wobei (p+m)≥(N-1) gilt.