DE2606210A1 - Die prioritaet im vorgriff zuteilende schaltung - Google Patents

Die prioritaet im vorgriff zuteilende schaltung

Info

Publication number
DE2606210A1
DE2606210A1 DE19762606210 DE2606210A DE2606210A1 DE 2606210 A1 DE2606210 A1 DE 2606210A1 DE 19762606210 DE19762606210 DE 19762606210 DE 2606210 A DE2606210 A DE 2606210A DE 2606210 A1 DE2606210 A1 DE 2606210A1
Authority
DE
Germany
Prior art keywords
priority
assigned
requesting
flip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762606210
Other languages
English (en)
Other versions
DE2606210C3 (de
DE2606210B2 (de
Inventor
Arthur Fleps Boehm
Michael Danilenko
James Robert Davis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE2606210A1 publication Critical patent/DE2606210A1/de
Publication of DE2606210B2 publication Critical patent/DE2606210B2/de
Application granted granted Critical
Publication of DE2606210C3 publication Critical patent/DE2606210C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

Die Priorität im Vorgriff zuteilende Schaltung
Die Erfindung betrifft eine Schaltung, bei der die Priorität? die zuletzt einem in einer höheren Rangordnung anfordernden Gerät auge-teilt wurde , einem in einer niedrigeren Rangordnung anfordernden Gerät zugeschrieben werden kann, so daß das letztere gegenüber dem erstehen vorübergehend einen Vorrang erhält,,
Es ist eine Schaltung bekannt, in der den von mehreren anfordernden Geräten hexa'!kommenden Signalen im Vorgriff eine Priorität zugeteilt werden kann. Dabei wird den R anfordernden Geräten R-I bis 0 in numerisch absteigender Folge eine Priorität aberkannt, wobei die Prioritatsauswahl von dem mit höchstem Vorrang snfordernden Gerät R-I bis zu dem mit niedrigstem Vorrang anfordernden Gerät 0 als letztem vorgenommen wird, wie beispielsweise in dem USA-Patent Nr. 3«832.692 von Henzel u. a. beschrieben ist« Bei einem derartigen System müssen die mit niedrigerem Vorrang anfordernden Geräte übermäßig lange darauf warten, daß ihnen die Priorität »ugeteilt wird.
Zum Empfang und zur Aufbewahrung von acht die Priorität anfordernden Signalen, die aus acht zugeordneten Geräten R7 bis RO herangeführt werden, ist gemäß der Erfindung ein Prioritätsabfrage-Register vorgesehen, von dem diese Signale zu einem 3Bit-Prioritätsverschlüsseler übertragen werden, der das eine anfordernde Gerät RX festlegt, dem die Priorität zugeteilt werden soll. Die vom 3Bit~Prioritäts-Verschlüsseler erzeugten 3 Prioritätsbits P2, Pi und PO werden zwecks Zugriff auf den Hauptspeicher den der Datenauswahl dienenden Multi-
609837/0861
plex-Geräten und zwecks Entschlüsselung einem l-aus-8-Decodierer augeleitet, um das zuletzt anfordernde Gerät RX au definieren. Die Ausgangssignale des 1-aus-ö-uecodierers laufen dann in einen Prioritäts-Speichergenerator hinein, der die bisherigen Zuteilungen der anfordernden Geräte ansammelt und fünf Speicheranzeiger S4 bis SO eraeugt, c-ie die bishei gespeicherten Zuteilungen angeben* Diese Speicheranzeiger 34 bis SO treten dann in den 3Bit-Prioritäts-Verschlüsseier ein und schalten ihn derart um, daß die Zuteilungen der Prioritäten in der gewünschten Weise erfolgen, falls ihre Reihenfolge anschließend abgeändert werden soll.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden ausführlich erläutert. Es stellen dar:
Figur 1 ein Blockschaltbild einer datenverarbeitende Einrichtung, in der die Erfindung angewendet wird,
Figur 2 eine Schaltung für die Zuteilung der Prioritäten gemäß der Erfindung,
Figur 3 ein logisches Schaltbild des Prioritäts-Abfrageregisters und des 3Bit-Prioritäts-Verschlüsselers der Figur 2,
Figur 4 ein logisches Schaltbild des l-aus-8-Decodierers der Figur 2,
Figur 5 ein logisches Schaltbild des Prioritäts-Speiohergenerators der Figur 2 und
Figur 6 , die sich aus den Figuren 6a bis 6f zusammensetzt, den zeitlichen Verlauf verschiedener Signale, die in der Schaltung für die Zuteilung der Prioritäten der Figur 2 auftreten.
609837/0861
In der Schaltung gemäß der Figur 1 arbeitet eine 8IU-Zwischeneinheit 10 als Hilfsmittel, das einen Zugriff von acht anfordernden Geräten R7 bis RO auf eine von mehreren MSU-Hauptspeicherzellen 24, 26, 28 und 3Q ermöglicht. Falls in diesem System zwei zentrale Rechenanlagen 12 und 14 mit je zwei Kanälen A und B als gesonderte anfordernde Geräte RO und Rl bzw. R2 und R3 und außerdem zwei Ein-/Ausgabe-Geräte 16 und 18 mit je einem Kanal als einzelne anfordernde Geräte R4 und R5 betrachtet werden» können die Rechenanlagen 12 und 14 in weitem Sinne ein Hilfsmittel zur Bearbeitung der über die SIU-Zwischeneinheit 10 erhaltenen Daten sein, während die Ein-/Ausgabe-Geräte 16 und 18 diejenige Anordnung darstellen, über die die äußeren peripheren Einrichtungen unter Einschaltung der SIU-Zwischeneinheit 10 zu den Zellen des Hauptspeichers Zugang erhalten. Außerdem ist als anforderndes Gerät R6 ein ES-Ausführungsteil 20 vorgesehen, der als Prüfgerät zur Ausübung der Operationen der SIÜ-Zwischeneinheit 10 und zur Zusammenarbeit mit den anderen Abschnitten der Figur 1 wirksam ist. Als gemeinsamer Bestandteil der inneren Elektronik der SIU-Zwiecheneinheit ist als anforderndes Gerät R7 ein CS-Steuerteil 22
zur Steuerung der inneren Arbeitsweise derSIU-Zwischeneinheit IO angeordnet, die in der eigenen, älteren deutschen Patentanmeldung Nr. P 25 50339.3 vom 8.November 1975 näher erläutert ist.
In der nachfolgenden Tabelle A ist die Rangfolge der Prioritäten beschrieben, die von einer PS-Prioritätsschaltung 32 innerhalb der SIU-Zwischeneinheit 10 im Vorgriff den anfordernden Geräten
R7 bis RO zugeteilt werden, die ihrerseits tatsächlich die Arbeitsweise der SIU-Zwischeneinheit 10 beeinflussen.
Wie man hinsichtlich der Rangfolge der Prioritäten eehen kann, kann die PS-Prioritätsschaltung 32 auf zwei sich ausschließende Arten die Rangfolge der Prioritäten festlegen, nämlich im Vorgriff oder la Austausch. Beim Vorgriff wird den anfordernden Geräten R7 bis RO die Priorität in numerisch absteigender Reihenfolge, nämlich vom Gerät R7 von höchster Priorität zum Gerät RO von niedrigster Priori-
609837/0861
TABELLE A
Rangfolge der Prioritäten im Vorgriff
höchste Priorität R7
R6 R5 R4 R3 R2 Rl
Niedrigste Priorit. RO
CS-Steuerteil ES-Ausführungsteil Ein-/Ausgabegerät Ein-/Ausgabegerät Kanal B der Rechenanlage Kanal A der Rechenanlage Kanal B der Rechenanlage Kanal A der Rechenanlage
Rangfolge der Prioritäten im Ar.sts^r»c.h R7 und R6 greifen R5, R4, R3, R2, Rl und RO vor:
R7 und R6 werden ausgetauscht, wenn beide den Dienst anfordern] falls das Gerät R7 die letzte Zuteilung erhielt, wird R6 die Priorität zugeteilt, bzw. wenn das Gerät R6 die letzte Zuteilung erhielt, wird dem Gerät R7 die Priorität zugeteilt.
R5 und R4 greifen ferner R3, R2, Rl und RO vor:
R5 und R4 werden ausgetauscht, wenn von beiden zum Dienst aufgefordert wird; falls dem Gerät R5 zuletzt die Priorität zugeteilt wurde, wird die Priorität dann dem Gerät R4 zugeteilt, und wenn dem Gerät R4 zuletzt die Priorität zuerteilt war, wird sie dann dem Gerät R5 gegeben.
R3 oder R2 und Rl oder RO werden ausgetauscht, wenn R3 Oder R2 und Rl oder RO gemeinsam den Dienst anfordern; falls dem Gerät R3 oder R2 zuletzt die Priorität zugeteilt war, wird sie nun dem Gerät Rl oder RO zugeteilt, und wenn sie zuletzt dem Gerät Rl oder RO zuerteilt war, dann wird sie dem Gerät R3 oder R2 zugeteilt.
609837/0861
TABELLE A (Fortsetzung)
R3 und R2 werden ausgetauscht, wenn sie beide den Dienst anfordern; falls dem Gerät R3 zuletzt die Priorität zugeteilt war, dann erhält das Gerät R2 die Priorität, und wenn dem Gerät R2 zu-letzt die Priorität zugeteilt wurde, dann wird sie dem Gerät R3 zugeteilt.
Rl und RO werden ausgetauscht, wenn beide Gerätezum Dienst auffordern; falls dem Gerät Rl zuletzt die Priorität zugeteilt wurde, dann wird sie dem Gerät RO zugeteilt, und wenn das Gerät RO zuletzt die Priorität erhielt, dann wird sie dem Gerät Rl zugeteilt.
tat zugeteilt» Andererseits ermöglicht die PS-Prioritätsschaltung einen Austausch der Prioritäten, wobei der Vorgriff gewisser anfordernder Geräte innerhalb ihrer Gruppe umgedreht wird; wenn die beiden anfordernden Geräte R5 und R4 gemeinsam den Dienst anfordern, wird, wenn zuletzt die Priorität dem Gerät R5 zuerkannt war, diese dann dem Gerät R4 zugeteilt, bzw. falls die Priorität zuletzt umgekehrt dem Gerät R4 zugeteilt war, wird sie dem Gerät R5 zuerkannt. Im Falle, daß die Ein-/Ausgabe-Geräte 16 und 18 gerade ständig den Dienst anfordern, stellt diese Anordnung sicher, daß das mit höherer Priorität anfordernde Gerät R5 nicht das mit niedrigerer Priorität rufende Gerät R4 an einem Zugriff zum Hauptspeicher über die Slü-Zwischeneinheit 10 lindert. Unter diesen Umständen werden die Anforderungen der Geräte R5 und R4 ausgetauscht, um sicherzustellen, daß beiden Geräten ein abwechselnder Zugriff gewährt wird. Außerdem ist ein Austausch der Priorität zwischen benachbarten Gruppen von anfordernden Geräten vorgesehen. Auf diese Weise wird der Vorgriff der Geräte R3 oder R2 und Rl oder RO ausgetauscht. Wenn also die Priorität zuletzt dem Gerät R3 oder R2 zugeteilt war, wird sie dann dem Gerät Rl oder RO gegeben, während das Gerät R3 oder R2 die Priorität erhält, falls sie zuletzt dem Gerät Rl oder RO zuerkannt war.
609837/Q861
In der Figur 2 ist eine Ausführungsform der Erfindung als Blockschaltbild mit in kleinem Umfang integrierten Schaltkomponenten dargestellt. Acht mit Vorrang anfordernde Signale aus den Geräten R7 bis RO werden über entsprechende Eingangsleitungen in einem Prioritäts-Abfrageregister 40 mit mehreren Flipflops empfangen, in die in Gegenwart eines Taktaignals aus der datenverarbeitenden Einrichtung das betreffende Anforderungssignal eingespeist wird« Hiernach werden diese Anforderungssignale zu einem 3Bit-Prioritäts-Verschlüsseler übertragen, der auf drei Leitungen drei Prioritätsbits P2 bis PO, die das Gerät R7 bis RO, dessen Anforderungssignal anerkannt wurde, wiedergeben, wie aus einer Tabelle B hervorgeht, an einen l-aus-8-Decodierer 44 weiterleitet, der sie entschlüsselt und sein Ergebnis als aktives Signal auf einer seiner acht Ausgangsleitungen an einen Prioritäts-Speichergenerator 46 weitergibt. Der letztere erzeugt z. B. fünf Speicheranzeiger S4 bis S0} die über je eine Leitung zum 3Bit-Prioritätsverschlüsseler 42 übermittelt werden und dessen Funktion in der Weise beeinflussen, daß unter dem bereits erwähnten, übergeordneten Begriff der Prioritäts-Rangfolge die Prioritäten im Vorgriff oder Austausch zugeteilt werden. Diese Arbeitsweise ist vollständig durch die wahren Werte in der nachfolgenden Tabelle C wiedergegeben.
TABELLE B
Zugeteiltes, anfor P2 Prioritätsbits PO
derndes Gerät 1 Pl 1
R7 1 1 0
R6 1 1 1
R5 1 0 0
R4 0 0 1
R3 0 1 0
R2 0 1 1
Rl 0 0 0
RO 0
609837/0861
CD O CO CO
PRIORITÄTS-ANFORDERUNGSSIGNALE R 6 R 5 R 4 R 3 R 2 R 1 R σ SPEICHERANZEIGEE S 3 δ 2 S 1 ι S D PRIORITÄTSBITc P 1 P 0 . ZUGET.ANFI X
R 7 L X X X X X X β 4 X X X X P 2 Ή H R 7
H X X X X X X X X H X X X H H H ' R 7
H H X X X X X X X X X X X H H ' L R 6 ·
L L X X X X X X X L X X X H H L R 6
X L H L · X χ , X X X X X X X H L H R 5
L L H X X X X X X X H X X H L H R 5
L L L H X X X X X X X X H L L R 4
L L X H X X X X X X L X X H. L L . R 4
L L L Ij H L L L X X X X χ · H H H R 3
L L L L H L X X X X X X X L H H R 3
L L h L . H X L L. H X X H X Ii H H R 3
L II' L L H X X X X X X H X L H H R 3
L L L L L H L Ii H X X X X Ii H L R 2
Ii L L L L H X X X X X χ . X L H L R 2
L L L L X H L L . H X X L X Ii H Il R 2
L L L L X H X X X X X L X Ii H L . R 2
Ii L L L L L H L H X X X X L L H · R 1
L L , L L L L H X X X X X H L L H R 1
L L L L X X H L X X X X X L L H R 1
L L L L X X H X L X. X X H Ι, • L · H R 1
A4 L L L L L L H L X X X X L L L . -R 0
L L L Il L L X H X X X X L L L L R 0
L L L L X X X H X X X X L L L L R D
L L L L X X L H L X X X X L L L R 0
L L VERNACHLÄSSIGEN L R
χ = zu
TABELLE C
CD ISJ
In der Figur 3 sind das Prioritäts-Abfrageregister 40 und der 3Bit-Prioritäts-Verschlüsseler 42 der Figur 2 durch logische Blockschaltbilder ausführlich dargestellt. Die mit Priorität rufenden Signale gelangen, wie bereits erwähnt, von den zugehörigen anfordernden Geräten R7 bis RO zu Prioritäts-Flipflops 40-7 bis 40-0 und setzen diese, wenn gleichzeitig ein Einspeissignal RX auf tiefem Niveau L und ein RX-Schaltsignal au3 dem datenverarbeitenden System zu den entsprechenden Klemmen herankommen. Während die Speicheranzeiger S4 bis SO aus dem Prioritäts-Speichergenerator 46 auf den Eingangsleitungen erscheinen, bildet der 3Bit-Prioritäts-Verschlüsseler 42 in den ODER-Gliedern 52, 51 und 50 die binärcodierten Prioritätsbits P2, Pl bzw. PO, die gemäß der Tabelle B das anfordernde Gerät R7 bis RO anzeigen, dem die Priorität zugeteilt werden soll.
Ein ausführliches Blockschaltbild des l-aus-8-Decodierers 44 (Figur 2) zeigt die Figur 4} der die drei Prioritätsbits P2, Pl und PO aus dem 3Bit-Prioritäts-Verschlüsseler 42 aufnimmt und an einem von acht UND-Gliedern 44-7 bis 44-0 ein einzelnes aktives, also wahres Signal abgibt, das das anfordernde Gerät anzeigt, dem zuletzt von der PS-Prioritätsschaltung die Priorität zugeteilt war. Beispielsweise sei angenommen, daß das Gerät, dem zuletzt die Priorität zugeteilt war, das anfordernde Gerät RO ist, da die auf den entsprechenden Leitungen aus dem 3Bit*Prioritäts-Verschlüsseler 42 herankommenden Prioritätsbits P2, Pl und PO gemeinsam null sind. Unter diesen Umständen gibt der 3Bit-Prioritäts-Verschlüsseler 42 in Leitungen 42-2, 42-1 und 42-0 je ein Signal von tiefem Niveau L an die ODER-Glieder 52, 51 und 50 ab, die ein Fehlersignal übertragen, in dem die Polung umgekehrt ist. In diesem Zeitpunkt haben die Signale in Leitungen 52-0, 51-0 und 50-0 ein tiefes Niveau und in Leitungen 52-1, 51-1 und 50-1 ein hohes Niveau. Beim Empfang dieser Signale ist allein das UND-Glied 44-0 des l-aus-8-Decodierers 44 imstande, ein aktives, also wahres Signal, dessen Polungen bereits angegeben sind, auf Ausgangsleitungen 44-0-0 bzw. 44-0-1 zu legen, während alle anderen UND-Glieder 44-6 bis 44-1 an ihren Ausgangsklemmen inaktive Fehlersignale hervorrufen, deren Polungen umgekehrt sind.
609837/0861
SPEICHER- PP ZUSTAND SIGNAL- VORHERIGES GESCHEHEN Ii R 1
■ ANZEIGER 60-4 Activ NIVEAU R 1 zuletzt vorgegriff.R 0 Il R 2
S 0 60-4 Inactiv L RO » H ■ R 3
60-6 Active H R 3 " Il R 4
S 1 · 60-6 Inactiv L R 2 » Il R S
s~T 60-7 Activ H R 5 " Il R 6
S 2 60-7 Inactiv L R 4 '· (I R 7
S~2 60-a Activ H R 7 " Il R 1 Od.R 0
S 3 60-8 Inactiv L R 6 » .11 R 3 od.R 2
S~3 60-5 Activ H R 3 öd.R 2 "
S 4 60-5 Inactiv L R 1 0d.'R & "
S~4 H
TABELLE D
In der Figur 5? die sich aus den Figuren 5a und 5b zusammensetzt, ist ein ausführliches Blockschaltbild des Prioritäts-Speichergenerators 46 (Figur 2) wiedergegeben, der die vom l-aus-8-Decodierer 44 abgegebenen Prioritätsbits P2, Pl und PO aufnimmt, die das anfordernde Gerät angeben, dem zuletzt gemäß der Tabelle B die Priorität zugeteilt war. Diese von den betreffenden UND-Gliedern 44-7 bis 44-0 des l-aus-8-Decodierers 44 (Figur 4) ausgehenden Signale, (die gemeinsam mit den notwendigen Steuer- und Zeitgabesignalen aus der datenverarbeitenden Einrichtung dem Prioritäts-Speichergenerator 46 zugeleitet werden), erzeugen in Flipflops 60-9 bis 60-0 die Speicheranzeiger S4 bis SO, deren Bedeutung aus der Tabelle D hervorgeht.
Normalerweise wird die Zuteilung der Prioritäten von der PS-Prioritätsschaltung 32 ausgetauscht; je nach Wunsch kann jedoch die Zuteilung der Priorität mit Hilfe der folgenden einfachen Arbeitsgänge im Vorgriff stattfinden:
1. es wird der Leitung 62 ein Signal auf hohem Niveau H als Hauptlöschsignal zugeführt,
2. außerdem erscheint in einer Leitung 64 (Figur 5) ein DUPH-Absehaltsignal auf hohem Niveau.
Von diesen beiden genannten Signalen werden alle Flipflops 60-9 bis 60-0 des Prioritäts-Speichergenerators 46 zurückgestellt, wodurch alle Speicheranzeiger S4 bis SO auf das hohe Niveau gebracht, also inaktiv gemacht werden, damit alle vorhergehenden Zuteilungen der Priorität in der Prioritätsschaltung 32 ausgelöscht werden. Nach dieser Löschung ist die PS-Prioritätsschaltung 32 wahlweise übersteuert, damit sichergestellt wird, daß die Prioritäts-Zuteilung im Vorgriff dem mit der höchsten Rangfolge anfordernden Gerät gewährt wird, das als nächstes zum Dienst auffordert.
In den Figuren 6a bis 6f, die gemeinsam die Figur 6 bilden, sind die Signale von fünf Speicherzyklen 1 bis 5 als Beispiel aufgetragen.
- 10 -
609837/0861
Da die PS-Prioritätsschaltung 32 beim Austausch der Prioritäten auf die vorhergehenden Anforderungssignale aus den Geräten R? bis RO reagiert, sind in den zeitlichen Auftragungen der Figur 6 die folgenden Bedingungen angenommen:
Im Speicherzyklus 1 sind die anfordernden Geräte RO, Rl und R5 aktiv, während die Geräte R2, R3, R4, R6 und R7 inaktiv bleiben; es fordern also gemäß der Tabelle C nur die Geräte R5, Rl und RO zum Dienst auf. Die Prioritätsbits PO und Pl sind aktiv, und das Prioritätsbit P2 bleibt inaktiv; somit war gemäß der Tabelle B dem anfordernden Gerät R3 zuletzt die Priorität zuerkannt. Die Speicheranzeiger Sl und S4 sind aktiv und die Speicheranzeiger SO, 32 und S3 inaktiv; das anfordernde Gerät R3 griff zuletzt dem Gerät R2 und gemäß der Tabelle D das Gerät R3 oder R2 zuletzt dem Gerät Rl oder RO vor.
Bemerkung:
Unter den zuvor genannten Bedingungen ergibt sich, daß das mit der höchsten Priorität anfordernde Gerät R5 die Priorität erhält.
Im Speicherzyklus 2 sind die anfordernden Geräte RO, Rl, R2 und R3 aktiv, während die Geräte Kk, R5, R6 und R7 inaktiv bleiben; ferner sind die Prioritätsbits PO und P2 aktiv, und das Prioritätsbit Pl ist inaktiv; schließlich sind die Speicheranzeiger Sl und S4 aktiv und die Speicheranzeiger SO, S2 und S3 inaktiv.
Unter diesen Voraussetzungen wird im Speicherzyklus 2 dem anfordernden Gerät Rl die Priorität zugeteilt.
Im Speicherzyklus 3 sind die anfordernden Geräte RO, R2 und R3 aktiv, und die Geräte Rl, R4, R5, R6 und R7 bleiben inaktiv; ferner ist das Prioritätsbit PO aktiv,und die Prioritätsbits Pl und P2 sind inaktiv; schließlich sind die Speicheranzeiger SO, Sl und S2 aktiv und die Speicheranzeiger S3 und S4 inaktiv.
- 11 -
609837/0861
Wie man sieht, wird in diesem Speicherayklus 3 dem anfordernden Gerät R? die Priorität zuerteilt.
Im Speicherjsyklus 4 sind die anfordernden Geräte RO und R3 in Tätigkeit, während die anfordernden Geräte Rl, R2S R43 R5, R6 und R7 ruhen; ferner ist das Prioritatsbit Pi aktiv, und die Prioritätsbits PO und P2 sind inaktiv; schließlieh sind die Speicher-Anzeiger SO5 S2 und Sk aktiv und die Speicher-Anzeiger Sl und S3 inaktiv«
Unter diesen Voraussetzungen erhält das anfordernde Gerät RO die Priorität .
Im Speicherzyklus 5 ist allein das anfordernde Gerät R3 aktiv, während die Geräte RO, Rl, R2, R4, R5, R6 und R7 untätig sind; die drei Prioritätsbits PO, Pl und P2 sind inaktiv, und ebenfalls ist allein der Speicher-Anaeiger S2 aktiv, während die Speicher-Anzeiger SO, Sl, S3 und S4 inaktiv bleiben.
Unter diesen Umständen fordert nur das Gerät R3 zum Dienst auf, wobei der Speicheranzeiger S2 unberücksichtigt bleibt, und erhalt allein die Priorität.
Um die Folge der in einem Speicherzyklus auftretenden Arbeitsschritte innerhalb der Prioritätsschaltung32 besser zu verstehen, seien die anschließend aufgezählten zeitlichen Beziehungen betrachtet:
1. Von dem Einspeissignal RX auf tiefem Niveau in der Leitung 66 der Figur 3 werden die Prioritäts-Flipflops 40-7 bis 40-0 des Priori täts-Abfrageregisters 40 gesetzt bzw. gelöscht, was durch Signale festgelegt wird« die in Leitungen 40-0-0 bis 40-7-0 aus den anfordernden Geräten RO bis R7 herankommen. Ein auf einer Leitung 70 der Figur 5 auftretendes neues Prioritätsspeicher-Einspeissignal setzt bzw. löscht die Flipflops 60-4 bis 60-8 des Prioritätsspeicher-Generators 46 in Abhängigkeit vom Setz- bzw. Löschzustand der Flipflops 60-0, 60-1, 60-2, 60-3 baw» 60-9,wodurch die neuen Speicheranzeiger SO bis
- 12 -
609837/0861
S4 über Leitungen 60-4-1, 60-6-1, 60-7-1, 6ö-8~X bsw. όΟ-5-l ausgegeben werden.
2. In Abhängigkeit vom aktiven bsw. inaktiven Zustand der Speicheransseiger SO bis S4 und vom Setz- bzw. Laschaustand der Prioritäts-Flipflops 40-7 bis 40-0 des Prioritats-Abfrageregisters 40 werden über die ODER-Glieder 50, 51 und 52 des 3Bit-Priuritäts«Verschlüsselers 42 die Prioritätsbits PO, Pl und P2 aktiv bsw. inaktiv geschaltet, durch die de.«1 anfordernden Gerät RX die Priorität zuerkannt wird.
3. Wie durch die neuen Prioritatabits PO, Pl und P2 festgelegt ist, werden die Ausgangssignale des l-aus-8-Decodierers 44 geschaltet.
4. Wie von den neuen Auegangssignalen des l-aus-e-Decodierers 44 festgelegt ist, werden die ODER-Glieder 74 bis 78 des Prioritäts-Speichergenerators 46 geschaltet.
5. Von einem in einer Leitimg 72 auftretenden Weiterschaltsignal werden die Flipflops 60~0, 60-I, 60-2, 60-3 und 60-9 des Prioritäts-Speichergenerators 46 gesetst bzw. gelöscht, wie durch die Ausgangssignale des l-aus-8-Decodierers 44 und der ODER-Glieder 74 bis 78 festgelegt ist.
6. Am anfordernden Gerät RX, dem die Priorität zugeteilt Ist, verschwindet das Signal, das den Leitungen 40-0-0 bis 40-7-0 aufgeprägt war.
Wie bereits erwähnt, wird der Speichersyklue 1 durch ein Einspeissignal von tiefem Niveau in der Leitung 66 (Figur 3) und durch ein Prioritätsspeicher-Einspeissignal von tiefem Niveau L in der Leitung 70 (Figur 5a) in Gang gesetzt» Wenn außerdem das RX-Einsehaltsignal von tiefem Niveau L zu dem Einspeissignal in der Leitung 66 hinzukommt, werden alle aktiven, der Prioritätsanforderung dienenden Sig-
- 13 ·■·
609837/0861
nale von hohem Niveau H, die von den anfordernden Geräten RO bis R7 auf die Leitungen 40-0-0 bis 40-7-0 gebracht werden, in die Prioritäts-Flipflops 40-0 bis 40-7 des Prioritäts-Abfrageregisters 40 eingespeist. Unter den obigen Voraussetzungen bringen allein die Geräte RO, Rl und R5 ein Anforderungssignal auf die Leitungen 40-0-0, 40-1-0 und 40-5-0. und setzen folglich die Prioritäts-Flipflops 40-0, 40-1 und 40-5, während die Prioritäts-Flipflops 40-2, 40-3, 40-4, 40-6 und 40-7 zurückgeatel3.t werden. Gemeinsam wird das neue Prioritätsspeicher-Sinspeissignal über die Leitung 70 den Eingangaklemmen E der Flipflops 60-4 bis 60~8 des Prioritäts-Speichergenerators 46 ztigeleitet, die in Abhängigkeit vom Setz- bzw. Löschaustand der Flipflops 60-0 bis 60-3 und 60-9 in den entsprechenden Setz- bzw. Loschsustand eingestellt werden. Da die Flipflops 60-1 und 60-2 gesetzt und die Flipflop?? 60-0, 60-3 und 60-9 gelöscht waren, werden nur die Flipflops 6O--5 und 60-6 in den Setaaustand gebracht, während die Flipflops 60-4, 60-? und 60-8 gelöscht bleiben.
In Abhängigkeit von den Speicher-Anzeigern SO bis S4 und dem Zustand der Prioritäts-Flipflops 40-0 bis 40-7 des Prioritäts-Abfrageregisters 40 werden als nächstes die Prioritätsbits PO, Pl und P2 Über die ODER-Glieder 50, 51 und 52 des 3Bit-Prioritäts-Verschlüsselers 42 in den 1- bzw. 0-Zustand geschaltet, wobei die Tabelle C angibt, daß in diesem Fall die Prioritätsbits PO und P2 aktiv, also auf hohem Niveau sind, während das Prioritätsbit Pl auf das niedrige Niveau L geschaltet ist. Da die binäre Ziffernfolge 101 der Dezimalzahl 5 entspricht, bedeutet dies, daß das Gerät R5 als nächstes die Priorität erhält« Zu diesem Zeitpunkt oder bald danach wird dem anfordernden Gerät R5 von der PS-Prioritätsschaltung 32 die Priorität zugeteilt.
Wenn dann die Prioritätsbits PO, Pl und P2 über die ODER-Glieder 50, 51 und 52 dem l-aus-8-Decodierer 44 zugeleitet werden, wird nur das UND-Glied 44-5 {Figur 4) geschaltet, während alle parallelen UND-Glieder 44-0 bis 44-4, 44-6 und 44-7 inaktiv bleiben. Das vom UND-Glied 44-5 abgegebene Signal tritt in das ODER-Glied 77 (Figur 5b) ein; die parallelen ODER-Glieder 74, 75, 76 und 78 sind inaktiv.
- 14 -
609837/0861
In Abhängigkeit der vcn diesen ODER-Gliedern 74 bis 78 abgegebenen Signalen werden die Flipflops 60-0, 60-1, 60-2, 60-3 und 60-9 des Priorität s-^Speichergenerators ij.6 gemeinsam mit dem tfeiterschaltsignal in der Leitung 72 der Figur 5b gesetst tozw. gelöscht. Da aus dem ODER-Glied 77 das aktive Signal zur Taktklemme C5 ferner auf einer Leitung 44-5-1 ein Signal zur Datenklemme D und das genannte Weiterschaltsignal zur Einschaltklenime E herangeführt werden, wird das Flipflop 60-3 gesetzt. Wegen der Abwesenheit eines aktiven Signales an den Taktklemmen C bleiben die Flipflops 60-1 und 60-2 gesetzt, während die Flipflops 60-0 und 6O~9 zurückgestellt sind. Schließlich unterdrückt das Gerät R5 sein aktives Anforderungssignal auf der zugehörigen Leitung 40-5-0 des Prioritäts-Abfrageregisters 40.
Wie beachtet sei, haben die Geräte Rl und R3 während des Speicherzyklus 1 zum Dienst dadurch aufgefordert, daß sie über ihre jeweilige Leitung 40-2-0 und 40-3-0 ein aktives Signal zur Anforderung der Priorität an das Prioritäts-Abfrageregister 40 abgegeben haben.
Im Speicherzyklus 2 geben gemäß den bereits gemachten Annahmen nur die Geräte RO bis R3 über die zugehörige Leitung 40-0-0, 40-1-0, 40-2-0 bzw. 40-3-0 je ein Anforderungssignal zum Setzen der Prioritäts-Flipflops 40-0 bis 40-3 ab. Über die Leitung 70 wird allen EIhschaltklemmen E der Flipflops 60-4 bis 60-8 gemeinsam das neue Prioritätsspeicher-Einspeissignal zugeleitet; diese Flipflups werden in Abhängigkeit vom Setz- bzw. Löschzustand der Flipflops 60-0 bis 60-3 und 60-9 in den entsprechenden Setz- bzw. Löschsustand gebracht. Wenn also die Flipflops 60-1 bis 60-3 gesetzt und die Flipflops 60-0 und 60-9 gelöscht sind, werden nur die Flipflops 60-5 bis 60-7 gesetzt, wobei die Flipflops 60-4 und 60-8 gelöscht sind.
Als nächstes werden in Abhängigkeit vcn den Speicheranzeigern SO bis S4 und dem jeweiligen Zustand der Prioritäts-Flipflops 40-0 bis 40-7 an den ODER-Gliedern 50, 51 und 52 die Prioritätsbits PO, Pl und P2 ausgegeben, von denen gemäß der Tabelle C das Prioritätsbit PO aktiviert ist und die beiden anderen Pl und P2 inaktiv sind. Oa
- 15 -
609837/0861
die binäre Ziffernfolge 100 der Deziraalaahl 1 entspricht, iiird de« anfordernden Gerät Bl als nächstem die Priorität anerkannt*
Die Prioritätsbits PO, Pl und P2 gelssgea als Ausgangssignale der ODER-Glieder 5O5 51 und 52 snsn l-au©-8-33ee©dierer 44, in dem allein das XJID-GIied 44-1 eingeschaltet wirds isährend alle anderen IMD-Ölieder 44-0 und 44-2 bis 44-7 inaktiv bleiben» Das ÜUB-Glied 44-1
schaltet die ÜDSE-GIieder 74 und 75 (Figur 5%) «in, wobei die parallelen ODER-Glieder 76 bis 78 inaktiv bleiben, ¥om Heiterschaltsigiial des Prloritäts-Speiehergenerators 46 werden $e nach der Aktivierung der zuvor bezeichneten ODIE-Slieder die Flipflops 60-0 bis 60-3 und 60-9 gesetzt bzw. gelöscht» In einzelnen empfängt das l'lipflop 60-0 dabei an seiner Taktfclenrne C das Signal, aus dem ODER-Glied 74, an seiner Datenklemse B ein Signal aus einer Leitung 44-1-0 und an seiner Einschaltkleane B das auvor beaeicnnete Weiterschalt signal aus der Leitung 72· Zusätzlich wird das Flipflop 60-1 deswegen zurückgestellt, weil an seiner Batenklemne B das inaktive ODER-Glied 76 liegt, Ehrend seiner Taktklenaae G liber das ODER-Glied 75 ein aktives Signal und seiner EinsenaltkleiaBie E über die Leitung 12 dasselbe Weitersclialtsignal iriLe den Flipflop 6Q-0 zugeleitet werden. Da außerdem keine aktiven Signale an den Taktklemnen C der Flipflops 60-2 und 60-3 erscheinen, bleiben diese gesetzt] und das Flipflop 60-9 bleibt gelöscht. Schließlich verschwindet in der zum Prioritäts-Abfrageregister 40 führenden Leitung 40-1-0 das Toa Gerät Rl herankomniende Anforderungssignal.
üb Speicherzyklus 3 werden von den anfordernden Geräten SO, R2 mad B3 über die Leitung 40-0-0, 40-2-0 bzw. 40-3-0 nur die Flipflops 40-0, 40-2 und 40-3 des Prioritäts-Abfrageregisters 40 gesetzt. Entsprechend dem Setz- bzw. Lösch zustand der Fllpflops OO-O bis 60-3 und 60-9 werden die Flipflops 60-4 bis 60-8 in Gegenwart eines neuen Prioritäts-Speichereinspeissignals an den Einsehaltklefflmen S gesetzt fczw. gelöscht. Da geiBäß den bereits aufgeführten Tcraussetzungen nur die Flipflops 60-0, 60-2 und 60-3 gesetzt waren, während die Flipflops 60-l und 60-9 gelöscht sind, werden nur die Flipflops 60-4, 60-6 und
9837/0881
6θ-7 gesetzt, und die Flipflcps 60-5 und 60-8 bleiben gelöscht. Als nächstes werden in Abhängigkeit von den Speicheranzeigern SO bis Sk die an den ODER-Gliedern 50, 51 und 5*. austretenden Prioritätsbits PO1 Pl und P2 entsprechend dem Seta- bzw. Löschsustand der Prioritätsflipflops 40-0 bis 40-7 geschaltet. Wie aus der Tabelle C hervorgeht, werden die Rrioritätsbits FO und P2 inaktiv und das Prioritätsbit Pl wird aktiv gemacht, Da die binäre 2iffernfolge 010 der Dezimalaahl 2 entsprichts wird nunmehr dein anfordernden Gerät R2 die Priorität zuerkannt .
Die neuen Prioritätsbits PO5 Pl und P2 laufen über die ODER-Glieder 50, 51 und 52 in den l-aus-8-Pecodierer 44 hinein, in dem nur das UND-Glied 44-2 aktiviert wird, während die anderen UND-Glieder 44-O5 44-1.? 44-3 bis 44-7 abgeschaltet bleiben.
Das Ausgangssignal des UND-Gliedes 44-2 wird den ODKR-Gliedern 75 und 76 zugeleitet, während die ODER-Glieder 74, 77 und 78 inaktiv bleiben. Anschließend werden in Abhängigkeit von den aus den ODER-Gliedern 74 bis 78 kommenden Signalen gemeinsam mit einem Weiterschaltsignal in der Leitung 72 die Flipflops 60-0, 60-1, 60-2, 60-3 und 60-9 gesetzt bzw. gelöscht. Im einzelnen erhält das Flipflop 60-1 an seiner Taktklemme C das Signal aus dem ODER-Glied 75, an seiner Datenklemme D ebenfalls ein aktives Signal aus dem ODER-Glied 76 und an seiner Einschaltklemme E das Weiterschaltsignal aus der Leitung 72, damit es gesetzt wird. Außerdem wird das Flipflop 60-2 durch das Signal aus dem ODER-Glied 76 an seiner Taktklemme C, durch die inaktivierte, zu seiner Datenklemme laufende Leitung 44-3-0 und durch das Weiterschaltsignal in der Leitung 72 an seiner Einschaltklemme E gelöscht. Da den Taktklemmen C kein aktives Signal zugeleitet wird, bleiben die Flipflops 6O-O und 60-3 gesetzt, und das Flipflop 60-9 bleibt zurückgestellt. Schließlich bricht das Gerät R2, dem die Priorität zugeteilt ist, sein Anf-..rderungssignal auf der Leitung 40-2-0 ab, die zum Prioritäts-Abfrageregister 40 läuft.
- 17 -
609837/0861
Unter den bereit3 genannten Bedingungen legen die Geräte RO und R3 im Speicherzyklus 4 auf die Leitungen 40-0-0 bzw. 40-3-0 je ein Anforderungssignal, von dem die Prioritäts-Flipflops 40-0 und 40-3 in den Setszrustand geschaltet v/erden. Ein neues Prioritäts-Speichereinspeissignal gelangt gleichzeitig zu den Einschaltklemraen E der Flipflops 60-4 bis 60-8, die je nach dem Sets- bzw» Löschzustand der Flipflops 60-0 bi3 60-3 und 60-9 gesetzt bzw*, gelöscht werden. Da in diesem Fall die Flipflops 60-0, 60-1 und 60-3 gesetst und die Flipflops 60-2 und 60-9 gelöscht sind, werden nur die entsprechenden Flipflops 6O-49 60-5 und 60-? gesetzt, während die Flipflops 60-6 und 60~8 gelöscht sindt
In Abhängigkeit vom Zustand der Speicheranseiger SO bis S4 und der Prioritäts-Flipflops 40-0 bis 40-7 werden die Ausgangssignale der ODER-Glieder 50, 51 und 52 als Prioritätsbits PO9 Pl und P2 aktiviert. Gemäß der Tabelle C werden jedoch in diesem Fall diese Prioritätsbit PO, Pl und P2 inaktiv gemacht. Da die binäre-Ziffernfolge 000 der Dezimalzahl 0 entspricht, wird als nächstes dem anfordernden Gerät RO die Priorität zuerkannt« Zu diesem Zeitpunkt oder kurss danach wird von der PS-Prioritätsochaltung 32 dem Gerät RO die Priorität erteilt.
Daraufhin werden die neuen Prioritätsbits PO, Pl und P2 aus den ODER-Gliedern 50, 51 und 52 au dem l-aus-8-Decodierer 44 geleitet, in dem allein das UND-Glied 44-0 aktiviert wird, während alle anderen UND-Glieder 44-1 bis 44-7 inaktiv gemacht werden. Vom Ausgangssignal des UND-Gliedes 44-0 werden die ODER-Glieder 74 und 75 beaufschlagt, während die ODER-Glieder 76 bis 78 inaktiv sind.
In Abhängigkeit der über die ODER-Glieder 74 bis 78 laufenden Signale des l-aus-8-Decodierers 44 werden anschließend beim Weiterschaltsignal in der Leitung 72 die Flipflops 60-0, 60-1, 60-2, 60-3 und 60-9 gesetzt bzw. gelöscht. Im einzelnen wird das Flipflop 60-0 von einem aktiven, aus dem ODER-Glied 74- kommenden Signal an seiner Taktklemme C, von einem inaktiven Signal aus der Leitung 44-1-0 an seiner Datenklemme D und von dem Weiterschaltsignal aus der Leitung 72 an
- 18 -
609837/0861
43 2806210
seiner Einsehaltklemme E. gelöscht. Außerdem wird das Flipfldp 60-1 von einem aktiven Signal aus dem ODER-Glied 75 an seiner Taktklefflae Ο, von einem inaktiven Signal aus dea ODER-Glied 76 an seiner Daten klemme D und von einem Weitersehaltsignal aus der Leitung 72 an sei ner Einschaltklemme E gelöscht. Wegen der Abwesenheit eines aktiven Signales an den Taktklemmen C bleibt das Flipflop 60-3 gesetzt und die Plipflops 60-2 und 60-9 bleiben zurückgestellt· Schließlich unterbricht das Gerät RO auf der Leitung 40-0-0 sein aktives Anforderungssignal.
Unter den gegebenen Voraussetzisngen legt das Gerät R3 ia Speicherzykl-us 5 ein Anforderungssignal auf die Leitung 40-3-0, von dem das Prioritäts-Flipflop 40-3 gesetzt wird*Gleichseitig wird das neue Prioritäts-Speichereinspeissignal von der Leitung 70 aus den Einschaltklemmen E der Flipflops 60~4 bis 60-8 zugeleitet, die in Abhängigkeit vom Setz- bzw» LSsehzustand der Flipflops 60-0 bis 60-3 und 60-9 entsprechend geschaltet werden. Da das Flipflop 60-3 gesetzt und die Flipflops 60-0, 60-1, 60-2 und 60-9 gelöscht sind» ist nur das entsprechende Flipflop 60-7 gesetat, während die Flipflops 60-4, 60-5, 60-6 und 60-8 zurückgestellt sind. Je nach dem Sustand der Speicheranzeiger SO bis S4 und der Flipflops 40-0 bis 40-7 werden die aus den ODER-Gliedern 50, 51 und 52 austretenden Prioritätsbits PO, Pl und P2 bestimmt. Gemäß der Tabelle C sind die Prioritätsbits PO und Pl aktiviert, während das Prioritätsbit P2 inaktiv ist; da die binäre Ziffernfolge 110 der Dezimalzahl 3 entspricht, wird die Priorität von der PS-Prioritätsschaltung 32 nunmehr oder anschließend dem Gerät R3 zuerkannt. Diese Prioritätsbits laufen dann von den ODER-Gliedern 50, 51 und 52 in den l-aus-8-Decodierer 44 hinein, von dea nur das -UND-Glied 44-3 aktiviert wird5 während alle anderen UND-Glieder 44-0, 44-1, 44-2, 44-4 bis 44-7 in den inaktiven Zustand gebracht werden. Vom Ausgangssignal des UND-Gliedes 44-3 werden die ODER-Glieder 75 und ?6 beaufschlagt, während die ODER-Glieder 74, 77 und 7 3 inaktiv sind.
- 19 -
609837/0 8 61
In Abhängigkeit vom Zustand der ODJ3R~Glieder 74 bis 78 und von den Signal ei} de.'. l-au3-8-Ilecoclierers 44 werden mit dem Weifcerschaltsignal in der Lsit'-ing 72 die Flipflops 60-0 bi« 60~3 und 60-9 gesetzt bzw. gelöscht. Im einzelnen wi:od das Flipflop 60-1 durch das aktive Signal aus den ODER-Glied 75 an der Taktklemme C5 durch das aktive Signal aus dem ODER-Glied 77 an der Datenklemme D und durch das Weiterschaltsignal aus der Leitung 72 an der Einsehaltklemme E gesetzt. Außerdem wird das Flipflop 60-2 vom aktiven Signal aus dem ODER-Glied 76 an der Taktklemme C5 durch die inaktive Leitung 44-3-0 an der Datenklemme D und das Weiterschaltsignal an der Einschaltklemme E gesetat. Wegen der Abwesenheit eines aktiven Signals an ihren Taktklemmen C bleibt das Flipflop 60-3 gesetzt, während die Flipflops 6O-O und 6O-9 gelöscht bleiben. Schließlich bricht das Gerät R3 an der zum Prioritäts-Abfrageregister 40 führenden Leitung 40~3-Q das aktive An?orderungs signal ab.
Zusammenfassend betrachtet, 1st zuvor eine Prioritätsschaltung erläutert, in der γοη acht Geräten R7 bis RO, die gleichzeitig den Zugriff auf einen zugeordneten Speicher begehrens die Priorität eines solchen Gerätes oder die Reihenfolge mehrerer Prioritäten nach verschiedenen Regeln ermittelt wird, die dann diesem oder diesen Geräten zugeteilt wird. Bei dem einen Verfahren werden die Prioritäten den Geräten R7 bis RO im Vorgriff oder numerisch abnehmender Reihenfolge zuerkannt, wob^i dem Gerät R7 die höchste Priorität und dem Gerät RO die niedrigste zukommt» Bei dem anderen Verfahren werden die anfordernden Geräte R7 bis RO funktionell in vier Gruppen mit je zwei Geräten unterteilt, wobei die Anforderungssignale aus den vier Gruppen 43 3s 2 und 1 im Vorgriff ausgewählt werden können; z. B. wird dann den Gruppen 4, 3, 2 und 1 in ihrer numerisch abnehmenden Folge die Priorität zuerkannt, wobei die Priorität zwischen den beiden Geräten R5 und R4 der Gruppe 3 ausgetauscht wird; wenn also zuletzt dem Gerät R5 die Priorität zuerkannt war, wird diese anschließend dem Gerät R4 innerhalb derselben Gruppe zugeteilt. Ebenso kann die Zuteilung der Prioritäten zxvischen zwei benachbarten Gruppen ausgetauscht werden.
- 20 -
609837/0861

Claims (4)

  1. FR 26062
    SPERRY RAND CORPORATION telefon: iss γ ε in ö23f7> Februar 1976 ERA-2183 $4 ρ 192024
    PATENTANSPRÜCHE
    Schaltung für die Zuteilung von Prioritäten mit einem Prioritäts-Abfrageregister, in dem aus R anfordernden Geräten je ein Anforderungssignal aufnehmbar und diesen in numerischkbnehmender Reihenfolge je eine Priorität zuteilbar ist, dadurch gekennzeichnet, daß dem Prioritäts-Abfrageregister (40) ein Prioritäts-Verschlüsseler (42) nachgeschaltet ist, von dem sowohl Prioritätssignale (P2 bis PO) erzeugbar sind, die das anfordernde Gerät (RX) angeben, dem zuletzt die Priorität zugeteilt war, als auch dasjenige Gerät (RY) feststellbar ist, dem als nächstem die Priorität zugeteilt wird, daß am Prioritäts-Verschlüsseler (42) ein Prioritäts-Speichergenerator (46) derart angeschlossen ist, daß in ihm die Prioritätssignale (P2 bis PO) des Gerätes (RX) aufnehmbar und Speicheranzeiger (S4 bis SO) erzeugbar sind, die zu dem Prioritäts-Verschlüsseler (42) zurückführbar sind, und daß von den Speicheranzeigern (S4 bis SO) der Prioritäts-Verschlüsseler (42) derart einstellbar ist, daß die aus dem Prioritäts-Abfrageregister (40) unmittelbar herankommenden Anforderungssignalo (R7 bis RO) in der Weise verschlüsselt werden, daß an Stelle des Gerätes (RX), dem die Priorität bislang zugeteilt war, einem anderen Gerät (RY) die Priorität zugeteilt wird, selbst wenn diesem Gerät (RY) in der numerisch abnehmenden Reihenfolge eine niedrigere Priorität als dem ersten Gerät (RX) zukommt.
  2. 2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß zumindest einige der R anfordernden Geräte in Gruppen mit je zwei Geräten unterteilt sind, und daß der Prioritäts-Verschlüsseler (42) von den Speicheranzeigern (S4 bis SO) derart einstellbar ist, daß die aus dem Prioritäts-Abfrageregister (40) unmittelbar herankommenden Anforderungssignale (R7 bis RO) in der Weise verschlüsselt werden, daß die Prioritätszuteilung zwischen den beiden Geräten innerhalb einer Gruppe und/oder zwischen zwei benachbarten Gruppen ausgetauscht wird.
    609837/0861
    SPERRT RAND CORPORATION $3, 17. Februar 1976 ERA-2183 - «T - ρ 192024
  3. 3. Schaltung nach dem Anspruch 2,dadurch gekennzeichnet, daß der Austausch der Prioritätszuteilung zwischen den anfordernden Geräten wahlweise im Prioritäts-Speichergenerator (46) derart übersteuerbar ist, daß einem Gerät (RY) in der numerisch abnehmenden Reihenfolge als nächstem mit Sicherheit die Priorität zugeteilt wird.
  4. 4. Schaltung nach dem Anspruch !,dadurch gekennzeichnet, daß die Prioritäts-Signale (P2 bis PO), die das anfordernde Gerät (RX) angeben, dem zuletzt die Priorität zugeteilt war, einem 1-aus-R-Decodierer (44) zuführbar sind, der dieses Gerät (RX) identifiziert und ein einziges, der Identifizierung dienendes Signal an den Prioritäts-Speichergenerator (46) weitergibt.
    609837/0861
DE2606210A 1975-02-18 1976-02-17 Schaltung für die dynamische Zuteilung von Prioritäten Expired DE2606210C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/550,800 US4009470A (en) 1975-02-18 1975-02-18 Pre-emptive, rotational priority system

Publications (3)

Publication Number Publication Date
DE2606210A1 true DE2606210A1 (de) 1976-09-09
DE2606210B2 DE2606210B2 (de) 1981-02-26
DE2606210C3 DE2606210C3 (de) 1981-11-26

Family

ID=24198613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2606210A Expired DE2606210C3 (de) 1975-02-18 1976-02-17 Schaltung für die dynamische Zuteilung von Prioritäten

Country Status (6)

Country Link
US (1) US4009470A (de)
JP (1) JPS6046750B2 (de)
DE (1) DE2606210C3 (de)
FR (1) FR2301872A1 (de)
GB (1) GB1530173A (de)
IT (1) IT1062903B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976109B2 (en) * 2003-04-16 2005-12-13 Neomagic Israel Ltd. Multi-level and multi-resolution bus arbitration

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152761A (en) * 1976-07-28 1979-05-01 Intel Corporation Multi-task digital processor employing a priority
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US4121285A (en) * 1977-04-01 1978-10-17 Ultronic Systems Corporation Automatic alternator for priority circuit
DE2963264D1 (en) * 1978-12-04 1982-08-19 Ibm Multiprocessor system with enqueue facility for access to sharable data facilities
FR2443722A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de priorite rotative dans un systeme de traitement de donnees
US4558412A (en) * 1978-12-26 1985-12-10 Honeywell Information Systems Inc. Direct memory access revolving priority apparatus
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4449183A (en) * 1979-07-09 1984-05-15 Digital Equipment Corporation Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
US4332011A (en) * 1980-03-17 1982-05-25 Cambridge Telecommunications, Inc. Data processing arrangement including multiple groups of I/O devices with priority between groups and within each group
US4554628A (en) * 1981-08-17 1985-11-19 Burroughs Corporation System in which multiple devices have a circuit that bids with a fixed priority, stores all losing bids if its bid wins, and doesn't bid again until all stored bids win
US4466058A (en) * 1981-10-02 1984-08-14 Ncr Corporation Method and apparatus for establishing priority between processing units having a common communication channel
JPS58225442A (ja) * 1982-06-25 1983-12-27 Toshiba Corp 優先順位制御回路
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
US4675812A (en) * 1983-02-14 1987-06-23 International Business Machines Corp. Priority circuit for channel subsystem having components with diverse and changing requirement for system resources
US4907149A (en) * 1983-07-22 1990-03-06 Texas Instruments Incorporated Dynamic redirection of interrupts
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
WO1985004967A1 (en) * 1984-04-19 1985-11-07 Rational Computer bus apparatus with distributed arbitration
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
DE3584690D1 (de) * 1984-06-20 1992-01-02 Convex Computer Corp Ein-/ausgabebus fuer rechner.
GB2167583B (en) * 1984-11-23 1988-11-02 Nat Res Dev Apparatus and methods for processing an array of items of data
US4829467A (en) * 1984-12-21 1989-05-09 Canon Kabushiki Kaisha Memory controller including a priority order determination circuit
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US5051946A (en) * 1986-07-03 1991-09-24 Unisys Corporation Integrated scannable rotational priority network apparatus
US4722046A (en) * 1986-08-27 1988-01-26 Amdahl Corporation Cache storage priority
US4974148A (en) * 1987-07-06 1990-11-27 Motorola Computer X, Inc. Bus arbiter with equitable priority scheme
CA1302584C (en) * 1987-07-30 1992-06-02 Alliant Computer Systems Corporation Parallel processing computer in which memory access priorities are varied
JPH0731623B2 (ja) * 1987-11-06 1995-04-10 ハネイウェル・ブル・インコーポレーテッド ロックアウト防止回路
US5016162A (en) * 1988-03-30 1991-05-14 Data General Corp. Contention revolution in a digital computer system
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
GB8815042D0 (en) * 1988-06-24 1988-08-03 Int Computers Ltd Data processing apparatus
US5257382A (en) * 1988-09-19 1993-10-26 Unisys Corporation Data bank priority system
US4972342A (en) * 1988-10-07 1990-11-20 International Business Machines Corporation Programmable priority branch circuit
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5095460A (en) * 1989-04-25 1992-03-10 Digital Equipment Corporation Rotating priority encoder operating by selectively masking input signals to a fixed priority encoder
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5146596A (en) * 1990-01-29 1992-09-08 Unisys Corporation Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
US5291614A (en) * 1991-09-03 1994-03-01 International Business Machines Corporation Real-time, concurrent, multifunction digital signal processor subsystem for personal computers
JPH06161873A (ja) * 1992-11-27 1994-06-10 Fujitsu Ltd 主記憶に対する複数のアクセスポイントのハングアップ処理方式
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5767866A (en) * 1995-06-07 1998-06-16 Seiko Epson Corporation Computer system with efficient DRAM access
US5877741A (en) * 1995-06-07 1999-03-02 Seiko Epson Corporation System and method for implementing an overlay pathway
US6204864B1 (en) 1995-06-07 2001-03-20 Seiko Epson Corporation Apparatus and method having improved memory controller request handler
EP0832459B1 (de) * 1996-03-15 2005-06-29 Sun Microsystems, Inc. Snoopbus für zerteite transaktionen und arbitrierungsverfahren
US5907862A (en) * 1996-07-16 1999-05-25 Standard Microsystems Corp. Method and apparatus for the sharing of a memory device by multiple processors
US5987601A (en) * 1997-02-14 1999-11-16 Xyron Corporation Zero overhead computer interrupts with task switching
KR100236948B1 (ko) * 1997-11-28 2000-01-15 이계철 셀 버스 조정 장치 및 방법
US6145033A (en) * 1998-07-17 2000-11-07 Seiko Epson Corporation Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value
US6119207A (en) * 1998-08-20 2000-09-12 Seiko Epson Corporation Low priority FIFO request assignment for DRAM access
EP1213650A3 (de) * 2000-08-21 2006-08-30 Texas Instruments France Auf aktueller Aufgabe basierte Prioritätsarbitrierung und Speicherverwaltungseinheit
US20030014474A1 (en) * 2001-05-30 2003-01-16 Mckaig Ray S. Alternate zero overhead task change circuit
US20040172631A1 (en) * 2001-06-20 2004-09-02 Howard James E Concurrent-multitasking processor
KR100486308B1 (ko) * 2003-08-21 2005-04-29 삼성전자주식회사 다양한 버스 중재 알고리즘을 프로그램 할 수 있는 아비터
US8521933B2 (en) * 2010-12-30 2013-08-27 Lsi Corporation Round robin arbiter with mask and reset mask
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549532B1 (de) * 1966-08-26 1971-08-05 Sperry Rand Corp Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten
DE2002165B2 (de) * 1970-01-19 1972-05-10 Siemens AG, 1000 Berlin u. 8000 München Datenverarbeitungsanlage, bei der programmunterbrechungen vorgesehen sind

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3333252A (en) * 1965-01-18 1967-07-25 Burroughs Corp Time-dependent priority system
US3544974A (en) * 1968-04-01 1970-12-01 Ibm Data processing system including buffered operands and means for controlling the sequence of processing of same
US3553656A (en) * 1969-06-03 1971-01-05 Gen Electric Selector for the dynamic assignment of priority on a periodic basis
US3573856A (en) * 1969-06-24 1971-04-06 Texas Instruments Inc Distributed priority of access to a computer unit
US3735357A (en) * 1970-09-18 1973-05-22 Ibm Priority system for a communication control unit
US3798591A (en) * 1971-09-28 1974-03-19 Gen Electric Co Ltd Access circuit for a time-shared data processing equipment
US3832692A (en) * 1972-06-27 1974-08-27 Honeywell Inf Systems Priority network for devices coupled by a multi-line bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549532B1 (de) * 1966-08-26 1971-08-05 Sperry Rand Corp Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten
DE2002165B2 (de) * 1970-01-19 1972-05-10 Siemens AG, 1000 Berlin u. 8000 München Datenverarbeitungsanlage, bei der programmunterbrechungen vorgesehen sind

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 17, Nr. 7, Dezember 1974, S. 2050 u. 2051 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976109B2 (en) * 2003-04-16 2005-12-13 Neomagic Israel Ltd. Multi-level and multi-resolution bus arbitration

Also Published As

Publication number Publication date
US4009470A (en) 1977-02-22
JPS6046750B2 (ja) 1985-10-17
FR2301872A1 (fr) 1976-09-17
GB1530173A (en) 1978-10-25
IT1062903B (it) 1985-02-11
DE2606210C3 (de) 1981-11-26
JPS51132733A (en) 1976-11-18
DE2606210B2 (de) 1981-02-26
FR2301872B1 (de) 1981-05-08

Similar Documents

Publication Publication Date Title
DE2606210A1 (de) Die prioritaet im vorgriff zuteilende schaltung
DE3300260C2 (de)
DE2856483C2 (de)
DE2162806C2 (de) Speichersteuereinheit zur vereinfachter Pufferung von Anforderungen der Ein- Ausgabekanäle
DE3300261C2 (de)
DE2230830C2 (de) Datenverarbeitungsanlage
DE2212501C2 (de) Einrichtung zur Übertragung asynchroner, digitaler Signale
DE2015971C3 (de) Datenverarbeitungsanlage mit einer Anzahl von zeitmultiplex von einem zentralen Rechenwerk bedienten virtuellen Prozessoren
DE2755952C2 (de)
EP0010194A1 (de) Wartungsschnittstelleneinrichtung für eine datenverarbeitende Anlage mit einer zentralen Verarbeitungseinheit und mit einem Dienstprozessor und Verfahren zu ihrem Betrieb
DE2912738A1 (de) System mit direkter uebertragung zwischen subsystemen
DE2750721A1 (de) Ein/ausgabe-system
EP0179936A1 (de) Verfahren und Einrichtung zur Steuerung einer Sammelleitung
CH638912A5 (de) Datenverarbeitungsanlage mit verteilter datenverarbeitung.
DE2161886A1 (de) Befehlsausführungssystem in einer elektronischen Datenverarbeitungsanlage
DE3049774C2 (de)
EP0050305B1 (de) Einrichtung zur Steuerung des Zugriffes von Prozessoren auf eine Datenleitung
DE3535436A1 (de) Arbitrationssystem fuer einen datenbus
DE1499206B2 (de) Rechenanlage
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE1424741B2 (de) Einrichtung zum Durchsuchen eines Datenspeichers
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE3013070A1 (de) Schaltung und verfahren zum empfang und zur bearbeitung von anforderungssignalen aus peripheren geraeten innerhalb einer datenverarbeitenden vorrichtung
DE3048414A1 (de) "schaltungsanordnung fuer eine datenverarbeitungsanlage"
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage

Legal Events

Date Code Title Description
OGA New person/name/address of the applicant
8326 Change of the secondary classification
C3 Grant after two publication steps (3rd publication)
8380 Miscellaneous part iii

Free format text: DIE PATENTSCHRIFT WEICHT VON DER AUSLEGESCHRIFT IN FOLGENDEN PUNKTEN AB: SP. 1, Z. 11: LETZTES WORT"HOECHSTEN" SP. 2, Z. 31: VORLETZTES WORT "SIGNALE" SP. 2, Z. 43: ERSTES DOPPELWORT "ANZEIGE-REGISTER" SP. 2, Z. 54: FUENFTES WO

8339 Ceased/non-payment of the annual fee