DE2606210B2 - Schaltung für die dynamische Zuteilung von Prioritäten - Google Patents

Schaltung für die dynamische Zuteilung von Prioritäten

Info

Publication number
DE2606210B2
DE2606210B2 DE2606210A DE2606210A DE2606210B2 DE 2606210 B2 DE2606210 B2 DE 2606210B2 DE 2606210 A DE2606210 A DE 2606210A DE 2606210 A DE2606210 A DE 2606210A DE 2606210 B2 DE2606210 B2 DE 2606210B2
Authority
DE
Germany
Prior art keywords
priority
signals
requesting
assigned
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2606210A
Other languages
English (en)
Other versions
DE2606210C3 (de
DE2606210A1 (de
Inventor
Arthur Fleps St. Paul Boehm
Michael West Saint Paul Danilenko
James Robert New Brighton Davis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Corp filed Critical Sperry Corp
Publication of DE2606210A1 publication Critical patent/DE2606210A1/de
Publication of DE2606210B2 publication Critical patent/DE2606210B2/de
Application granted granted Critical
Publication of DE2606210C3 publication Critical patent/DE2606210C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Die Erfindung betrifft eine Schaltung für die Zuteilung von Prioritäten mit einem Prioritäts-Abfrageregister, in dem aus R anfordernden Geräten je ein Anforderungssignal aufnehmbar und diesen in numerisch abnehmender Reihenfolge je eine Priorität zuteilbar ist, und dem ein Prioritäts-Verschlüsseler nachgeschaltet ist, von dem codierte Prioritätssignale erzeugbar sind, die das mit der höchsten Priorität anfordernde Gerät angeben.
Aus der deutschen Auslegeschrift 15 49 532 ist eine μ Schaltung bekannt, von der aus verschiedenen Geräten stammenden, zur Unterbrechung eines Programms auffordernden Signalen ein Vorrang, also einr Priorität zugeordnet wird. Eine typische Möglichkeit, den Vorrang diesen Unterbrechungssignalen zuzuteilen, besteht darin, allen übertragenden Ein-/Ausgabe-Kanälen je eine Nummer zuzuweisen, die den Grad des Unterbrechungsvorranges angibt. Die numerische Bezeichnung des jeweiligen Kanals zeigt also den Grad des Vorranges an. Beispielsweise besitzt das im Kanal 5 auftretende, zur Unterbrechung auffordernde Signal gegenüber dem im Kanal 12 erscheindenden Unterbrechungssignal den Vorrang und wird daher bei der Bearbeitung bevorzugt angenommen.
Bei einer derartigen Zuteilung der Prioritäten werden jedoch weder die in einem gegebenen Zeitpunkt auszuführende Aufgabe noch mögliche, sich ändernde Bedingungen im Gesamtsystem berücksichtigt Beispielsweise kann wegen einer Folgenbildung ein Gerät, das an einem Ein-/Ausgabekanal mit einer höheren Nummer angeschlossen ist, tatsächlich eine Bedienung vor einem Gerät benötigen, von dem ein Ein-/Ausgabekanal mit einer niedrigeren Nummer ausgeht Einem solchen Unterbrechungssystem mit festen Prioritäten fehlen also die vielseitigen Anwendungsmöglichkeiten, da es keine dynamischen Abänderungen des einmal festgelegten Vorranges zuläßt, der dem unterbrechenden Gerät zugeteilt ist.
Aus der Zeitschrift: »Proceedings of the Eastern Computer Conference« (9. bis 13. Dezember 1957), Seiten 129 und 130, ist bekannt, das zur Unterbrechung auffordernde Signal zum Setzen eines von insgesamt 64 Flipflops eines Anzeige-Registers zu benutzen. Auch hier wird die Priorität der anfordernden Signal durch den Ort des Flipflops, also durch die festen Positionen des Anzeige-Registers festgelegt Jedem Flipflop dieses Registers ist ein Flipflop eines Abschirmregisters parallel geschaltet, das vom Bedienenden des Rechenautomaten gemäß dem von ihm gewünschten Programm gesetzt bzw. zurückgestellt wird. Wenn das betreffende Flipflop dieses Abschirmregisters gesetzt ist, wird die Unterbrechung tatsächlich bewirkt; bei zurückgestelltem Flipflop wird jedoch die Unterbrechung, zu der das zugehörige Gerät aufforderte, also der Setzzustand des Flipflop im parallel geschalteten Anzeige-Registers wirkungslos gemacht Auf diese Weise kann der Bedienende über das Abschirmregister die Priorität des Unterbrechungssignals, die durch die Nummer bzw. den Ort des Prlipflop im Anzeige-Register festgesetzt ist, gemäß dem von ihm eingeführten Programm abändern.
Aus der deutschen Auslegeschrift 15 49 532 ist ferner bekannt, einen Satz peripherer Geräte an ein Leitwerk anzuschließen, das ein Register aufweist, in dem ein Code aus 3 Bits gerade gespeichert wird, der ein Prioritätsmaß angibt, das demjenigen Gerät zugeordnet ist, das im jeweiligen Augenblock mit der größten Priorität zur Unterbrechung auffordert. Mehrere derartige Leitwerke 1,2,... mgieichen Aufbaus sind mit einem Leitwerkwähler verbunden, der den Inhalt der zuvor genannten Register abtastet, um festzustellen, über welches Leitwerk unter den m Leitwerken ein peripheres Gerät mit der relativ höhsten Priorität zur Unterbrechung auffordert. Die Informationen, welches Leitwerk gerade in seinem Register den Code des vergleichsweise größten Unterbrechungsvorranges speichert, und welches Maß dieser Vorrang besitzt, werden einer von η parallel arbeitenden Rechenanlagen zugeleitet, die zuvor in Abhängigkeit von der Drin ^lichkeit des gerade im ihr bearbeiteten Programms ausgewählt wurde.
Aus der deutschen Auslegeschrift 20 02 165 ist eine Datenverarbeitungsanlage mit mindestens einem Verarbeitungswerk, einem Speicher und mit einer Dringlichkeits-Steuereinrichtung bekannt, die Eingänge für Anforderungen unterschiedlicher Dringlichkeit und einen Vergleicher zur Lieferung von Programmunterbrechsignalen aufweist, wenn die Dringlichkeit anstehender Anforderungen mit der des gerade laufenden Programmabschnittes verglichen wird. Die Eingänge aus peripheren Einrichtungen, aus dem Verarbeitungswerk oder aus einer parallel arbeitenden Datenverarbeitungsanlage, die die erstgenannte ergänzt, werden durch je eine von Betriebstaktsignalen zu öffnende Schaltstelle zu einem Eingangsregister geleitet, das für jede Dringlichkeitsstufe eine 1-Bitspeicherstelle zur Aufnahme einer Anforderung besitzt Die Speicherstellen dieses Eingangsregisters werden dann von einer Auswahlschaltung abgegriffen, wobei die Anforderung jeweils höchster Dringlichkeit ermittelt und an einen Codierer weitergegeben wird Der Codierer bildet dann aus der Angabe, welche Speicherstelle des Eingangsregisters die höchste Dringlichkeit ihrer Anforderung gerade zeigt, ein Codezeichen, das weit weniger Zeichenelemente besitzt, als Dringlichkeitsstufen vorgesehen sind. Dieses kürzere Codezeichen läuft zu seiner >5 weiteren Bearbeitung in den Vergleicher bzw. in ein Ausgangsregister hinein, dem ein Register des Verarbeitungswerkes nachgeschaltet ist. Dieses letztere Register übernimmt auf Grund der gegebenen Schalt, ng eine doppelte Funktion. Einmal hält es das aus der Dringlichkeits-Steuereinrichtung ausgegebene Codezeichen, das eine Information über die Anforderung von höchster Dringlichkeit beinhaltet, für seine Auswertung im Verarbeitungswerk bereit, und zum anderen hält es vorübergehend vom Verarbeitungswerk entwickelte Anforderungen fest, damit diese je nach ihrer Dringlichkeit über die zugehörige Schaltstelle in das Eingangsregister gelangen.
Bei allen diesen bekannten Schaltungen, bei denen eine nachgeschüttete Einrichtung bei der Wahrnehmung eines Code, der nur auf ein mit der höchsten Priorität anforderndes Gerät hinweist, zur Arbeit veranlaßt wird, besteht die Gefahr, daß ein Gerät, dem eine nur ein Grad der höchsten Priorität nachstehende Priorität zugeteilt ist, sehr lange Zeit warten muß, bis seine Anforderung zur nachgeschalteten Einrichtung durchgegeben und bearbeitet wird.
Aus einem Aufsatz von N.T. Christensen mit dem Titel: »Self-Adjusting Priority Resolver«, abgedruckt in der Zeitschrift: »IBM Technical Disclosure Bulletin«, so Band 17, Nr. 7 (Dezember 1974), Seiten 2050,2051, ist ein System mit zwei Rechnern, die körperlich identisch sind, bekannt, bei dem ein Mechanismus den beiden Rechnern stets von selbst eine unterschiedliche Priorität zuteilt, selbst wenn die Anforderungssignale der beiden Rechner gleichzeitig, also, im selben Zyklus auftreten. Hierbei wird dem einen Rechner die Priorität zugeteilt, während der andere Rechner, der dabei seine Priorität verliert, sie mit Sicherheit erhält, wenn das nächste Mal eine solche Konfliktsituation eintritt. Ein derartiger to Mechanismus besteht aus zwei Prioritätsklinken, die jeweils einem Rechner zugeordnet sind, und einer von der Klinke zum anderen Rechner führenden Leitung. Die übrige Schaltung sorgt dafür, daß sich die beiden Klinken stets in einem unterschiedlichen Zustand t>5 befinden. Unter dieser Voraussetzung werden sie nicht beeinflußt, wenn eine Anforderung zwischen den beiden Rechnern auftritt. Beim gleichzeitigen Auftreten zweier Anforderungen wird der Rechenanlage, deren Klinke sich im 1-Zustand befindet, die Priorität zugeteilt, während die Anforderung der anderen Rechenanlage unterdrückt wird. Zugleich wird aber der Zustand der beiden Klinken umgeschaltet, damit beim erneuten gleichzeitigen Auftreten zweier Anforderungssignale dann die a.idere Rechenanlage die Priorität erhält
Der Erfindung liegt die Aufgabe zugrunde, eine Prioritäts-Steuerschaltung anzugeben, von der die Prioritäten der anfordernden Geräte, die ihnen in numerisch abnehmender Foige zugeteilt sind, untereinander austauschbar gemacht werden, um übermäßig lange Wartezeiten eines anforderndes Gerätes auf die Zuteilung der jeweils höchsten Priorität auszuschalten.
Diese Aufgabe wird erfindungsgemäß durch einen zweiteiligen Prioritäts-Speichergenerator gelöst, der in seinem einen Teil Prioritäts-Informationen speichert die aus den vom Prioritäts-Verschiüsseler erzeugten codierten Prioritätssignalen abgeleitet sind, und der in seinem anderen, dem ersten unmittelbar in Reihe nachgeschalteten Teil aus den von ihm übernommenen Prioritäts-Informationen Speicheranzeiger erzeugt, die als Stellsignalfc dem Prioritäts-Vershlüsseler zur Abänderung der von ihm erzeugbaren codierten Prioritätssignale zuführbar sind.
Bei der bevorzugten Ausführungsform der Erfindung erzeugt der Prioritäts-Verschiüsseler drei Prioritätsbits, die sowohl zwecks Zugriff auf dem Hauptspeicher den der Datenwahl dienerden Multiplex-Geräten als auch zwecks Entschlüsselung einem 1-aus-8-Decodierer zugeleitet werden, der dasjenige der anfordernden Geräte festlegt, dem zuletzt die höchste Priorität zugeteilt wurde. Die Ausgangssignale des l-aus-8-Decodieren laufen dann zum Prioritäts-Speicherenerator, der die bisher zugeteilten, jeweils höchsten Prioritäten als Prioritäts-Informationen ansammelt und fünf Speicheranzeiger erzeugt die den gespeicherten Prioritäts-Informationen entsprechen. Diese Speicheranzeiger treten dann als Stellsignale in den Prioritäts-Verschiüsseler ein und schalten ihn dabei derart daß die Zuteilung der höchsten Priorität in der abgeänderten Weise vorgenommen wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden ausführlich erläutert. Es stellen dar:
F i g. 1 ein Blockschaltbild einer datenverarbeitende Einrichtung, in der die Erfindung angewendet wird,
F i g. 2 eine Schaltung für die Zuteilung der Prioritäten gemäß der Erfindung,
F i g. 3 ein logisches Schaltbild des Prioritäts-Abfrageregisters und des S-Bit-Prioritäts-Verschlüsselers der F i g. 2,
F i g. 4 ein logisches Schaltbild des 1-aus-8-Decodierers der F i g. 2,
F i g. 5 ein logisches Schaltbild des Prioritäts-Speichergenerators F i g. 2.
In der Schaltung gemäß der F i g. 1 arbeitet eine Zwischeneinheit 10 als Hilfsmittel, das einen Zugriff von acht anfordernden Geräten Rl bis RO auf eine von mehreren Hauptspeicherzellen 24, 26, 28 und 30 ermöglicht. Falls in diesem System zwei zentrale Rechenanlagen 12 und 14 mit je zwei Kanälen A und B als gesonderte anfordernde Geräte R 0 und R 1 bzw. R 2 und R3 und außerdem zwei Ein/Ausgabe-Geräte 16 und 18 mit je einem Kanal als einzelne anfordernde Geräte /?4 und R 5 betrachtet werden, können die Rechenanlagen 12 und 14 in weitem Sinne ein Hilfsmittel zur Bearbeitung der über die Zwischenein-
heit 10 erhaltenen Daten sein, während die Ein-/Ausgabe-Geräte 16 und 18 diejenige Anordnung darstellen, über die die äußeren peripheren Einrichtungen unter Einschaltung der Zwischeneinheit 10 zu den Zellen des Hauptspeichers Zugang erhalten. Außerdem ist als anforderndes Gerät Ä 6 ein Ausführungsteil 20 vorgesehen, der als Prüfgerät zur Ausübung der Operationen der Zwischeneinheit 10 und zur Zusammenarbeit mit den anderen Abschnitten der Fig. 1 wirksam ist. Als gemeinsamer Bestandteil der inneren Elektronik der Zwischeneinheit ist als anforderndes Gerät R7 ein Steuerteil 22 zur Steuerspannung der inneren Arbeitsweise der Zwischeneinheit 10 angeordnet, ist.
In der nachfolgender Tabelle A ist die Rangfolge der Prioritäten beschrieben, die von einer Prioritätsschaltung 32 innerhalb der Zwischeneinheit 10 im Vorgriff den anfordernden Geräten R 7 bis R 0 zugeteilt werden, die ihrerseits tatsächlich die Arbeitsweise der Zwischeneinheit 10 beeinflussen
Tabelle A
Rangfolge der Prioritäten im Vorgriff
höchste Priorität R 7 Steuerteil 22 14
Ausführungsteil 20 12
Ein-/Ausgabegerät 18 12
Ein-/ Ausgabegerät 16
Ä6
Ä5 Kanal Ader Rechenanlage 14
A4 Kanal A der Rechenanlage
A3 Kanal Bder Rechenanlage
R 2 Kanal A der Rechenanlage
Ri
niedrigste Priorität R 0
20
25
30
35
40
Rangfolge der Prioritäten im Austausch R 7 und R 6 greifen R 5, R 4, R 3, R 2, R1 und R 0 vor:
R 7 und R 6 werden ausgetauscht, wenn beide den Dienst anfordern; falls das Gerät R7 die letzte Zuteilung erhielt, wird R 6 die Priorität zugeteilt, bzw. wenn das Gerät R 6 die letzte Zuteilung erhielt, wird dem Gerät R 7 die Priorität zugeteilt
R 5 und R 4 greifen ferner R 3, R 2, R1 und R 0 vor:
R 5 und R 4 werden ausgetauscht, wenn von beiden zum Dienst aufgefordert wird; falls dem Gerät R 5 zuletzt die Priorität zugeteilt wurde, wird die Prioritlt dann dem Gerät RA zugeteilt, und wenn dem Gerät R 4 zuletzt die Priorität zverteilt war, wird sie dann dem Gerät Λ 5 gegeben.
R 3 oder R 2 wird gegen R1 oder R 0 ausgetauscht bzw. umgekehrt, wenn J? 3 oder R 2 und R1 oder RO fMneinsam den Dienst anfordern; falls dem Gerit A3 oder R2 zuletzt die Priorität zugeteilt war, wird sie nun dem Gerät H1 oder R 0 zugeteilt, und wenn sie zuletzt dem Gerät Al oder ÄO zuerteüt war, dann wird sie dem Gerät R 3 oder R 2 zugeteilt
A3 und R2 werden ausgetauscht wenn sie beide den Dienst anfordern; falls dem Gerät Λ 3 zuletzt die Priorität zugeteilt war, dann erhält das Gerät R R 2 die Priorität und wenn dem Gerät R 2 zuletzt R die Priorität zugeteilt wurde, dann wird sie dem R Gerit R 3 zugeteilt R
Al und ÄO werden ausgetauscht wenn beide 65 R Geräte zum Dienst auffordern; falls dem Gerät Al Rl zuletzt die Priorität zugeteilt wurde, dann wird sie R dem Gerät ÄO zugeteilt, und wenn das Gerät ÄO R zuletzt die Priorität erhielt, dann wird sie dem Gerät Λ 1 zugeteilt.
Wie man hinsichtlich der Rangfolge der Prioritäten sehen kann, kann die Prioritätsschaltung 32 auf zwei sich ausschließende Arten die Rangfolge der Prioritäten festlegen, nämlich im Vorgriff oder im Austausch. Beim Vorgriff wird den anfordernden Geräten R 7 bis ÄO die Priorität in numerisch absteigender Reihenfolge, nämlich vom Gerät R 7 von höchster Priorität zum Gerät RO von niedrigster Priorität zugeteilt. Andererseits ermöglicht die Prioritätsschaltung 32 einen Austausch der Prioritäten wobei der Vorgriff gewisser anfordernder Geräte innerhalb ihrer Gruppe umgedreht wird. Im Falle, daß die Ein-/Ausgabe-Geräte 16 und 18 gerade ständig den Dienst anfordern, stellt diese Anordnung sicher, daß das mit höherer Priorität anfordernde Gerät Ä 5 nicht das mit niedrigerer Priorität rufende Gerät Ä 4 an einem Zugriff zum Hauptspeicher über die Zwischeneinheit 10 mindert Unter diesen Umständen werden die Anforderungen der Geräte Λ5 und A4 ausgetauscht um sicherzustellen, daß beiden Geräten ein abwechselnder Zugriff gewährt wird. Außerdem ist ein Austausch der Priorität zwischen benachbarten Gruppen von anfordernden Geräten vorgesehen.
In der F i g. 2 ist eine Ausführungsform der Erfindung als Blockschaltbild mit in kleinem Umfang integrierten Schaltkomponenten dargestellt. Acht mit Vorrang anfordernde Signale aus den Geräten Ä7 bis ÄO werden über entsprechende Eingangsleitungen in einem Prioritäts-Abfrageregister 40 mit mehreren Flipflops empfangen, in die in Gegenwart eines Taktsignals aus der datenverarbeitenden Einrichtung das betreffende Anforderungssignal eingespeist wird. Hiernach werden diese Anforderungssignale zu einem 3-Bit-Prioritäts-Verschlüsseler 42 übertragen, der auf drei Leitungen drei Prioritätsbits P2 bis PO, die das Gerät Ä7 bis ÄO, wiedergeben, dessen Anforderungssignal anerkannt wurde (Tabelle B), an einen l-aus-8-Decodierer 44 weiterleitet, der sie entschlüsselt und sein Ergebnis als aktives Signal auf einer seiner acht Ausgangsleitungen an einen Prioritäts-Speichergenerator 46 weitergibt Der letztere erzeugt z. B. fünf Speicheranzeiger S4 bis 50, die über je eine Leitung zum 3-Bit-PrioritätsverschlQsseler 42 übermittelt werden und dessen Funktion in der Weise beeinflussen, daß unter dem. bereits erwähnten, übergeordneten Begriff der Prioritäts-Rangfolge die Prioritäten im Vorgriff oder Austausch zugeteilt werden. Diese Arbeitsweise ist vollständig durch die wahren Werte in der nachfolgenden Tabelle C wiedergegeben.
Tabelle B
Zugeteiltes,
anforderndes Gerät
Prioritätsbits
Pl P\
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
7 R6 R 5 A4 A3 Rl R 1 26 06 210 S3 52 51 50 8 Prioritätsbits Pl PO Zuget.
Anfd.
L X X X X X X X X X Pl H H RX
Tabelle C Prioritäls-Anforderungssignale X X X X X X H X X X H H H Rl
Rl H X X X X X RO X X X X H H L Rl
H L X X X X X X Speicheranzeiger L X X X H H L Rb
H L H L X X X X 54 X X X X H L H R6
L L H X X X X X X X H X X H L H RS
X L L H X X X X X X X X X H L L RS
L L X H X X X X X X L X X H L L Λ4
L L L L H L L X X X X X X H H H Λ4
L L L L H L X X X X X X X L H H A3
L L L L H X L X X X X H X L H H Λ3
L L L L H X X L X X X H X L H H Λ3
L L L L L H L X X X X X X L H L A3
L L L L L H X L X X X X X L H L Rl
L L L L X H L X H X X L X L H L Rl
L L L L X H X
I I
L X X
γ
X
γ
L
γ
X
γ
L H
I
L
II
Rl
L L L L L L M
H
X H Λ
X
Λ
X
Λ
χ
λ
H
L
ι
L
L
H
H
Rl
D 1
L L L L X X H L X X X χ X L
L
L H Λ 1
Λ1
L L L L X X H X
I
H X X X H L L H R 1
L L L L L L L L
X
X X X X X L L L R 1
L L L L L L X L H
ν
X X X L L L L Ä0
L L L L X X X X Λ
X
X X X L L L L RO
L L L L X X L H L X X X X L L L RO
L Signal von hohem Niveau; X = H L L = Signal L von tiefem Niveau. RO
L ijbei den Prioritätsbits. H X
L H X
H = L
H =
L =
L
zu vernachlässigen;
, _ .. t- ? bei den Speicheranzeigen.
In der Fig.3 sind das Prioritäts-Abfrageregister 40 und der 3-Bit-Prioritäts-Verschlüsseier 42 der Fig.2 durch logische Blockschaltbilder ausführlich dargestellt. Die mit Priorität rufenden Signale gelangen, wie bereits erwähnt, von den zugehörigen anfordernden Geräten Ä7 bis ÄO zu Prioritäts-Flipflops 40-7 bis 40-0 und setzen diese, wenn gleichzeitig ein Einspeisesignal RX auf tiefem Niveau L auf der Leitung 66 und ein ÄX-Schaltsignal mit ebenfalls tiefem Niveau auf der Leitung 68 aus dem datenverarbeitenden System zu den 55 entsprechenden Klemmen herankommen. Während die Speicheranzeiger 54 bis 50 aus dem Prioritäts-Speichergenerator 46 auf den Eingangsleitungen erscheinen, bildet der 3-Bit-Prioritäts-Verschlüsseier 42 in den ODER-Gliedern 52, 51 und 50 die binärcodierten Prioritätsbits PTL, Pi bzw. PO, die gemäß der Tabelle B das anfordernde Gerät R7 bis ÄO anzeigen, dem die Priorität zugeteilt werden solL
Ein ausführliches Blockschaltbild des l-aus-8-Decodierers 44 (Fig.2) zeigt die Fig.4, der die drei Prioritätsbits P2, Pi und PO aus dem 3-Bit-Prioritäts-Verschlüsseler 42 aufnimmt und an einem von acht UND-Gliedern 44-7 bis 44-0 ein einzelnes aktives, also
wahres Signal abgibt, das das anfordernde Gerät anzeigt, dem zuletzt die Priorität zugeteilt war. Beispielsweise sei angenommen, daß das Gerät, dem zuletzt die Priorität zugeteilt war, das anfordernde Gerät ÄO ist, so daß die auf den entsprechenden Leitungen aus dem 3-Bit-Priotitäts-Verschlüsseler 42 herankommenden Prioritätsbits PX Pi und PO gemeinsam Null sind. Unter diesen Umständen gibt der 3-Bit-Prioritäts-Verschlüsseler 42 in Leitungen 42-2, 42-1 und 42-0 je ein Signal von tiefem Niveau L an die ODER-Glieder 52, 51 und 50 ab, die ein Fehlersignal übertragen, in dem die Polung umgekehrt ist In diesem Zeitpunkt haben die Signale in Leitungen 52-0,51-0 und 50-0 ein tiefes Niveau und in Leitungen 52-1, 51-1 und 50-1 ein hohes Niveau. Beim Empfang dieser Signale ist allein das UND-Glied 44-0 des l-aus-8-Decodierers 44 imstande, ein aktives, also wahres Signal, dessen Polungen bereits angegeben sind, auf Ausgangsleitungen 44-0^0 bzw. 44-0-1 zu legen, während alle anderen UND-Glieder 44-6 bis 44-1 an ihren Ausgangsklemmen inaktive Fehlersignale hervorrufen, deren Polungen umgekehrt sind.
Tabelle D
Speicheranzeiger
FF
Zustand
Signalniveau Vorheriges Geschehen
SO
SO Si
ST
S2
52
53
53
60-4
60-4
60-6
60-6
60-7
60-7
60-8
60-8
60-5
60-5
Activ
Inactiv
Activ
Inactiv
Activ
Inactiv
Activ
Inactiv
Aciiv
Inactiv
L R 1 zuletzt vorgegrifr. R 0
H Λ 0 zuletzt vorgegrifi R 1
L A3 zuletzt vorgegrifr. R 2
H Rl zuletzt vorgegrifr. R 3
L RS zuletzt vorgegrifT. R 4
H Λ 4 zuletzt vorgegrifT. R 5
L Rl zuletzt vorgegrifT. R 6
H Λ 6 zuletzt vorgegriff. R 7
L R 3 od. R 2 zuletzt vorgegrifT. R 1 od. R 0
H Λ 1 od. Λ 0 zuletzt vorgegrifT. R 3 od. R 2
In der Fig. 5, die sich aus den Fig. 5A und 5B zusammensetzt, ist ein ausführliches Blockschaltbild des Prioritäts-Speichergenerators 46 (Fig.2) wiedergegeben, der. die vom l-aus-8-Decodierer 44 abgegebenen Fehlersignale aufnimmt, die das anfordernde Gerät angeben, dem zuletzt die Priorität zugeteilt war. Diese von den betreffenden UND-Gliedern 44-7 bis 44-0 des 1 -aus-8-Decodierers 44 (Fig.4) ausgehenden Signale (die gemeinsam mit den notwendigen Steuer- und Zeitgabesignalen aus der datenverarbeitenden Einrichtung dem Prioritäts-Speichergenerator 46 zugeleitet werden), erzeugen in Flipflops 60-9 bis 60-0 die Speicheranzeiger 54 bis 50, deren Bedeutung aus der Tabelle D hervorgeht.
Normalerweise wird die Zuteilung der Prioritäten ausgetauscht; je nach Wunsch kann jedoch die Zuteilung der Priorität mit Hilfe der folgenden einfachen Arbeitsgänge im Vorgriff stattfinden:
1. es wird der Leitung 62 ein Signal auf hohem Niveau //als Hauptlöschsignal zugeführt,
2. außerdem erscheint in einer Leitung 64 (F i g. 5) ein Dt/P/Z-Abschaltsignal auf hohem Niveau.
Von diesen beiden genannten Signalen werden alle Flipflops 60-9 bis 60-0 des Prioritäts-Speichergenerators 46 zurückgestellt, wodurch alle Speicheranzeiger 34 bis 50 auf das hohe Niveau gebracht also inaktiv gemacht werden, damit alle vorhergehenden Zuteilungen der Priorität unwirksam sind. Nach dieser Löschung ist sichergestellt, daß die Prioritäts-Zuteilung im Vorgriff dem mit der höchsten Rangfolge anfordernden Gerät gewährt wird, das 8 Is nächstes zum Dienst auffordert
Um die Folge der in einem Speicherzyldus auftretenden Arbeitsschritte besser zu verstehen, seien die anschließend aufgezählten zeitlichen Beziehungen 1-5 betrachtet:
1. Von dem Einspeisesignal RX auf tiefem Niveau in der Leitung 66 der F ig. 3 werden die Prioritäts-Flipflops 40-7 bis 40-0 des Prioritäts-Abfrageregisters 40 gesetzt bzw. gelöscht was durch Signale festgelegt wird, die in Leitungen 40-0-0 bis 40-7-0 aus den anfordernden Geräten R0 bis R 7 herankommen. Ein auf einer Leitung 70 der F ig. 5 auftretendes neues Prioritätsspeicher-Einspeisesignal setzt dzw. löscht die Flipflops 60-4 bis 150-8 des Prioritätsspeicher-Generators 46 in Abhängigkeit vom Setz- bzw. Löschzustand der Flipflops 60-0, 60-1, 60-2, 60-3 bzw. 60-9, wodurch die neuen Speicheranzeiger 50
bis S4 über Leitungen 60-4-1,60-6-1,60-7-1,60-8-1 bzw. 60-5-1 ausgegeben werden.
2. In Abhängigkeit vom aktiven bzw. inaktiven Zustand der Speicheranzeiger 50 bis 54 und vom Satz- bzw. Löschzustand der Prioritäts-Flipflops 40-7 bis 40-0 des Prioritäts-Abfrageregisters 40 werden über die ODER-Glieder 50,51 und 52 des 3-Bit-Prioritäts-Verschlüsselet 42 die Prioritätsbits PO, PX und P2 aktiv bzw. inaktiv geschaltet, wodurch einem der anfordernden Geräte RX die
Priorität zuerkannt wird.
3. Wie durch die neuen Prioritätsbits PO, Pl und P2 festgelegt ist, werden die Ausgangssignale des 1 -aus-8-Decodierers 44 geschaltet
-to 4. Wie von den neuen Ausgangssignalen des 1 -aus-8-Decodierers 44 festgelegt ist, werden die ODER-Glieder 74 bis 78 des Prioritäts-Speichergenerators 46 geschaltet
5. Von einem in einer Leitung 72 auftretenden Weiterschaltsignal werden die Flipflop 60-0, 60-1, 60-2, 60-3 und 60-9 des Prioritäts-Speichergenerators 46 gesetzt bzw. gelöscht wie durch die Ausgangssignale des 1-aus-8-Decodierers 44 und der ODER-Glieder 74 bis 78 festgelegt ist
6. Am anfordernden Gerät RX, dem die Priorität zugeteilt ist, verschwindet das Signal, das den Leitungen 40-0-0 bis 40-7-0 aufgeprägt war.
Zusammenfassend betrachtet, ist zuvor eine Prioritätsschaltung erläutert, in der von acht Geräten R 7 bis R 0, die gleichzeitig den Zugriff auf einen zugeordneten Speicher begehren, die Priorität eines solchen Gerätes oder die Reihenfolge mehrerer Prioritäten nach verschiedenen Regeln ermittelt wird, die dann diesem oder diesen Geräten zugeteilt wird. Bei dem einen Verfahren werden die Prioritäten den Geräten R 7 bis R 0 im Vorgriff oder numerisch abnehmender Reihenfolge zuerkannt, wobei dem Gerät R7 die höchste Priorität und dem Gerät RO die niedrigste zukommt Bei dem anderen Verfahren werden die anfordernden Geräte R 7 bis R 0 funktionell in vier Gruppen mit je zwei Geräten unterteilt, wobei die Anforderungssignale
aus den vier Gruppen 4, 3, 2 und 1 im Vorgriff ausgewählt werden können; z. B. wird dann den Gruppen 4, 3, 2 und 1 in ihrer numerisch abnehmenden Folge die Priorität zuerkannt, wobei die Priorität ausgetauscht wird; wenn also zuletzt dem Gerät R5 die Priorität zuerkannt wet, wird diese anschließend dem Gerät R 4 innerhalb derselben Gruppe zugeteilt. Ebenso kann die Zuteilung der Prioritäten zwischen zwei
zwischen den beiden Geräten R 5 und R 4 der Gruppe 3 5 benachbarten Gruppen ausgetauscht werden.
Hierzu 5 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Schaltung für die dynamische Zuteilung von Prioritäten mit einem Prioritäts-Abfrageregister, in dem aus mehreren anfordernden Geräten je ein Anforderungssignal aufnehmbar und diesen in numerisch abnehmender Reihenfolge je eine Priorität zuteilbar ist, und dem ein Prioritäts-Verschlüsseier nachgeschaltet ist, von dem codierte Prioritätssignale erzeugbar sind, die das mit der höchste Priorität anfordernde Gerät angeben, gekennzeichnet durch einen zweiteiligen Prioritäts-Speichergenerator (46), der in seinem einen Teil (60-0 bis 60-3 und 60-9) Prioritäts-Informationen speichert, die aus den vom Prioritäts-Verschlüsseier (42) erzeugten codierten Prioritätssignalen (PO bis P 2) abgeleitet sind, und der in seinem anderen, dem ersten unmittelbar in Reihe nachgeschalteten Teil (60-4 bis 60-8) aus den von ihm übernommenen Prioritäts-Informationen Speicheranzeiger (50 bis 54) erzeugt, die als Stellsignale dem Prioritäts-Verschlüsseier (42) zur Abänderung der von ihm erzeugbaren codierten Prioritätssignale (PO bis P2) zuführbar sind.
2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß zumindest einige der anfordernden Geräte in Gruppen mit je zwei Geräten unterteilt sind, und daß der Prioritäts-Verschlüsseier (42) von den Speicheranzeigern (54 bis 50) derart jo einstellbar ist, daß die aus dem Prioritäts-Abfrageregister (40) unmittelbar herankommenden Anforderungssignale (R 7 bis R 0) in der Weise verschlüsselt werden, daß die Prioritätszuteilung zwischen den beiden Geräten innerhalb einer Gruppe und/oder zwischen zwei benachbarten Gruppen ausgetauscht wird.
3. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß die Abänderung der codierten Prioritätssignale (PO bis P 2) dadurch unterdrückbar ist, daß dem Prioritäts-Speichergenerator (46) ein Hauptlöschsignal und seinem zweiten Teil zusätzlich ein Abschaltsignai (DUPH) zugeführt werden.
4. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß die Prioritäts-Signale (P 2 bis PO), die das anfordernde Gerät (RX) angeben, dem zuletzt die Priorität zugeteilt war, einem 1-aus-/?- Decodierer (44) zuführbar sind, der dieses Gerät (RX) identifiziert und ein der Identifizierung dienendes Signal an den Prioritäts-Speichergenerator (46) weitergibt.
DE2606210A 1975-02-18 1976-02-17 Schaltung für die dynamische Zuteilung von Prioritäten Expired DE2606210C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/550,800 US4009470A (en) 1975-02-18 1975-02-18 Pre-emptive, rotational priority system

Publications (3)

Publication Number Publication Date
DE2606210A1 DE2606210A1 (de) 1976-09-09
DE2606210B2 true DE2606210B2 (de) 1981-02-26
DE2606210C3 DE2606210C3 (de) 1981-11-26

Family

ID=24198613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2606210A Expired DE2606210C3 (de) 1975-02-18 1976-02-17 Schaltung für die dynamische Zuteilung von Prioritäten

Country Status (6)

Country Link
US (1) US4009470A (de)
JP (1) JPS6046750B2 (de)
DE (1) DE2606210C3 (de)
FR (1) FR2301872A1 (de)
GB (1) GB1530173A (de)
IT (1) IT1062903B (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152761A (en) * 1976-07-28 1979-05-01 Intel Corporation Multi-task digital processor employing a priority
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US4121285A (en) * 1977-04-01 1978-10-17 Ultronic Systems Corporation Automatic alternator for priority circuit
DE2963264D1 (en) * 1978-12-04 1982-08-19 Ibm Multiprocessor system with enqueue facility for access to sharable data facilities
FR2443722A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de priorite rotative dans un systeme de traitement de donnees
US4558412A (en) * 1978-12-26 1985-12-10 Honeywell Information Systems Inc. Direct memory access revolving priority apparatus
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4449183A (en) * 1979-07-09 1984-05-15 Digital Equipment Corporation Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
US4332011A (en) * 1980-03-17 1982-05-25 Cambridge Telecommunications, Inc. Data processing arrangement including multiple groups of I/O devices with priority between groups and within each group
US4554628A (en) * 1981-08-17 1985-11-19 Burroughs Corporation System in which multiple devices have a circuit that bids with a fixed priority, stores all losing bids if its bid wins, and doesn't bid again until all stored bids win
US4466058A (en) * 1981-10-02 1984-08-14 Ncr Corporation Method and apparatus for establishing priority between processing units having a common communication channel
JPS58225442A (ja) * 1982-06-25 1983-12-27 Toshiba Corp 優先順位制御回路
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
US4675812A (en) * 1983-02-14 1987-06-23 International Business Machines Corp. Priority circuit for channel subsystem having components with diverse and changing requirement for system resources
US4907149A (en) * 1983-07-22 1990-03-06 Texas Instruments Incorporated Dynamic redirection of interrupts
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
DE3590162T1 (de) * 1984-04-19 1986-08-07 Rational, Mountain View, Calif. Computer-Bus-Einrichtung mit verteilter Entscheidung
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
DE3584690D1 (de) * 1984-06-20 1992-01-02 Convex Computer Corp Ein-/ausgabebus fuer rechner.
GB2167583B (en) * 1984-11-23 1988-11-02 Nat Res Dev Apparatus and methods for processing an array of items of data
US4829467A (en) * 1984-12-21 1989-05-09 Canon Kabushiki Kaisha Memory controller including a priority order determination circuit
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US5051946A (en) * 1986-07-03 1991-09-24 Unisys Corporation Integrated scannable rotational priority network apparatus
US4722046A (en) * 1986-08-27 1988-01-26 Amdahl Corporation Cache storage priority
US4974148A (en) * 1987-07-06 1990-11-27 Motorola Computer X, Inc. Bus arbiter with equitable priority scheme
AU2022188A (en) * 1987-07-30 1989-02-02 Alliant Computer Systems Corporation Parallel processing computer in which memory access priorities are varied
JPH0731623B2 (ja) * 1987-11-06 1995-04-10 ハネイウェル・ブル・インコーポレーテッド ロックアウト防止回路
US5016162A (en) * 1988-03-30 1991-05-14 Data General Corp. Contention revolution in a digital computer system
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
GB8815042D0 (en) * 1988-06-24 1988-08-03 Int Computers Ltd Data processing apparatus
US5257382A (en) * 1988-09-19 1993-10-26 Unisys Corporation Data bank priority system
US4972342A (en) * 1988-10-07 1990-11-20 International Business Machines Corporation Programmable priority branch circuit
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5095460A (en) * 1989-04-25 1992-03-10 Digital Equipment Corporation Rotating priority encoder operating by selectively masking input signals to a fixed priority encoder
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5146596A (en) * 1990-01-29 1992-09-08 Unisys Corporation Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
US5291614A (en) * 1991-09-03 1994-03-01 International Business Machines Corporation Real-time, concurrent, multifunction digital signal processor subsystem for personal computers
JPH06161873A (ja) * 1992-11-27 1994-06-10 Fujitsu Ltd 主記憶に対する複数のアクセスポイントのハングアップ処理方式
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US6204864B1 (en) 1995-06-07 2001-03-20 Seiko Epson Corporation Apparatus and method having improved memory controller request handler
US5877741A (en) * 1995-06-07 1999-03-02 Seiko Epson Corporation System and method for implementing an overlay pathway
US5767866A (en) * 1995-06-07 1998-06-16 Seiko Epson Corporation Computer system with efficient DRAM access
EP0832459B1 (de) * 1996-03-15 2005-06-29 Sun Microsystems, Inc. Snoopbus für zerteite transaktionen und arbitrierungsverfahren
US5907862A (en) * 1996-07-16 1999-05-25 Standard Microsystems Corp. Method and apparatus for the sharing of a memory device by multiple processors
US5987601A (en) * 1997-02-14 1999-11-16 Xyron Corporation Zero overhead computer interrupts with task switching
KR100236948B1 (ko) * 1997-11-28 2000-01-15 이계철 셀 버스 조정 장치 및 방법
US6145033A (en) * 1998-07-17 2000-11-07 Seiko Epson Corporation Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value
US6119207A (en) * 1998-08-20 2000-09-12 Seiko Epson Corporation Low priority FIFO request assignment for DRAM access
EP1213650A3 (de) * 2000-08-21 2006-08-30 Texas Instruments France Auf aktueller Aufgabe basierte Prioritätsarbitrierung und Speicherverwaltungseinheit
US20030014474A1 (en) * 2001-05-30 2003-01-16 Mckaig Ray S. Alternate zero overhead task change circuit
US20040172631A1 (en) * 2001-06-20 2004-09-02 Howard James E Concurrent-multitasking processor
US6976109B2 (en) * 2003-04-16 2005-12-13 Neomagic Israel Ltd. Multi-level and multi-resolution bus arbitration
KR100486308B1 (ko) * 2003-08-21 2005-04-29 삼성전자주식회사 다양한 버스 중재 알고리즘을 프로그램 할 수 있는 아비터
US8521933B2 (en) * 2010-12-30 2013-08-27 Lsi Corporation Round robin arbiter with mask and reset mask
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3333252A (en) * 1965-01-18 1967-07-25 Burroughs Corp Time-dependent priority system
US3421150A (en) * 1966-08-26 1969-01-07 Sperry Rand Corp Multiprocessor interrupt directory
US3544974A (en) * 1968-04-01 1970-12-01 Ibm Data processing system including buffered operands and means for controlling the sequence of processing of same
US3553656A (en) * 1969-06-03 1971-01-05 Gen Electric Selector for the dynamic assignment of priority on a periodic basis
US3573856A (en) * 1969-06-24 1971-04-06 Texas Instruments Inc Distributed priority of access to a computer unit
DE2002165B2 (de) * 1970-01-19 1972-05-10 Siemens AG, 1000 Berlin u. 8000 München Datenverarbeitungsanlage, bei der programmunterbrechungen vorgesehen sind
US3735357A (en) * 1970-09-18 1973-05-22 Ibm Priority system for a communication control unit
US3798591A (en) * 1971-09-28 1974-03-19 Gen Electric Co Ltd Access circuit for a time-shared data processing equipment
US3832692A (en) * 1972-06-27 1974-08-27 Honeywell Inf Systems Priority network for devices coupled by a multi-line bus

Also Published As

Publication number Publication date
JPS6046750B2 (ja) 1985-10-17
DE2606210C3 (de) 1981-11-26
FR2301872A1 (fr) 1976-09-17
IT1062903B (it) 1985-02-11
DE2606210A1 (de) 1976-09-09
US4009470A (en) 1977-02-22
JPS51132733A (en) 1976-11-18
GB1530173A (en) 1978-10-25
FR2301872B1 (de) 1981-05-08

Similar Documents

Publication Publication Date Title
DE2606210B2 (de) Schaltung für die dynamische Zuteilung von Prioritäten
DE3300263C2 (de)
DE2313724C3 (de) Elektronische Datenverarbeitungsanlage mit einer Anzahl von Datengeräten, die mit einem gemeinsamen Kontroller nach dem Unterberechnungsprinzip verkehren
DE3300261C2 (de)
DE2607819C2 (de) Nachrichtenübertragung in einem zeitmultiplexen Schleifensystem
DE2209282A1 (de) Datenverarbeitungsanlage
DE2755371A1 (de) Ein/ausgabe-verarbeitungssystem
DE2912738A1 (de) System mit direkter uebertragung zwischen subsystemen
DE1424762B2 (de) Datenverarbeitungsanlage
DE3535436C2 (de)
DE3049774C2 (de)
DE3013070C2 (de) Schaltungsanordnung zur Bearbeitung von aus mehreren peripheren Geräten herangeführten Anforderungssignalen innerhalb einer datenverarbeitenden Einrichtung
DE2003150C3 (de) Prioritätsschaltung
DE1549474B2 (de) Anordnung in einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls
DE2335991B2 (de) Schaltung zur Lenkung eines zur Unterbrechung einer von mehreren Befehls-Recheneinheiten auffordernden Signals
DE3043012A1 (de) Einrichtung zum unabhaengigen betrieb mehrerer untereinheiten in einem informationsverarbeitungssystem durch verschiedene benutzer
DE3048414A1 (de) "schaltungsanordnung fuer eine datenverarbeitungsanlage"
DE1524181A1 (de) Abrufsystem fuer Ein- und Ausgabegeraete einer Datenverarbeitungsanlage
DE2311503A1 (de) Datenverarbeitungsanlage mit mehreren zentraleinheiten
EP0419723B1 (de) Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem
EP0447769A2 (de) Verfahren und Schaltungsanordnung zur Verwaltung gleicher Einheiten sowie Vermittlungselement
DE1762205C3 (de) Schaltungsanordnung für ein elektronisch gesteuertes Selbstwählamt
DE2833048A1 (de) Schaltungsanordnung zur aufnahme und abgabe von informationsdaten und signalisierungsdaten bei einer programmgesteuerten vermittlungszentrale
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE2719282C3 (de) Datenverarbeitungssystem

Legal Events

Date Code Title Description
OGA New person/name/address of the applicant
8326 Change of the secondary classification
C3 Grant after two publication steps (3rd publication)
8380 Miscellaneous part iii

Free format text: DIE PATENTSCHRIFT WEICHT VON DER AUSLEGESCHRIFT IN FOLGENDEN PUNKTEN AB: SP. 1, Z. 11: LETZTES WORT"HOECHSTEN" SP. 2, Z. 31: VORLETZTES WORT "SIGNALE" SP. 2, Z. 43: ERSTES DOPPELWORT "ANZEIGE-REGISTER" SP. 2, Z. 54: FUENFTES WO

8339 Ceased/non-payment of the annual fee