DE3043012A1 - Einrichtung zum unabhaengigen betrieb mehrerer untereinheiten in einem informationsverarbeitungssystem durch verschiedene benutzer - Google Patents

Description

Dipl.-Ing. RUDOLF SEIBERT

Rechtsanwalt u. Patentanwalt

Tattenbachstraße 9

8000 MÖNCHEN 22

Anwaltsakte 4096

Compagnie Internationale Pour L'Informatique CII - Honeywell Bull

F - 75960 Paris Cedex 20

Einrichtung zum unabhängigen Betrieb mehrerer Untereinheiten in einem Informationsverarbeitungssystem durch verschiedene Benutzer.

130026/03S7

Dipl.-lng. RUDOLF SEIBERT

Rechtsanwalt u. Patentanwalt Tattenbachstraße 9
8000 MÖNCHEN 22

Titel; Einrichtung zum unabhängigen Betrieb mehrerer Untereinheiten in einem Informationsverarbeitungssystem durch verschiedene Benutzer.

Die vorliegende Erfindung bezieht sich auf eine Unterteileinrichtung einer Zentraleinheit eines Datenverarbeitungssystems in von verschiedenen Anwendern benutzbaren Untereinheiten, wobei die Arbeitsweise der verschiedenen Untereinheiten unabhängig voneinander erfolgen soll.

Im besonderen bezieht sich die Erfindung auf Informationsverarbeitungssysteme, bei welchen die Verarbeitungseinheiten oder Multiprozessoren mit Speichereinheiten über gemeinsame Daten- und Adressenleitungen verbunden sind, wobei die Gesamtheit der Einheiten oder Prozessoren mit nur einer Speichereinheit und weiteren Einheiten zusammenarbeiten.

Die Zuteilung von Untereinheiten an einzelne Benutzer erfolgt bis heute über eine spezielle Hardware oder auch über spezielle logische Einrichtungen, wobei die Zuteilung abhängig von einer Steuerkonsole gesteuert wird,

130026/03S7

30A3012

wie es in dem Artikel "DIPS 1 System Supervision and Control", Zeile 20 in der Zeitschrift "Review of the electrical communication laboratories", Band 21, Heft 3 bis 4, März/April 1973 beschrieben ist. Dabei wird dem Informationsverarbeitungssystem eine der Lösung des jeweiligen logischen Problems jedem der Anwender eine geeignete Konfiguration gegeben. Der Zustand einer Verbindung einer Einheit mit einer anderen Einheit des Systems wird abhängig von dem Zustand der Schalter der Konsole des Operateurs modifiziert, und zwar entweder durch die direkte Betätigung von Hand dieser Schalter oder durch die Auslösung eines speziellen Konfigurationsprogrammes.

Entsprechend einer analogen Grundidee beschreibt das US-Patent 4 014 005 mit dem Titel "Configuration and control unit for a heterogeneous multisystem" eine Konfigurationseinheit CACV für Prozessoren unterschiedlichen Typs, welche mit periphären Einheiten durch verschiedene Eingangs- und Ausgangskanäle verbunden sind. Die Einheit der von der Konsole des Operateurs gesteuerten Konfiguration ist angeordnet an zentraler Stelle des Systems, um direkt mit allen Elementen des Systems mit Hilfe eines Kanalmultiplexers "Cross Bar" zusammenzuwirken. Diese Systeme passen sich schlecht Systemen an, welche um einen einheitlichen Bus angeordnet sind, im wesentlichen wegen den Multiplejciereinheiten, die im besonderen

den Aufbau dieser Systeme schwerfällig machen. 30

1 30026/0367

Umgekehrt wird eine rein logische Lösung oft in den um einen einheitlichen Bus organisierten Systemen verwendet. Sie besteht im Herstellen einer für jeden Anwender geeigneten Systemkonfiguration rein fiktiv zur Durchführung seiner Programme, welche er sich macht, dann einer speziellen Logik, der "virtuellen Maschinenmonitor Software". Bei dieser Lösung ist die tatsächlich verwendete Konfiguration des Systems oft sehr weit entferntvon derjenigen, die durch das virtuelle System dargestellt wird.

Dank dieser Lösung können mehrere Anwender ihre eigenen Arbeiten auf demselben reellen System abwickeln mit Aufruf unterschiedlicher Betriebssysteme . Es sei jedoch darauf hingewiesen, daß diese Lösung Nachteile für den Anwender hat, der die Konfiguration nicht kennt, die ihm zugeordnet ist. Ausserdem sind Störungen seines Betriebsprogrammes durch das Betriebsprogramm des benachbarten Benutzers zu befürchten. Um diese Mißstände zu verschleiern, wenden die Programmierer Schutzalgorithmen an, aber diese Lösung ist sehr schwer und nachteilig für die Verarbeitungsgeschwindigkeit dieser Systeme

Aufgabe der Erfindung ist es, eine Einrichtung anzugeben, mit welcher die zentrale Einheit einer Datenverarbeitungsanlage in eine Mehrzahl verschiedener Anwendern zugeordneten Untereinheiten derart aufgeteilt wird, daß jede Untereinheit unabhängig von jeder

anderen Untereinheit betrieben werden kann, wobei mit

130026/03S7

3P43012 9

einfachen Schaltgliedern eine gegenseitige Störung und insbesondere auch ein unberechtigter Datenaustausch sicher vermieden wird, obwohl die Untereinheiten alle mit ein- und demselben Betriebsprozessor und derselben Speichereinheit zusammenarbeiten.

Diese Aufgabe wird bei einer Einrichtung mit den Merkmalen des Patentanspruches 1 gelöst.

Bei der Enrichtung nach der Erfindung zum unabhängigen Betrieb mehrerer Untereinheiten durch verschiedene Benutzer, wobei die Untereinheiten Teil der Zentraleinheit einer Datenverarbeitungsanlage mit einem für alle Untereinheiten gemeinsamen über eine Bedienungskonsole steuerbaren Betriebsprozessor sowie einem gemeinsamen zur Speicherung der Daten und Programme aller Benutzer dienenden Programmund Datenspeicher, wobei Betriebsprozessor und Speicher mit allen Untereinheiten über Steuer-, Adress- und Datenbusse verbunden sind und jede Untereinheit einen eigenen Prozessor mit Ein- und Ausgabegliedern aufweist, gekennzeichnet durch das Zusammenwirken folgender Bauteile:

- eine Mehrzahl identisch aufgebauter Kennungselemente in jeder der Untereinheit . mit einem Speicherglied zur Speicherung der bei Inbetriebnahme einer Untereinheit über den Betriebsprozessor über mittelten Zugehörigkeitskennzeichen

^JW des Benutzers und mit Auslösegliedern zur Freigabe des Datenaustausches mit dem Datenspeicher, immer wenn der entsprechenden Untereinheit die höchste Priorität aller Systembenutzer zukommt,

130026/0367

- einen Kennzeichnungsspeicher zur Speicherung des Wertes der in Betrieb befindlichen Untereinheit in der Zentaleinheit der bei jeder Adressierung der Speichereinheit durch eine Untereinheit adressiert wird von der Nummer des Zugehörigkeitskennzeichens der Untereinheit und an seinem Ausgang ein Gültigkeitssignal abgibt zur Freigabe von Speicherzyklen für die gewünschte Operation,

- einen Steuerkreis innerhalb der Speichereinheit zur Auswahl des Untereinheitsenbenutzers mit der höchsten Priorität mit Speichergliedern für die Speicherung der Kennummern des Benutzers mit der Priorität, dessen Ausgang mit dem Adressen-, Daten- und Steuerbus zur übertragung der Kennummern des Untereinheitenbenutzers mit der höchsten Priorität an jedes Preigabeglied zum Austausch der Daten von jeder Kennungseinrichtung um die übertragung der Daten zwischen Untereinheit und Speichereinheit zu ermöglichen.

Bei der Einrichtung nach der Erfindung wird das vorgenannte Problem rein schaltungstechnisch also mit Hardware gelöst, was für den Benutzer wegen der Übersichtlichkeit der Gerätekonfiguration besonders bevorzugt wird.

Dabei kann die Einrichtung gemäß der Erfindung mit jedem Betriebssystem zusammenarbeiten in einer Konfiguration, die diesem zugeordnet ist, wobei eine

130026/0357

Störung benachbarter Betriebssysteme ausgeschlossen ist.

Daraus ergibt sich eine sehr große Verwendungsanpassung, da die verwendeten klassichen logischen Mittel zum Lösen dieser Probleme durch materielle Mittel ersetzt werden. Eine vernünftige Aufteilung von diesen Mitteln in dem System erlaubt eine vollständige Isolierung jeder Untereinheit des Systems, um dieses den Notwendigkeiten der Konfiguration jedes Anwenders anzupassen.

Die Erfindung wird besser verständlich mit Hilfe der folgenden Beschreibung, die sich auf die anliegenden Zeichnungen bezieht.

In diesen Zeichnungen zeigen:

Fig. 1 ein Informationsverarbeitungssystem, mit einer Zentraleinheit, die in eine Mehrzahl identischer

Untereinheiten unterteilt ist, von denen jede einem eigenen Anwender zuordenbar ist,

Fig.2a ein Schaltdiagramm zur Erläuterung der Anpassung des Kennungspeichers sowie der

Speichereinheit dem in der Fig. 1 dargestellten Informationsverarbeitungssystem,

Fig.2b die Einrichtung nach der Erfindung integriert mit der eigentlichen Anwenderuntereinheit der

Zentraleinheit,

130026/03S7

Fig. 3a eine Ausführung des verwendeten Prioritätsschaltkreises, wie er in der Steuereinheit des Speichers und in den Untereinheiten vorgesehen ist,

Fig. 3b eine Realisierungsmöglichkeit der in dem Prioritätsschaltkreis verwendeten Torschaltungen,

Fig. 3c eine Ausführungsmöglichkeit der in dem

ο Prioritätskreis verwendeten Kdierern und

Fig. 4 eine Ausführungsmöglichkeit der Folgeschaltung aus Fig. 2a.

Die in der Fig. 1 dargestellt Einrichtung enthält eine Zentraleinheit SCQ, die aus den Untereinheiten 3, 4 und 5 besteht. Jede Untereinheit ist zusammengesetzt aus einem Prozessor P und einer Kennungseinheit DC. Die Prozessoren können unterschiedliche Struktur aufweisen. Dabei können Prozessoren verwendet werden, wie sie beispielsweise als Typ 8080 von INTEL oder ZILOG 80 als Mikroprozessoren bekannt sind oder wie sie beschrieben sind in der US-PS 3 400 371. Die verschiedenen Untereinheiten sind durch eine Daten-, Adress- und Steuerleitung, genannt BUS (A, D, C), mit einer Steuereinheit 1- bis,einer Speichereinheit MMU 1 und einem Kennungsspeicher 2 verbunden.

130026/03S7

30430Ί2

Das zentrale System SC8 ist mit einer Eingabekonsole über einen Betriebsprozessor 6 verbunden. Dieser letztere kann eine analoge Struktur aufweisen, wie diejenige der Prozessoren, die das zentrale Untersystem SC8 bilden. Der Betriebsprozessor 6 ist mit dem BUS (A, D, C) verbunden, was einen unmittelbaren Zugriff zu dem Kennungsspeicher 2 ermöglicht.

Als Kennungsspeicher 2 ist ein RAM-Arbeitsspeicher vorgesehen (Abkürzung des englichen Wortes "Random Acces Memory"). Er enthält gespeichert die Kenrmngsparameter entsprechend den verschiedenen in dem Informationsverarbeitungssystem arbeitenden Untereinheiten, die von der Bedienungskonsole 7 gebildet und über den Betriebsprozessor 6 eingegeben werden. Die verschiedenen Prozessoren werden in der Zentraleinheit durch Nummern, welche im folgenden "Anwendernummer" genannt werden, gekennzeichnet. Jeder Prozessor teilt sich den Platz des Speichers MMU 1 mit den anderen Prozessoren. Der Zugriff zu dem Speicher MMU 1 durch die Prozessoren könnte in diesem

um

System gleichzeitig erfolgen und/einen Zugriffskonflikt zu verhindern, ist ein Prioritätskreis vorgesehen in der Steuereinheit der Speicher und dupliziert in jedem der Untereinheiten des Zentralsystems.

Wie später bei Beschreibung der Fig. 2a und 2b weiter ausgeführt werden wird, werden immer, wenn eine Untereinheit 3,.4 oder 5 die Aufforderung vom BUS (ADC) _zur Durchführung eines Zugriffes zu dem Speicher MMU erhält, zwei Maßnahmen durchgeführt, nämlich die Ken-

130026/0357

3P43012

j nungseinrichtung DC dieser Untereinheit adressiert den Kennungsspeicher 2 mit der ihr vom Operateur bei Inbetriebnahme zugeordneten Zugriffsanzeige im System und der Prozessor dieses Untersystems adressiert den Kennungsspeicher 2 mit Hilfe der Identifikationsnummer der Untereinheit.

Auf diese Verbindung der Werte gibt der Kennungsspeicher 2 seine Bereitschaft auf dem BUS (A, D, C) mit einer

]Q Ziffer, die, wenn der Zugriff korrekt ist, eine Wiederholung der Nummer des Untereinheitbedieners ist, welche diesen Speicher adressierte. Die auf diese Weise erhaltene Anwerxäernummer wird verglichen mit der Bedienungsnummer, die jede Untereinheit kennzeichnet. Natürlich allein die Untereinheit, die den BUS belegt hat, kennt das Kennzeichen, das durch den Konfigurationsspeicher ausgesandt wurde, als er diesen bestimmt hat und wird dadurch autorisiert zur Übernahme der durch den BUS (A, D, C) übertragenen Informationen zwischen ihm und dem Speicher MMU 1. Dieses System erlaubt deshalb eine vollständige Trennung der im Zentralsystem SC8 gebildeten Untereinheiten,die damit konkurrierend arbeiten können und sich den Speicherplatz des Speichers MMU 1 teilen, ohne daß ein übergriff einer Untereinheit auf die andere befürchtet werden müßte. Die Einzelheiten dieser Einrichtung sind dargestellt in den Fig. 2a und 2b.

Die Fig. 2a zeigt den Kennungsspeicher 2 und den Speicher MMU 1 verbunden mit der SpeicherSteuereinheit MCU 1- bis. Die Speichersteuereinheit MCU 1-bis ist direkt mit dem BUS (A, D, C) verbunden durch

130026/03S7

den Adressen -BUS A 10 mit 32 Leitungen, durch den Daten-BüS D 11 mit ebenfalls 32 Leitungen und durch einen Steuerleitung-BUS C 22 mit 16 Leitungen. Die Leitungen 0 bis 7 des BUS A 10 sind verbunden mit dem Eingang 1 des Speichers 2, während die Leitungen 8 bis 31 von diesem BUS mit dem Eingang 1 des Speichers MMU 1 verbunden sind, um eine Adressierung dieser Speicher zu ermöglichen. Die in dem Speicher 2 gelesenen Informationen erscheinen an seinem Ausgang 2, wenn die im Speicher MMU 1 gelesenen und geschriebenen Informationen übertragen werden über die Leitung D 2, die diesen Speicher mit der Steuereinheit MCU 1-bis verbindet. Die Speicher 1 und 2 sind MOS-Arbeitsspeicher, wobei MOS als Abkürzung für den englischen Begriff "Metal Oxyd Semi conductor" steht. Ein Speicher dieses Typs kann beispielsweise bezogen werden von Texas Instrument unter der Bezeichnung TMS 4062.

Die 10 Leitungen des Steuerleitung-BUS C 22, die von 0 bis 15 nummeriert sind, sind alle verknüpft mit einer Untereinheit. Wenn eine Untereinheit einen Zugriff zu dem Speicher MMU 1 verlangt, wird eine logische 1 auf dem Leiter des BUS C positioniert, welcher mit ihr verknüpft ist. Auf diese Weise können jedoch zu jedem Zeitpunkt auf dem BUS C mehrere Untereinheitenanwender gleichzeigtig anfragen. Da zu dem gegebenen Zeitpunkt nur ein einziger Anwender das Recht haben kann, den Zugriff zum Speicher MMU 1 zu verlangen, wählt ein Prioritätskreis 19, der direkt mit 16 Leitungen des BUS C 22 ver-

130026/0367

3P43012

bunden ist, den Leiter der höchsten Ordnungszahl zwischen den Leitern des BUS 10 aus, die den logischen Wert 1 haben und der dann dem üntereinheitbenutzer entspricht, der die höchste Priorität hat. Die Ordnungszahl des ausgewählten Leiters ist kodiert in einer Binärform mit 4 Bits durch den Prioritätskreis 19. Die Steuereinheit 1- bis enthält gleichzeitig einen Wiederholer 9 zum Synchronisieren der verschiedenen notwendigen Steuerungen zur Befriedigung der Operationsanforderungen jedes Untereinheitbenutzers in dem Speicher MMU₁. Allein die Phasen O- und O des Wiederholers dienen zur Lösung des durch die Erfindung gesetzten Problems, welches im Unterteilen des Speicherplatzes im Speicher MMU 1 zwischen mehreren parallel arbeitenden Untereinheiten unter vollständiger Trennung der Untereinheiten untereinander liegt. Die Zwischenphasen zwischen O₁ und 0 können verwendet werden zum Beispiel zum Freigeben des BUS (A, D, C), um diesen für andere Aufgaben frei zu haben. Der Ausgang 1 des Wiederholers liefert das Signal O₁ an den Eingang 2 der UND-Schaltung 23, an deren Eingang 1 das Signal H, das von einem nicht dargestellten Taktgenerator geliefert und der Verarbeitungseinheit gemeinsam zugeführt wird, und deren Eingang 3 verbunden ist mit dem Ausgang Q einer Kippschaltung B 30. Der Ausgang 4 der UND-Schaltung 23 ist verbünden mit dem Steuereingang C eines Registers 20, dessen Eingänge 1 verbunden sind mit den Aus-

gangen 2 des Schaltkreises 19. Immer wenn die Eingänge 2 und 3 der Torschaltung 23 angesteuert sind,

13002 6/0367

überträgt der Ausgang 4 dieser Torschaltung das Taktsignal H an den Eingang C des Registers 20 und die Ziffer des Benutzers mit der größten Priorität, die durch den Prioritäteschaltkreis 19 bestimmt ist, wird dabei in das Register 20 eingegeben. Der mit 1 zu stellende Eingang J der Kippschaltung B 30 ist mit dem Ausgang 2 des Kennungsspeichers verbunden und sein mit 0 zurückzustellender Eingang K ist verbunden mit dem Ausgang η des Wiederholers 9, der das Signal O_n liefert. Eine Torschaltung 25 der Steuereinheit 1- bis erlaubt die Übertragung der zu lesenden oder zu schreibenden Informationen zwischen dem Speicher MMU 1 und dem BUS (A, D, C). Sie wird gesteuert über ihren Elngang 3 durchdas Signal O_n, welches vom Wiederholer ausgesandt wird.

Die Fig. 2b zeigt eine Untereinheit SE_N„, welche aufgebaut ist aus einer Verarbeitungseinheit (Prozessor) CPU 16 und einer Kennungseinheit DC. Die Verarbeitungseinheit CPU 16 und die Einrichtung DC sind verbunden mit dem BUS (ADC) in Fig. 2a durch den BUS A 13, den BUS D 12 und den BUS C 26.

Die Kennungseinheit DC setzt sich zusammen aus einem ersten Kodierer 15, welcher in dem dargestellten Beispiel durch 4 Schalter gebildet wird, deren Zustand "geöffnet" oder "geschlossen" eine feste binäre Kombination bildet, welche verwendet wird zur Identifikation der Untereinheit SEN + 1, wenn ein Zugriff

130026/0357

zu dem Speicher MMU .. gefordert wird. Der Zustand des Kodierers 15 erscheint auf seinen Ausgangsleitungen 0 bis 3 und wird übertragen zu den Eingängen 4 bis 7 einer Vergleichseinrichtung 14. Die Eingänge 0 bis 3 der Vergleichseinrichtung 14 sind direkt verbunden mit Leitern 0 bis 3 des Daten-BUS D 12. Die Leiter 4 bis 31 dieses Daten-BUS D sind über die Leitung D 4 mit dem Eingang 1 der Torschaltung 17 verbunden, das über das Signal HIT»,

IQ das vom Ausgang 8 der Vergleichseinrichtung 14 geliefert wird, gesteuert wird. Der Ausgang 3 der Torschaltung 17 überträgt die über die Leitung D 4 zugeführten Daten auf die Leitung D 6 zum Eingang DI der Verarbeitungseinheit CPU 16. Die Leitungen 4 bis 31 des Datenbus (BUS D 12) sind auch mit der Datenleitung D_Q verbunden, was eine Übertragung der Daten zu der Verarbeitungseinheit über den BUS D ermöglicht. Die Verarbeitungseinheit CPU 16 ist mit dem BUS A 13 verbunden (Leitungen 4 bis 31 über die Adressenleitung A^) .

Die Leitungen 4 bis 7 des BUS A 13 übertragen die Nummer der Untereinheit, immer wenn die Leitungen 8 bis 31 die Adresse des in dem Speicher MMU 1 gesuchten Wortes übertragen.

Ein Register 21 ist zur Speicherung der Kennummer bestimmt, die durch den Betriebsprozessor 6 abhängig von der Bedienungskonsole 7 eingegeben wird. Die Ausgänge des Registers 21 sind direkt mit Leitungen 0 bis 3 des BUS A 13 verbunden zur Übertragung der Kennummer auf den BUS ( A D C).

130028/0367

] Die Untereinheit SEN + 1 enthält weiter einen Prioritätsschaltkreis 27, der eine Wiederholung des Prioritätsschaltkreises 19 innerhalb der Steuereinheit 1- bis darstellt. Der Eingang 1 des Prioritätsschaltkreises 27 ist verbunden mit dem BUS C 26. Der Ausgang 2 des Prxoritätsschaltkreises 19 ist verbunden mit dem Eingang 1 eines Speicherregisters 28 zur Speicherung der ausgewählten Anwendernummer, dessen Ausgänge 2 bis 5 verbunden sind mit den Ein-

IQ gangen 0 bis 3 einer Vergleichseinrichtung 29.

Die Vergleichseinrichtung 29 ist andererseits mit ihren Eingängen 4 bis 7 mit den Ausgängen 0 bis 3 des Kodierers 15 verbunden. Immer wenn der Zustand der Schalter des Kodierers 15 übereinstimmt mit dem Zustand der Kippstufen des Registers 28, liefert die Vergleichseinrichtung 29 auf ihren Ausgang 8 ein Signal HIT₁ direkt an den Eingang HIT^ derVerarbeitungseinheit CPU 16. Der Ausgang DR der Verarbeitungseinheit 16 ist über einen Leiter des BUS C 26 verbunden, um den Prioritätsschaltkreis von jedem der Verarbeitungssysteme ein Signal zu geben und der Steuereinheit des Speichers, daß eine Berechtigung vorliegt.

Andererseits ist die Verarbeitungseinheit 16 verbunden mit anderen periphären Einheiten des Systems durch die Eingangs- und Ausgangsleitungen, die durch den BUS C/0 bezeichnet sind.

Alle.zum Aufbau der in den Fig. 2a und 2b notwendigen technologischen Elemente können aus üblichen elektronischen Bauteilen realisiert werden.

130026/0357

Man kann z.B. Baugruppen SN 54 51 95 zum Aufbau der Register 20 und 21, Baugruppen SN 54 367 zum Aufbau der Torschaltung 17, eine Baugruppe SN zum Aufbau des Dekodierers 18, die Baugruppe SN 54 zum Aufbau der Vergleichseinrichtungen 14 und verwenden.

Die Realisierung der Prioritätsschaltkreise 19 oder 27 ist in der Fig. 3a gezeigt.

Wie aus Fig. 3a zu ersehen, wird ein Prioritätsschaltkreis gebildet durch Torschaltungen P 0 bis P 15, von denen jeder auf einem Eingang mit der Leitung 1. verbunden ist, die dem Benutzer einer Untereinheit SE. zugeordnet ist. Zum Beispiels erhält die Torschaltung P_Q auf ihrem Eingang 2 die Leitung 1_Q, also die Nummer 0 des Benutzers dieser Untereinheit; die Torschaltung P 13 empfängt auf ihrem Eingang die Leitung I₁₃ entsprechend dem Benutzer des Untersystems 13 usw. Jede Torschaltung P, ist verbunden auf ihren Eingang 1 mit dem Ausgang 3 der Torschaltung P. + 1 der unmittelbar höheren Ordnungszahl, um die Priorität dem Untereinheitbenutzer der höheren Ordnungszahl zu geben, d.h.

das Wirksamwerden eines Prioritätsschaltkreises

von Benutzern, denen . eine niedrigere

Ordnungszahl zugeordnet ist, zu verhindern. Der Ausgang 3 von jeder Torschaltung P. ist an den Eingang 5 eines Kodierers Ci geführt, dessen Wirksamkeit darin besteht, auf seinen Ausgängen 6, 7, 8, die Binärkombination zu übertragen, die auf seinen

1 30026/0367

Eingängen 1 bis 4 eingestellt ist, wenn der Eingang 5 wirksam gemacht wird durch die entsprechende Torschaltung P.. Diese Kombination entspricht in Fig. 3a der Binärkodierung der Dezimalzahlen 0 bis 15 in der üblichen binären Zählung. Die Ausgänge 6 bis 9 der Kodierer C_Q bis C ₅ sind gemeinsam verbunden, so daß die kodierte Zahl der ausgewählten Untereinheit übertragen werden kann in das Register 20.

Die Fig. 3b zeigt den Aufbau einer Torschaltung P^, die einen Inverter enthält, der mit seinem Eingang 1 mit dem Eingang 1 der Torschaltung P^ und seinem Ausgang 2 mit dem Eingang 1 von einer UND-Schaltung 32 verbunden ist. Der Eingang 2 der UND-Schaltung 32 ist verbunden mit dem Eingang 2 der Torschaltung P₁, während sein Ausgang 3 verbunden ist mit dem Ausgang 3 der Torschaltung P..

Die Fig. 3c zeigt einen Kodierer C^. Er enthält Verstärker 33 bis 36 mit 3 Schaltzuständen. Diese Verstärker übertragen den Zustand 0 oder 1 von ihrem Eingang 1,wenn ihr Eingang 2 ausgesteuert ist durch das an dem Eingang 5 des Kodierers C. anliegende Signal und eine unbegrenzte Ausgangsimpeäanz, wenn der Eingang 5 nicht ausgesteuert ist. Die Eingänge 1 von jedem der Verstärker 33 bis 36 sind jeweils verbunden mit Eingängen 1 bis 4 des Kodierers C.. Die Ausgänge 3 von jedem der Verstärker 33 bis 36 bilden die Ausgänge 6 bis 9 des Kodierers C₁.

130026/0357

] Eine Darstellung der Folgeschaltung 9 in der Fig. 2a ist gezeigt in der Fig. 4. Diese Folgeschaltung enthält ein Schieberegister 37 mit η parallelen Ausgängen, wobei der Ausgang 1 das Signal O₁ und der Ausgang η das Signal O liefert. Der Ausgang von diesem Register ist zurückgekoppelt auf seinen Eingang. Im Augenblick der Auslösung des Registers wird eine am Eingang 1 anliegende logische 1 in der ersten Kippschaltung gespeichert und dann arbeitet das Register als Serienschieberegister und das gespeicherte Bit läuft in dem Register um jedesmal, wenn sein Eingang C angesteuert wird. Der Eingang C ist verbunden mit dem Ausgang 4 der UND-Schaltung 38, die verbunden ist auf ihrem Eingang 1 mit dem Ausgang 16 von der ODER-Schaltung 39 mit ihrem Eingang 2 mit der Kippstufe B 30 in Fig. 2a und mit ihrem Eingang 3 mit dem Ausgang der Taktversorgung wie alle Schaltglieder des Systems, die ein Taktsignal H liefert. Die Eingänge 0 bis 15 der ODER- Schaltung 29 sind verbunden mit 16 Leitungen des BUS C. Auf diese Weise nimmt, wenn ein Untersystem gefragt wird, der Ausgang 16 der ODER-Schaltung 39 den Zustand 1 an. Dieser Zustand wird dem Eingang 1 der UND-Schaltung 38 zugeführt, um die Fortschaltung des Schieberegisters 37 im Rythmus der Taktsignale H zu steuern, so lange das durch die Kippschaltung B 30 ausgesandte Signal B vorhanden ist.

Die Arbeitsweise der Einrichtung ist wie folgt: 30

130026/0357

] Bei der Inbetriebnahme des Systems bestimmt der Operateur seine Kennung seines Systems durch Eingriff über die Operationskonsole 7. Da alle Untereinheiten über einen eigenen Prioritätskreis 29 verfügen, g können alle Systeme gleichzeitig^unktion treten durch Signalisierung an jeden der Prioritätskreise. Allein derjenige, der die größte Priorität hat, wird mit Hilfe des Komperators 29 (Signal HIT 1) erkannt und kann eine Anfrageoperation durchführen und die Untereinheit zum Speichern adressieren. Diese Adressierung erfolgt abhängig von der gespeicherten Indizierung in dem Register 21 und der Nummer der Untereinheit, welche erzeugt wird durch den Prozessor CPU 16 des Benutzers.

Die Adressierung des Kemrmgsspeichers 2 abhängig von

diesen zwei Elementen hat die Erzeugung eines Gültigkeitsbits auf dem Ausgang 2 des Speichers 2 zur Folge. Falls das Gültigkeitsbit gleich 0 ist, ist der Untereinheitbenutzer ein falscher Benutzer, er wurde nicht vorgesehen in der Kennung des Systems und der CPU, der die Anfrage gemacht hat, setzt die Leitung 1. auf Null zurück, die ihm zugeordnet ist. Das System gibt dann die Priorität dem folgenden Systembenutzer. Umgekehrt, wenn das Anwesenheitsbit gleich mit 1 ist, das kennzeichnet, daß der Untereinheitbenutzer auftritt mit der vorgesehenen Kennung des Systems, nimmt die Kippschaltung B_q dann den Zustand 1 an, der die Folgeschaltung 9 weiterschaltet. In der Phase CL von dieser Folgeschaltung wird die Nummer des Benutzers der die größte Priorität von allen anliegenden Benutzers hat, eingeführt in das Register 20 zum Zugriff auf den Speicher MMU₁ zum Zeitpunkt der Phase O₁ und während der Zwischen-

phasen ist der BUS (ADC) frei für andere Funktionen. Mit der Phase O wird die Torschaltung 25 freigegeben und die in dem Register 10 gespeicherte Nummer des

die
Benutzers und/vom BUS (ADC) übertragene wird ver-

130026/0357

glichen in der Untereinheit mit der verdrahteten Benutzernummer in dem Kodierer 15 von jeder Untereinheit. Dieser Vergleich wird durchgeführt mit Hilfe des Komperators 14, der das Signal HIT 2 abgibt. Allein der Benutzer, der die Priorität hatte, erkennt sich und die Daten werden dann übertragen zwischen diesem Benutzer und dem Speicher MMU über die Torschaltung 25 der Speichersteuereinheit 1-bis. Wenn die übertragung beendet ist, setzt die Verarbeitungseinheit CPU 16, welche die übertragung durchgeführt hat die Leitung 1., die ihr zugeordnet ist auf Null und die Prioritätsschaltkreise geben dann die Priorität dem folgenden Untereinheitbenutzer.

Die Einrichtung, die vorstehend besc-hrieben wurde, erlaubt mit Hilfe einfacher elektronischer Schaltkreise das gleichzeitige Arbeiten von mehreren Prozessoren, mit ein und derselben Speichereinheit bei Erhaltung vollständiger Unabhängigkeit der Arbeitsweise.

Es ist für den auf dem Sachgebiet tätigen Fachmann ersichtlich, daß auch andere Realisierungsmöglichkeiten der Erfindung möglich sind, ohne den Rahmen des Schutzbegehrens zu verlassen.

13002B/03S7

Claims (5)

1. Dipl.-Ing. RUDOLF SEIBERT

   Rechtsanwalt u. Patentanwalt TattenbachstraBe 9 8000 MÖNCHEN 22

   Titel: Einrichtung zum unabhängigen Betrieb mehrerer Untereinheiten in einem Informationsverarbeitungssystem durch verschiedene Benutzer.

   PATENTANSPRÜCHE

   Einrichtung zum unabhängigen Betrieb mehrerer Untereinheiten durch verschiedene Benutzer, wobei die Untereinheiten Teil der Zentraleinheit einer

   sind

   Datenverarbeitungsanlage/mit einem für alle Untereinheiten gemeinsamen über eine Bedienungskonsole steuerbaren Betriebsprozessor sowie einem gemeinsamen zur Speicherung der Daten und Programme aller Benutzer dienenden Programm- und Datenspeicher, wobei Betriebsprozessor und Speicher mit allen Untereinheiten über Steuer-, Adress- und Datenbusse verbunden sind und jede Untereinheit einen eigenen Prozessor mit Ein- und Ausgabegliedern aufweist, gekennzeichnet durch das Zusammenwirken folgender Bauteile:

   ORIGINAL IMSFECTED

   130026/03S7

   - eine Mehrzahl identisch aufgebauter Kennungselemente in jeder der Untereinheit (3, 4, 5) mit einem Speicherglied zur Speicherung der bei Inbetriebnahme einer Untereinheit über den Betriebsprozessor über-mittelten Zugehörxgkeitskennzeichen des Benutzers und mit Auslösegliedern zur Freigabe des Datenaustausches mit dem Datenspeicher, immer wenn der entsprechenden Untereinheit die höchste Priorität aller Systembenutzer zukommt,

   - einen Kennzeichnungsspeicher (2) zur Speicherung des Wertes der in Betrieb befindlichen Untereinheit in der Zentraleinheit der bei jeder Adressierung der Speichereinheit durch eine Untereinheit adressiert wird von der Nummer des Zugehörigkeitskennzeichens der Untereinheit und an seinem Ausgang ein Gültigkeitssignal abgibt zur Freigabe von Speicherzyklen für die gewünschte Operation,

   - einen Steuerkreis (1- bis) innerhalb der Speichereinheit (1) zur Auswahl des Untereinheitenbenutzers mit der höchsten Priorität mit Speichergliedern für die Speicherung der Kennummern des Benutzers mit der Priorität, dessen Ausgang mit dem Adressen-, Daten- und Steuerbus zur übertragung der Kennummern des Untereinheitenbenutzers mit der höchsten Priorität an jedes Freigabeglied zum Austausch der Daten von jeder Kennungseinrichtung, um die übertragung der Daten zwischen Untereinheit und Speichereinheit zu ermöglichen.

   130026/03S7
2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressierung des Kennungsspeichers (2) durch eine Untereinheit (3, 4, 5) abhängig von der im Inneren der Speicherglieder gespeicherten Zugehörigkeitsanzeigenummer und von der eigentlichen Nummer der Untereinheit erfolgt.
3. 3. Einrichtung nach Anspruch 1, dadurch gekennnzeichnet, daß die Freigabeglieder zum Austausch von Daten einen Prioritätskreis zur Identifizierung des Untereinheitenbenutzers mit der größten Priorität enthalten, welcher identisch mit dem Prioritätskreis in der Steuerelnhext der Speichereinheit ist.
4. 4. Einrichtung nach Anspruch 1 und 3, dadurch gekennzeichnet, daß die Freigabeglieder zum Austausch der Daten darüberhinaus Vergleichsglieder enthalten zum Vergleich der Nummer des bevorrechtigten UntereinheLtenbenutzers, welche durch das genannte Speicherglied abgegeben wird, das die SpeicherSteuereinheit mit seiner Identifikationsnummer bildet, die von einem geeigneten Kodierer an die Untereinheit ausgesendet wird.
5. 5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Vergleichsglieder die über-

   ™ tragung der Daten zwischen der Speichereinheit und der Untereinheit, in welchem sie sich befinden, freigeben, wenn sie dort identifiziert

   130026/0387

   werden aus der Nummer des Untereinheitenbenutzers mit gespeicherter Priorität in der Steuereinheit der Speichereinheit und der ausgesandten Nummer durch den Kodierer.

   130026/0367