DE2142374C2 - Schaltungsanordnung zur Auswahl und ggfs. erfolgenden Modifizierung von Datenzeichen - Google Patents
Schaltungsanordnung zur Auswahl und ggfs. erfolgenden Modifizierung von DatenzeichenInfo
- Publication number
- DE2142374C2 DE2142374C2 DE2142374A DE2142374A DE2142374C2 DE 2142374 C2 DE2142374 C2 DE 2142374C2 DE 2142374 A DE2142374 A DE 2142374A DE 2142374 A DE2142374 A DE 2142374A DE 2142374 C2 DE2142374 C2 DE 2142374C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- processing device
- data
- data word
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Document Processing Apparatus (AREA)
- Non-Volatile Memory (AREA)
Description
40
Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Palentanspruches.
Eine Datenverarbeitungseinrichtung führt ein Programm dadurch aus, daß sie nacheinander auf jeden der
Befehle des betreffenden Programms anspricht und die « jeweils entsprechende Operation ausführt. Die Datenverarbeitungseinrichtung
enthält die Befehle eines Programms nacheinander von einer Reihe von Speicherplätzen oder »Zellen« des Systemspeichers her.
Jede derartige Zelle ist dabei durch eine eindeutige Identifizierinformation bezeichnet, die als Adresse
bezeichnet wird. Durch Aufnahme der Befehle eines Programms in richtiger Reihenfolge gibt die Datenverarbeitungseinrichtung
somit die entsprechenden Adressen nacheinander ab. Darüber hinaus ist es bei vielen
Befehlen während deren Ausführung erforderlich, daß die Datenverarbeitungseinrichtung eine weitere Verbindung
mit dem Systemspeicher hat, und zwar entweder dazu, einen Datenposten aufzunehmen, auf den hin die
betreffende Datenverarbeitungseinrichtung eine Operation auszuführen hat, oder einen Datenposten
abzuspeichern, der das Ergebnis einer Operation ist. Demgemäß muß jeder Befehl, der die Übertragung
eines Daienposien:, zwischen der Datenverarbeitungseinrichtung und dem Systemspeicher erfordert, auch b5
diejenige Speicherzelle bzw. Zeile identifizieren, die den betreffenden Datenposten abzugeben oder aufzunehmen
hat. Die Datenkapazität jeder dieser Zellen ist eine
feste Größe in dem hier beschriebenen Datenverarbeitungssystem. Der Dateninhalt einer derartigen Daten-Zelle
wird als Datenwort bezeichnet Demgemäß erfordert jedes Programm eine Reihe von Zellen in dem
.Systemspeicher für die Speicherung und Abgabe von Datenworten. Derartige Datenworte umfassen durch
das Programm zu verarbeitende Datenworte sowie Datenworte, die das Ergebnis von durch das Programm
ausgeführten Verarbeitungsoperationen sind, und Befehle des betreffenden Programms.
Bei vielen Arten von Datenverarbeitungsoperationen ist das Datenwort in eine Vielzahl von Teilen unterteilt,
die als »Zeichen« bezeichnet werden. Jedes Zeichen kann eine Dezimalzahl, ein Symbol des Alphabets oder
irgendein anderes spezielles Symbol darstellen. Demgemäß besteht bei dem derzeitigen Typ von Datenverarbeitungssystem
der Wunsch, die Verarbeitungseinrichtungen mit der Fähigkeit auszustatten, selektiv die
individuellen Zeichen eines Datenworts zu adressieren, die in dem Systemspeicher gespeichert sind. Mit dem
somit erzielten selektiven Zugriff vermag eine Verarbeitungseinrichtung
ein bestimmtes Zeichen aus dem Speicher für die Verarbeitung anzufordern oder ein
bestimmtes Zeichen eines Datenworts in seiner Zelle innerhalb des Systemspeichers zu ändern, ohne den
übrigen Teil des betreffenden Datenworts zu ändern. Eine Vorrichtung, die den Verarbeitungseinrichtungen
eine Einzelzeichen-Zugriffsmöglichkeit zu dem Systemspeicher gibt, ist in der US-Patentschrift 34 83 526
angegeben. Diese Vorrichtung liefert die Fähigkeit des Zugriffs zu Zeichen eines Datenworts in dem Systemspeicher
jedoch lediglich während der Ausführung bestimmter vorgegebener Befehle durch eine Datenverarbeitungseinrichtung;
sie vermittelt diese Fähigkeit nicht als regulären Teil der Systemspeicher-Ansteuerfunktion
bzw. -Adressierfunktion. Demgemäß besteht der Wunsch nach Bereitstellung eines Datenverarbeitungssystems
des beschriebenen Typs, bei dem während der gesamten Adressierung des Systemspeichers ein
Zugriff zu individuellen Zeichen innerhalb der jeweils adressierten Datenwortzelle möglich ist.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie mit einer Schaltungsanordnung
nach dem Oberbegriff des Patentanspruchs ein besserer Zeichenzugriff ermöglicht werden kann. Dabei
soll ein Datenverarbeitungssystem, bei dem eine Vielzahl von Verarbeitungseinrichtungen mit einem
Systemspeicher in Verbindung steht, eine generelle Zeichenadressierungsfähigkeit erhalten können.
Gelöst wird die vorstehend aufgezeigte Aufgabe entsprechend dem Kennzeichen des Patentanspruchs.
Der Wortadressenteil stellt die Adresse einer Datenwortzelle in dem Systemspeicher dar, und der
Zeichenadressenteil stellt den entsprechenden Teil der adressierten Datenwortzelle dar, bezüglich der ein
Zugriff gefordert ist. Auf diese Weise wird für jede durch eine Verarbeitungseinrichtung bewirkte
Speicherzugriff-Anforderung eine entsprechende Adresse geliefert bzw. bereitgestellt. Die zentrale
Steuereinrichtung spricht auf jede derartige Anforderung an und wertet die jeweils beigefügte Adresse aus.
Wenn der Zeichenadressenteil festlegt, daß die anfordernde Verarbeitungseinrichtung einen Zugriff nur zu
einem bestimmten Zeichen der adressierten Datenwortzelle
hat, dann dient die Steuereinrichtung zur Übertragung des bezeichneten Zeichens zwischen der
anfordernden Verarbeitungseinrichtung und dem Systemspeicher. Wenn iedoch der Zeichenadressenteil
eine Anforderung bezüglich eines vollständigen Datenworts festlegt, dann bewirkt die Steuereinrichtung die
Übertragung des bezeichneten Datenworts zwischen der anfordernden Verarbeitungseinrichtur-g und dem
Systemspeicher.
Anhand von Zeichnungen wird die Erfindung nachstehend näher erläutert
F i g. 1 zeigt in einem Blockdiagramm ein gemäß der Erfindung verwendbares Mehrrechnersystem zur Datenverarbeitung.
Fig.2a bis 2d zeigen in Blockdiagrammen eine Ausführungsform einer die vorliegende Erfindung
verkörpernden zentralen Steuereinrichtung.
Fig.3 zeigt sciiematisch den Aufbau von bei der
beschriebenen Ausführungsform der Erfindung verwendeten Zeichenadressencodes.
F i g. 4 veranschaulicht in schematischer Form selektive Zeichenübertragungen gemäß der Erfindung.
Das Mehrrechnersystem gemäß F i g. 1 ist im Stande, große Informationsmengen sehr schnell zu verarbeiten,
indem viele verschiedene Verarbeitungsoperationen gleichzeitig ausgeführt werden. Dieses System enthält
eine oder mehrere Prozessoren 10, von denen jedoch nur eine gezeigt ist. Jeder Prozessor 10 spricht auf eine
entsprechende Vielzahl verschiedener Befehle an, um eine bestimmte Datenverarbeitungsoperation auf die
damit aufgenommene Information hin auszuführen. Jede derartige Vielzahl von Befehlen ist als ein
Programm bekannt. Die Befehle eines Programms werden einer Datenverarbeitungseinrichtung in der
erforderlichen Reihenfolge zugeführt, um die betreffende Datenverarbeitungseinrichtung hinsichtlich der Ausführung
einer bestimmten Datenverarbeitungsoperation zu steuern.
Der Systemdatenspeicher enthält eine Speicheranordnung 12, welche einen oder mehrere Rechnerspeicher
enthält. Die Speicheranordnung 12 speichert Datenworte, welche die jeweils zu verarbeitende
Information darstellen, ferner Datenworte, welche eine das Ergebnis der Bearbeitung bzw. Verarbeitung
darstellende Information bilden, und schließlich Datenworte, welche Befehle der Programme darstellen, die
durch die Datenverarbeitungseinrichtungen auszuführen sind. Jedes derartige Datenwort wird an einem
diskreten Speicherplatz bzw. in einer diskreten Speicherzelle der Speicheranordnung 12 gespeichert.
Jeder Prozessor 10 ist mit der Speicheranordnung 12 verbunden, um von diesem Arbeitsspeicher Datenworte
aufzunehmen. Auf die Ausführung bestimmter Schritte der Datenverarbeitungsoperation hin überträgt die
Datenverarbeitungseinrichtung die erzielten Datenworte zu dem Arbeitsspeicher hin, um sie in diesem
abzuspeichern.
Eine zentrale Steuereinrichtung, wie die Steuereinrichtung 20, bewirkt eine Leitung und Zusammenstellung
sämtlicher Übertragungen zwischen den Verarbeitungseinrichtungen, wie dem Prozessor 10 und einer
Eingabe/Ausgabe-Multiplexeinrichtung 15, und der Speicheranordnung 12. Die Speichersteuereinrichtung
ist dabei im Stande, mit einer variablen Anzahl von Verarbeitungseinrichtungen und Arbeitsspeichern zusammenzuarbeiten.
Demgemäß ist die Erfindung nicht auf ein System beschränkt, das entweder eine bestimmte
Anzahl von Verarbeitungseinrichtungen oder eine bestimmte Anzahl von Arbeitsspeichern enthält. Der
Steuerspeicher 20 bewirkt eine Zusammenstellung und Koordinierung jeglicher Anforderung, betreffend der
Verbindung der Verarbeitungseinrichtung mit dem Arbeitsspeicher. Eine derartige Anforderung betrifft
entweder eine Wiederbereitstellung eines Datenworts oder eines Datenzeichens aus dem Arbeitsspeicher oder
die Abspeicherung eines Datenworts oder Datenzeichens in dem Arbeitsspeicher. Bei der Ausführung einer
derartigen Zusammenstellung und Koordinierung bewirkt die Speichersteuereinrichtung 20 kurzzeitig eine
Zuordnung eines Speicherteils der Speicheranordnung VZ zu der anfordernden Verarbeitungseinrichtung für
ίο die betreffende Übertragung bzw. Verbindung. Darüber
hinaus bewirkt die Speichersteuereinrichtung 20 eine Zusammenstellung und Übertragung von Datenworten
und Datenzeichen zwischen der anfordernden Verarbeitungseinrichtung und dem Arbeitsspeicher.
Formen von Speichersteuereinrichtungen, die generell
für die Nachrichtenübertragung, Leitung und für die erforderliche Zusammenstellung brauchbar sind, sind in
den US-Patentschriften 3483 526 und 34 44 525 angegeben.
Das Mehrrechnersystem gemäß F j g. 1 verarbeitet durch einen Binärcode dargestellte Informationen. In
dem Binärcode ist jedes Informationselement durch eine Binärziffer, im folgenden auch als Bit bezeichnet,
dargestellt. Jede Binärziffer kann dabei eine »1« oder eine »0« sein. In dem vorliegenden System mag eine
Binärziffer, bzw. ein Binärzeichen »1« durch ein relativ positives elektrisches Signal dargestellt werden, und
eine Binärziffer »0« bzw. ein Binärzeichen »0« mag durch ein relativ negatives elektrisches Signal dargestellt
werden.
Die bei der Verarbeitung hauptsächlich verwendete Informationseinheit wird als Datenwort bezeichnet. Das
Datenwort enthält bei dem in F i g. 1 dargestellten System 18 Bits. Dabei werden zwei Typen von
Datenworten verwendet, nämlich ein Operandenwort und ein Befehlswort.
Das Operandenwort ist ein Datenwort, auf das hin eine Rechenoperation oder Verknüpfungsoperation
durch eine Datenverarbeitungseinrichtung 10 ausgeführt wird, oder das das Ergebnis einer von einer
Datenverarbeitungseinrichtung ausgeführten Datenverarbeitungsoperation ist Demgemäß stellt ein Operandenwort
eine Information dar, die zu verarbeiten ist und die von dem Arbeitsspeicher von einer Datenverarbeitungseinrichtung
aufgenommen wird, oder aber eine Information, die das Ergebnis einer Verarbeitung ist und
die von einer Datenverarbeitungseiinrichtung zu dem Arbeitsspeicher hin übertragen wird.. Die Eingabe/Ausgabe-Multiplexeinrichtung
15 ist eine Verarbeitungsein-
richtung, die für die Übertragung von Operandenworten von externen Quelleinrichtungen her zu dem
Arbeitsspeicher hin oder von dem Arbeitsspeicher zu den externen Empfangseinrichtungen hin dient.
Das Befehlswort wird von einer Datenverarbeitungseinrichtung dazu benutzt, einen diskreten Schritt in der
Datenverarbeitungsoperation, die ausgeführt wird, zu steuern. Das Befehlswort wird von dem Arbeitsspeicher
her durch eine Datenverarbeitungseinrichtung aufgenommen. Obwohl die Eingabe/Ausgabe-Multiplexeinrichtung
15 in der Weise wirkt, daß sie Befehlsworte von externen Quelleinrichtungen her zu dem Arbeitsspeicher
hin überträgt, überträgt sie jedoch normalerweise nichi Befehlsworte von dem Arbeitsspeicher zu
externen Empfangseinrichtungen hin.
Die meisten Befehlsworte enthalten einen Befehlsteil und einen Adressenteil. Der Befehlsteil stellt den Typ
des von einer Datenverarbeitungseinrichtung auszuführenden Schritte dar, so daß in dem Fall, daß ein Befehl
von einer Datenverarbeitungseinrichtung aufgenommen bzw. empfangen wird, der betreffende Befehlsteil
die Daienverarbeiiungseinrichtung dahingehend
steuert, da B der dargestellte Schritt ausgeführt wird. Die
Befehlsadresse ist eine Darstellung eines Speicherplatzes in dem Arbeitsspeicher, aus dem ein Operandenwort
für die Verarbeitung herauszuführen ist oder in den ein verarbeitetes bzw. bearbeitetes Operandenwort einzuspeichern
ist. Im allgemeinen legen die Befehlsadressen eines Programms eine Reihe von Speicherplätzen in
dem Arbeitsspeicher fest, aus denen die zu verarbeitenden Informationen erhalten werden, ferner eine Reihe
von Speicherplätzen des Arbeitsspeichers, in die bearbeitete bzw. verarbeitete Informationen abzuspeichei
ii sind, und schließlich eine Reihe von Speicherplat- '3
zen in dem Arbeitsspeicher, in denen die unvollständigen Ergebnisse von Zwischenverarbeitungsschritten
abgespeichert werden.
Es werden zwei Arten von Operandenworten verarbeitet, nämlich ein binäres numerisches Wort und
ein alphanumerisches Wort. Das vollständige binäre numerische Operandenwort stellt eine einzige, 18 Bits
umfassende Zahl dar. Das alphanumerische Operandenu.
ί 'icüi eine Vielzahl von Zeichen dar. Das
aipr.iir.-merisehe Zeichen stellt irgendeine Zahl der
Dezirnalzahk-n 0 bis 9, irgeneinen Buchstaben des
Alphabets und bestimmte weitere spezielle Symbole dar. 'mc Satzzeichen etc. Dabei werden Zeichen
verwendet, die entweder 6 Bits oder 9 Bits enthalten.
Den-ia-m;^ enthaii ein Operandenwort entweder zwei
c-r!:i-Zv!;-hc: oder drei 6-Bit-Zeichen.
D:; jch'.zehn Bits eines Datenworts sind hinsichtlich
ihre: -vji-ierAchen Wertigkeit in abnehmender Reihenij;pre
art-eo-jne;. Die betreffende Wertigkeit hängt
c,:!-:: -.or. .'..·:· Steüung der betreffenden Bits in dem
je -.·, .: ;if--jr. V. ■.„■■■: ab. Das erste Bit eines Operandenworvos
:·.■ aiii En höchster Wertigkeit (am weitesten links
stehirncj. ure; das achtzehnte Bit ist das Bit niedrigster
Vv e.iigkeii iam weitesten rechts stehend). Das erste Bit
ist als B:! 0 b:/ei;hnet. und die nachfolgenden Bits sind to
ir, c-i-.i;pre.:r..r.a;r Reihenfolge von links nach rechts
ia-iisric bezLJihp.ei. so daß das am weitesten rechts
v.ehende Bi: als Bit 17 bezeichnet ist. Das auf der linken
Seit? cnes Operandenworts stehende alphanumerische
Zeichen weis: dabei die höchste Wertigkeit auf, und die "5
nacr folgenden Zeichen weisen von links nach rechts
iau;eno abnehrx-r.de Wenigkeiten auf. Das die höchste
Wertigkeit besitzende Zeichen ist als Zeichen 0
bezeichnet, und zwar für beide Zeichengrößen. Für Worte mit t-Bii-Zc-ichen enthält das Zeichen 0 die mit
du V/ 0!s Β:ί ο ue/-eiL'rifieitrri Biti·. Das verbleibende
Zeichen! enthält die Bits Bit 9 bis Bit 17. Das ö-Bii-Zeichen 0 enthält die Bits BitO bis Bit 5, das
riach^tc- 6-Bii-Zeichen 1 enthält die Bits Bit 6 bis Bit 11,
und ajs die niedrigste Wertigkeit besitzende 6-Bit-Zeieben
2 enthält die Bits Bit 12 bis Bit 17.
BiM der vorliegenden Erfindung wird jede Arbeitsspeicheradrc-sse
gemäß Fig. 3 durch die Steuereinrichtung
20 ^s -;ine 7.·.ei Adressenteile enthaltende Adresse
auSj;e.·-·.--Ji. Der Adressenteil WY, der die Bits 3 bis 17
emhäh. >.\τά dahingehend ausgewertet, daß er in dem
Arbeitsspeicher 12 die Adresse eines vollständigen
Datenwortes bezeichnet, und zwar unabhängig von der Form ees Daten ,-.ones oder des Typs von Zeichen, die
das oetreffende Datenwort bilden. Der Adressenteil CY der Adresse, der die Bits 0 bis 2 enthält, wird als Adresse
eines bestimmten Zeichens innerhalb des vollständigen DaterWortes ausgewertet, das durch den Wortadressenteil
WY adressiert ist. Damit dient jede Speicheradresse zur selektiven Adressierung eines Zeichens
innerhalb eines Datenwortes, das in dem Arbeitsspeicher festgehalten ist. Wenn anstatt eines einzigen
Zeichens eines Datenworts das gesamte Datenwort zu adressieren ist, beträgt der Zeichenadressenteil gleich
000.
In Fig. 2a bis 2d ist eine Ausführungsforni der die
vorliegende Erfindung verkörpernden zentralen Steuereinrichtung dargestellt. In Fig. 2a bis 2d sind die
Hauptelemente der Speichersteuereinrichtung 20 sowie deren Hauptsteuerteil und die Datensignalübertragungswege
dargestellt. Demgemäß zeigen diese Figuren die Signalwege, die die Hauptelemente der
Speichersteuereinrichtung miteinander verbinden und die die Speichersteuereinrichlung mit den Verarbeitungseinrichtungen
und dem Arbeitsspeicher verbinden. Die F i g. 2a bis 2d zeigen dabei jedoch lediglich
diejenigen Elemente und Signale, die für ein Verständnis der vorliegenden Erfindung erforderlich sind. Es dürfte
einzusehen sein, daß die Speichersteuereinrichtung zusätzliche Elemente zur Ausführung weiterer Funktionen
enthält und entsprechende Signale erzeugt, um vollständig sämtliche Verbindungen zwischen den
Verarbeitungseinrichtungen und dem Arbeitsspeicher zu leiten und zusammenzustellen. Bezüglich weiterer
Einzelheiten dieser weiteren Elemente und Funktionen für eine vollständige Speichersteuereinrichtung sei auf
die oben erwähnten US-Patentschriften hingewiesen.
Die Speichersteuereinrichtung kann mit einer Vielzahl von Arbeitsspeichern, einer Vielzahl von Datenverarbeitungseinrichtungen
und einer Vielzahl von Eingabe-Ausgabe-Verarbeitungseinrichtungen verwendet werden. Die Speichersteuereinrichtung gemäß Fig.2a,
2b und 2d ist zum Beispiel mit einem einzigen Arbeitsspeicher und drei Verarbeitungseinrichtungen
verbunden, bei denen es sich um Datenverarbeitungseinrichtungen oder um Eingabe/Ausgabe-Verarbeitungseinrichtungen
handeln kann. Diese, auch Zentraleinheiten genannten Verarbeitungseinrichtungen sind
als Verarbeitungseinrichtung A, Verarbeitüngseinrichtung B und Verarbeitungseinrichtung M bezeichnet.
Eine Verarbeitungseinrichtung wird generell als Verarbeitungseinrichtung ft) bezeichnet. Die jeweiligen Daten
und Steuersignale, die von diesen Verarbeitungseinrichtungen ausgesendet oder empfangen werden, sind mit
einem entsprechend nachgestellten Buchstaben A. B oder M und im allgemeinen mit dem nachgestellten
Buchstaben (i) bezeichnet. Diejenigen Teile der Speichersteuereinrichtung, die Daten von den Verarbeitungseinrichtungen
her aufnehmen und Daten zu den Verarbeitungseinrichtungen hin abgeben, sind generell
als »Tore« bezeichnet
Das Hauptsteuerelement der Speichersteuereinrichtung stellt eine Steuerlogik 101 dar. Die Steuerlogik 101
steuert die gesamte Operation der Speichersteuereinrichtung 20, ferner gibt sie externe Steuersignale zur
Steuerung der Übertragung von Datenworten zwischen den Verarbeitungseinrichtungen und dem Arbeitsspeicher
ab, und schließlich gibt sie interne Steuersignale (denen jeweils das Zeichen C vorangestellt ist) über
Leitungen 102 ab, und zwar auf die Gewährung eines Speicherzugriffs auf Anforderungen durch die Verarbeitungseinrichtung
hin. Die Steuerlogik 102 spricht im besonderen auf Zeichenadressensignale an, die von
einer Verarbeitungseinrichtung geliefert werden, welcher ein Zugriff zu dem Arbeitsspeicher ermöglicht ist.
Damit erfolgt eine Steuerung der Übertragung eines
Zeichens zwischen der anfordernden Verarbeitungseinrichtung und dem Zeichenteil einer durch diese Signale
bezeichneten Arbeitsspeicherzelle.
Eine ("ingangs-Datenwortverschiebeeinrichtung 105
bewirkt eine Auswahl des in Frage kommenden Zeichens, das in der Speicheranordnung 12 während
einer Arbeitsspeicher-Schieiboperation einzugeben ist. Die Eingangs-Verschiebeeinrichtung 105 spricht insbesondere
auf Steuersignale an, die von der Steuerlogik 101 abgegeben werden, um die Übertragung des die
niedrigste Wertigkeit besitzenden Zeichens in dem Datenwort zu bewirken, das von der anfordernden
Verarbeitungseinrichtung an den entsprechenden Teil der adressierten Arbeitsspeicherzelle abgegeben worden
ist. Diese Arbeitsspeicher-Zelle ist dabei durch die Zeichenadressensignale bezeichnet bzw. angegeben, die
von der betreffenden Verarbeitungseinrichtung geliefert worden sind.
Eine Ausgangs-Datenwortverschiebeeinrichtung 106
dient dazu, das aus der Speicheranordnung 12 während einer Arbeitsspeicher-Leseoperation herausgeführte
Zeichen zu einer Verarbeitungseinrichtung hin zu übertragen. Die Ausgangs-Verschiebeeinrichtung 106
spricht dabei insbesondere auf Steuersignale an, die von der Steuerlogik 101 abgegeben werden, um die
Übertragung des aus der adressierten Arbeitsspeicherzelle herausgeführten und durch die Zeichenadressensignale
dargestellten Zeichen zu bewirken. Die betreffenden Zeichenadressensignale sind dabei von der
anfordernden Verarbeitungseinrichtung an die die niedrigste Wertigkeit besitzende Zeichenposition in
dem zu der betreffenden Verarbeitungseinrichtung hin übertragenen Datenwort abgegeben worden.
Die Speichersteuereinrichtung 20 enthält ferner noch Untersütztungselemente. So nehmen Anforderungszellen
und eine Abtastlogik 110 Verarbeitungsanforderungen für einen Zugriff zu der Speicheranordnung 12 auf,
wie dies durch die Signale QREQ-(i) dargestellt ist. Die betreffende Logik nimmt diese Anforderungen nacheinander
entsprechend den den Verarbeitungseinrichtungen zugeordneten bestimmten Prioritäten auf und gibt
für jede Verteilungseinrichtung, deren Anforderung gewährt worden ist, ein entsprechendes Signal SEL-(i)
an die Steuerlogik 101 ab. Ein Befehlsleitungs-Schalter 112 steuert die Übertragung eines ausgewählten
Speichersteuerbefehls, wie er durch die Signale CMD-(i)0—3 dargestellt ist, von der betreffenden
Leitung, an der der betreffende Befehl von einer Verarbeitungseinrichtung abgegeben worden ist, zu
einem Befehlsregister 114 hin. Der Schalter 112 wird durch ein Steuersignal übertragungsfähig gemacht, das
einer bestimmten Verarbeitungseinrichtung entspricht, der ein Zugriff zu dem Arbeitsspeicher ermöglicht ist,
um den Speichersteuerbefehl auszuwählen, der von der betreffenden Verarbeitungseinrichtung an eine entsprechende
Befehlsleitung abgegeben worden ist Der durch den Schalter 112 ausgewählte in Frage kommende
Befehl wird dem Befehlsregister 114 in Form der Signale CSO—3 zugeführt. Das Befehlsregister 114 hält
jeden Speichersteuerbefehl während der Zeitspanne fest, die für die Speichersteuereinrichtung zur Ausführung
eines derartigen Befehls erforderlich ist Ein Speichersteuerbefehl kennzeichnet dabei den Typ der
von der Speichersteuereinrichtung auszuführenden Operation für die erkannte Verarbeitungseinrichtung.
Im Rahmen der vorliegenden Beschreibung werden lediglich zwei dieser Befehle beschrieben: der Arbeitsspeicher-Lesebefehl
und der Arbeitsspeicher-Schreibbefehl. Der Arbeitsspeicher-Lesebefehl dient dazu, die
Speichersteuereinrichtung derart zu steuern, daß aus dem Arbeitsspeicher eine Information herausgeführt
und zu der Verarbeitungseinrichtung hin übertragen wird. Der Arbeitsspeicher-Schreibbefehl dient dazu, die
Speichersteuereinrichtung derart zu steuern, daß sie eine Information von der Verarbeitungseinrichtung
aufnimmt und diese in den Arbeitsspeicher einführt. Das Befehlsregister 114 gibt die Signale CR 0—3, welche
den in diesem Register gespeicherten Befehl angeben, an die Steuerlogik 101 ab.
Der Adressenleitungs-Schalter 120 steuert die Übertragung einer ausgewählten Arbeitsspeicheradresse, die
durch die Signale A(i)Q—\7 dargestellt ist, von der Leitung, an die die betreffende Adresse von einer
Verarbeitungseinrichtung abgegeben worden ist, zum Teil zu der Speicheranordnung 12 hin und zum Teil zu
einem /ΙΛ-Register 122 hin. Der Schalter 120 wird durch
ein Steuersignal übertragungsfähig gemacht, das einer Verarbeitungseinrichtung entspricht, die Zugriff zu dem
Arbeitsspeicher hat, um die Arbeitsspeicheradresse auszuwählen, die durch eine derartige Verarbeitungseinrichtung an eine entsprechende Adressenleitung
abgegeben worden ist. Der Schalter 120 überträgt die Bits 0—2 und 17, nämlich die Signale ACO-2, 17 der
ausgewählten Adresse, zu dem /4/?-Register 122 hin.
Das /4Ä-Register 122 speichert eine Darstellung der
Bits 0—2 und 17 der ausgewählten Adresse während der
Operation der für die entsprechende Verarbeitungseinrichtung bereitgestellten Speichersteuereinrichtung.
Das AR-Register 122 gibt Signale AR 0-2, 17, welche
die in dem betreffenden Register gespeicherten Adressenbits darstellen, an einen Zonen-Decoder 124
und an die Steuerlogik 0101 ab. Der Zonen-Decoder 124 gibt auf die somit empfangenen vier Adressensignale
hin ein oder mehrere Zonen-Signale von acht Zonen-Signalen ZCO-7 an den Arbeitsspeicher ab, um
die Einspeicherung des in Frage kommenden Datenzeichens oder Datenwortes in diesen Arbeitsspeicher zu
bewirken, welches durch eine durch den Schalter 120 ausgewählte Adresse dargestellt ist.
Ein Eingangs-Datenleitungsschalter 130 steuert die Übertragung eines ausgewählten Datenworts, das durch
die Signale D(i) 0—17 dargestellt ist, von der Leitung, an
4^ die das betreffende Datenwort von einer Verarbeitungseinrichtung abgegeben worden ist, zu der Eingangs-Datenverschiebeeinrichtung
105 hin. Der Schalter 130 wird durch ein Steuersignal übertragungsfähig gemacht, das
derjenigen Verarbeitungseinrichtung entspricht, die einen Zugriff zu dem Arbeitsspeicher hat, wenn die
betreffende Verarbeitungseinrichtung eine Arbeitsspeicher-Schreiboperation anfordert, um das an die
entsprechende Datenleitung durch eine derartige Verarbeitungseinrichtung abgegebene Datenwort auszuwählen.
Das betreffende, durch den Schalter 130 ausgewählte Datenwort wird in Form der Signale
DIO- 17 an die Eingangs-Datenwortverschiebeeinrichtung
105 abgegeben. Die Signale DCO-17, die im
Stande sind, ein vollständiges Datenwort darzustellen, die jedoch lediglich die notwendige Information tragen,
die von der Zeichenadresse CY der ausgewählten Adresse benötigt wird, werden von der Verschiebeeinrichtung
105 zu der Speicheranordnung 12 hin übertragen.
Ein Ausgangs-Datenleitungsschalter 134 steuert die Übertragung eines ausgewählten Datenwortes zweier
benachbarter Datenworte, die von der Speicheranordnung 12 in Form der Signale COO-35 an die
Ausgangs-Datenwoitverschiebeeinrichtung 106 abgegeben
worden sind. Der Schalter 134 wird durch ein Steuersignal übertragungsfähig gemacht, das dem Bit 17
der ausgewählten Adresse entspricht. Dadurch wird entweder das ungerade adressierte Datenwort oder das
gerade adressierte Datenwort aus dem Speicher während einer Leseoperation herausgeführt. Das durch
den Schalter 134 ausgewählte entsprechende Datenwort wird in Form der Signale CDO-17 an die
Ausgangsdatenwortverschiebeeinrichtung 106 abgegeben. Die Signale OO0-17, die im Stande sind, ein
vollständiges Datenwort darzustellen, die aber hier lediglich die notwendige Information tragen, die von der
Zeichenadresse CV'der ausgewählten Adresse benötigt wird, werden von der Verschiebeeinrichtung 106 zu den
Verarbeitungseinrichiungen hin übertragen.
Die Bedeutung der verschiedenen, zwischen der Speichersteuereinrichtung 20 und den Verarbeitungseinrichtungen sowie dem Arbeitsspeicher übertragenen
Steuersignale wird nachstehend noch näher erläutert werden. Eine Vielzahl von Steuersignalen QREQ-(i),
QMDP-O), QMA V-(\) und QMDT-(i) wird zwischen der Speichersteuereinrichtung 20 und einer entsprechenden
Verarbeitungseinrichtung (i) dargestellt, um die verschiedenen Phasen der jeweiligen Übertragungsoperation
zwischen der Speichersteuereinrichtung und der Verarbeitungseinrichtung (i) anzuzeigen. Das Signal
QERQ-(i), das von der Verarbeitungseinrichtung (i) zu der Speichersteuereinrichtung 20 hin übertragen wird,
stellt eine Anforderung durch die Verarbeitungseinrichtung (i) dar. und zwar dahingehend, daß ein Zugriff zu
der Speicheranordnung 12 erwünscht ist. Das Signal QMDP-(J). das von der Verarbeitungseinrichtung (i) zu
der Speichersteuereinrichtung 20 hin übertragen wird, gibt an. daß entweder ein Datenwort von der
Verarbeitungseinrichtung (i) an die Datenleitung D(i)0-\7 während einer Arbeitsspeicher-Schreiboperation
abgegeben worden ist, oder daß die Verarbeitungseinrichtung (i) ein Datenwort von der Datenleitung
DOO-17 während einer Arbeitsspeicher-Lescoperation
aufgenommen hat. Das Signal QMAV-(i), das von der Speichersteuereinrichtung 20 der Verarbeitungseinrichtung
(i) zugeführt wird, bzw. zugeführt worden ist, gibt an, daß der Speichersteuereinrichtung
die Anforderung der Verarbeitungseinrichtung (i) gewährt hat und daß die damit verbundene Arbeitsspeicheradresse, die von der Verarbeitungseinrichtung
(i) abgegeben worden ist, aufgenommen worden ist. Dadurch wird die Verarbeitungseinrichtung (i) freigegeben,
um eine neue Adresse für ihre nächste Arbeitsspeicher-Zugriffsanforderung
aufzubereiten bzw. fertigzustellen. Das Sign.-I QMDT-(i), das von der Speicher-Steuereinrichtung
20 an die Verarbeitungseinrichtung (i) abgegeben wird, gibt an, daß entweder die Speicheranordnung
12 ein Datenwort aufgenommen hat, das von der Verarbeitungseinrichtung (i) während einer Arbeitsspeicher-Schreiboperation
abgegeben worden ist, oder aber daß ein Datenwort von der Speicheranordnung 12
an die Datenleitung DOO-17 während einer Arbeitsspeicher-Leseoperation
abgegeben worden ist.
Eine Vielzahl von Steuersignalen QRD, QWR. QLDU, QLDL, QDA. QEOC und ZCO-7 wird
zwischen der Speichersteuereinrichtung 20 und der Speicheranordnung 12 übertragen, um unterschiedliche
Phasen der jeweiligen Übertragungsoperation zwischen der Speichersteuereinrichtung und dem Arbeitsspeicher
anzuzeigen. Das Signal QRD, das von der Speichersteuereinrichtung 20 zu der Speicheranordnung (12)
hin übertragen wird, steuert den Arbeitsspeicher, um eine Leseoperation auszulösen. Auf die Leseoperation hin
stellt der Arbeitsspeicher zwei benachbarte Datenworte bereit und gibt sie als Signale COO-35 an die
Speichersteuereinrichtung ab. Eines dieser beiden Datenworte wird dabei aus der geradzahligen adressierten
Arbeitsspeicherzelle herausgeführt, die durch die Bits 3—16 der abgegebenen Adresse dargestellt ist,
welche als Signale AC3—16 auftreten, während das andere Datenwort aus der nächsthöheren ungeradzahligen
adressierten Arbeitsspeicherzelle herausgeführt wird. Das Signal QWR, das ven der Speichersteuereinrichtung
20 an die Speicheranordnung 12 abgegeben wird, steuert den Arbeitsspeicher zur Auslösung einer
Schreiboperation. Auf die Schreiboperation hin ist der Arbeitsspeicher im Stande, irgendeinen Teil zweier
benachbarter Datenworte zu ändern, und zwar entweder die geradzahlige adressierte Arbeitsspeicherzelle,
die durch die Bits 3 bis 16 der abgegebenen Adresse bezeichnet ist, oder die nächsthöhere ungeradzahlige
adressierte Arbeitsspeicherzelle. Das Signal QLDU, das von der Speichersteuereinrichtung 20 an die Speicheranordnung
12 abgegeben worden ist, gibt an, daß während einer Schreiboperation die obere oder
geradzahlige adressierte Zelle, die durch die Bits 3 bis 16 der betreffenden Adresse bezeichnet ist, diejenige Zelle
ist, deren Inhalt zu ändern ist. Das Signal QLDL, das von der Speichersteuereinrichtung 20 an die Speicheranordnung
12 abgegeben wird, gibt während einer Schreiboperation an, daß die untere oder ungeradzahlige
adressierte Zelle unmittelbar oberhalb der durch die Bits 3 bis 16 der betreffenden Adresse bezeichneten
geradzahligen adressierten Zelle diejenige Zelle ist. deren Inhalt zu ändern ist.
Das Signal ODA das von der Speicheranordnung 12 an die Speichersteuereinrichtung 20 übertragen wird,
gibt an, daß entweder der Arbeitsspeicher ein Datenwort von der Datenleitung DCO-17 während
einer Arbeitsspeicher-Schreiboperation aufgenommen hat oder aber daß ein Datenwort von dem Arbeitsspeicher
an die Datcnleitung COO-35 während einer
Arbeitsspeicher-Leseoperation abgegeben worden ist. Das Signal QEOC, das von der Speicheranordnung 12
an die Speichersteuereinrichtung 20 abgegeben wird, ■"> gibt an, daß die von dem Arbeitsspeicher angeforderte
Operation beendet worden ist und daß die Speichersteuereinrichtung 20 nunmehr einen Zugriff zu einer
weiteren Verarbeitungseinrichtung auslösen kann.
Die Signale ZCO-7, die von der Speichersteuereinrichtung
20 an die Speicheranordnung 12 abgegeben werden, geben an. daß während einer Arbeitsspeicher-Schreiboperation
die in Frage kommenden Zeichenteile der adressierten Arbeitsspeieherzelle zu ändern sind.
Die Bedeutung jeder dieser acht Signale ist in der nachstehenden Tabelle aufgeführt.
Zonen-Steuersignal | Steuerung der Änderung |
von Arbeitsspeicher-Bits | |
ZCO | 0-5 |
ZCl | 6-8 |
ZC 2 | 9-11 |
ZC 3 | 12-17 |
ZC 4 | 18-23 |
ZC 5 | 24-26 |
ZC 6 | 27-29 |
ZC 7 | 30-35 |
Damit steuern die Signale ZCQ—ZC3 die Änderung
ausgewählter Teile der geradzahligen adressierten Zelle, zu der ein Zugriff bei einer Schreiboperation
vorhanden ist. Die Signale ZC4—ZC7 steuern hingegen
die Änderung ausgewählter Teile der entsprechenden ungeradzahligen adressierten Zelle, zu der während
derselben Schreiboperation ein Zugriff besteht.
Im folgenden sei die Arbeitsweise der Erfindung durch eine Erläuterung der Arbeitsweise der Speicher-Steuereinrichtung
20 während ihrer Steuerung einer Arbeitsspeicher-Leseoperation und einer Arbeitsspeicher-Schreiboperation
näher betrachtet.
Eine Arbeitsspeicher-Leseoperation wird von einer Verarbeitungseinrichtung bzw. Zentraleinheit dadurch
angefordert, daß diese ein Anforderungssignal, nämlich einen eine Arbeitsspeicher-Leseoperation festlegenden
bzw. darstellenden Befehl, und eine Adresse abgibt. In diesem Zusammenhang sei zum Beispiel angenommen,
daß die Verarbeitungseinrichtung B eine Leseoperation anfordert und dabei das Anforderungssignal QREQ-B
und den Adressensignalsatz ABO—17 abgibt. Das Anforderungssignal QREQ-B stellt dabei den Befehlssignalsatz
CMD-Bd-Z dar, der eine Arbeitsspeicher-Leseoperation
kennzeichnet. Es sei ferner im Zusammenhang mit dem betreffenden Beispiel angenommen,
daß in dem Adressensignalsatz der Wortadressenteil IVydie Adresse der Arbeitsspeicherzelle 3200 darstellt
und daß der Zeichenadressenteil CKden 6-Bit-Zeichenteil
höchster Wertigkeit der adressierten Zelle kennzeichnet. Demgemäß geben die Bits 0 bis 2 der
betreffenden Adresse den Code 100 (Fig. 3) an. Somit gibt der CK-Teil in Verbindung mit dem VVK-Teil an,
daß das 6-Bit-Zeichen 0 der Zelle 3200 derjenige Wortteil ist, der herauszuführen und zu der Verarbeitungseinrichtung
öhin zu übertragen ist.
Die Abtastlogik 110 nimmt die Anforderung der Verarbeitungseinrichtung B auf und kommt der
betreffenden Anforderung nach, wenn der Arbeitsspeicher zu diesem Zeitpunkt nicht belegt ist. Wenn der
Arbeitsspeicher jedoch belegt ist, wird die betreffende Anforderung zurückgestellt, und zwar solange, bis der
Arbeitsspeicher frei wird. Daraufhin kommt die Abtastlogik 110 einer der anstehenden Anforderungen
nach, und zwar entsprechend einem bestimmten Prioritätsplan. Wenn die Abtastlogik 110 die Anforderung
der Verarbeitungseinrichtung B bedient bzw. dieser Anforderung nachkommt, indem sie auf die
Aufnahme des Anforderungssignals QREQ-B hin anspricht, überträgt sie das Signal SEL-B zu der
Steuerlogik 101 hin. um anzuzeigen, daß der Anforderung durch die Verarbeitungseinrichtung B nachgekommen
worden ist, daß nunmehr weitere, von der Verarbeitungseinrichtung B übertragene Steuersignale
erkannt werden müssen und daß die Speichersteuereinrichtung vorbereitet werden muß, um ein Datenwort
zwischen der Verarbeitungseinrichtung B und dem Arbeitsspeicher zu übertragen.
Auf das Auftreten des Signals SEL-B hin veranlaßt die Steuerlogik 101 die Speichersteuereinrichtung 20, den
von der Verarbeitungseinrichtung B abgegebenen Befehl und die von dieser Verarbeitungseinrichtung
abgegebene Adresse aufzunehmen. Die Steuerlogik 101 erzeugt die Steuersignale CCMD B0-3/CS0-3,
CQCR und C4S0-17A4C0-17. Das Signal CCMD-
BQ-3/CS0-3 gibt den Befehlsleitungs-Schalter 112 frei, der damit den von der Verarbeitungseinrichtung B
abgegebenen Befehl in Form der Signale CM'D-B 0—3
überträgt. Dieser Befehl wird dem Befehlsregister 114 als Ausgangssignale CSO-3 des Schalters 112 zugeführt.
Das Signal CQCR gibt das Befehlsregister 114 frei,
um die neuen Befehlssignale CSO-3 für die Speicherung
während der folgenden Leseoperation aufzunehmen. Die Signale CR 0—3, die für den Lesebefehlinhalt
des Befehlsregisters 114 kennzeichnend sind, werden an die Steuerlogik 101 abgegeben. Das Signal CABO-17
(MCO-17) gibt den Adressenleitungs-Schalter 120 frei,
wodurch über diesen Schalter die von der Verarbeiin tungseinrichtung B abgegebene Adresse in Form der
Signale ABO— 17 übertragen wird. Die Bits 3 bis 16 des
WK-Teiles dieser Adresse werden direkt an die Speicheranordnung 12 abgegeben, und zwar über den
Schalter 120 in Form der Signale -4C3-16. Die Bits 0
bis2und 17 der Adresse werden an da.s Aß-Register 122 in Form der Ausgangssignale ACO-2, 17 des Schalters
120 abgegeben. Das AR-Register nimmt daraufhin sowohl den Zeichenadressenteil der abgegebenen
Adresse als auch das Bit 17 des Wortadressenteils auf, 2C und speichert diesen Adressenteil und das Bit Die
Signale ARO—2, 17, die kennzeichend sind für den Inhalt des Λ/f-Registers 122, werden an die Steuerlogik
101 und an den Zonen-Decoder 124 abgegeben. Bei der gerade vorliegenden Leseoperation werden die von
dem Decoder 124 abgegebenen nachfolgenden Ausgangssignale nicht verwendet.
Die Steuerlogik 101 überträgt nunmehr das Steuersignal QMAV-B ru der Verarbeitungseinrichtung B hin.
Das Signal QMAV-B zeigt der Verarbeitungseinrichtung B an. daß deren Anforderung nachgekommen
worden ist und daß sie den Empfang der angeforderten Information von dem Arbeitsspeicher her vorbereiten
sollte. Darüber hinaus dient das Signal QMA V-B noch dazu, der Verarbeitungseinnchtung B anzuzeigen, daß
die dabei abgegebene Adresse von der Speichersteuereinrichtung 20 aufgenommen worden ist. so daß die
Verarbeitungseinrichtung mit der Vorbereitung einer neuen Adresse für eine nächste Anforderung einer
Verbindung zu dem Arbeitsspeicher hin beginr. jii kann.
ίο Auf die Befehlssignale CR 0—3! hin, die eine
Arbeitsspeicher-Leseoperation kennzeichnen, gibt die Steuerlogik 101 das Steuersignal QRD an die Speicheranordnung
12 ab, um die geforderte Leseoperation einzuleiten. Auf das damit ebenfalls erfolgende Anspre-"5
chen auf die Signale CR 0—3 und AR 17, von denen das zuletzt genannte Signal das Bit niedrigster Wertigkeit
der Adresse angibt, das in diesem Beispiel ein Binärzeichen 0 ist, da die Zellen-Adresse eine gerade
Zahl ist, erzeugt die Steuerlogik 101 das Steuersignal so CCO0-17/CD0-17. Das Signal CCOO-XTI
CDO-17 gibt den Ausgangsleitungs-Schalter 134 frei,
der damit das aus der geradzahligen adressierten Speicherzelle herausgeführte Datenwort während der
nachfolgenden Leseoperation überträgt und an die Speichersteuereinrichtung 20 als Signale COO-17
abgibt. Dieses ausgewählte Datenwon wird an die Ausgangsdatenwortverschiebeeinrichtung 106 in Form
der Signale CD 0—17 des Schalters 134 abgegeben. Auf
das gleichzeitig damit erfolgende Ansprechen auf die Signale CR0—3 und ARO—2, von denen die zuletzt
erwähnten Signale in diesem Fall das 6-Bit-Zeichen 0 der adressierten Zelle bezeichnen, erzeugt die Steuerlogik
101 das Steuersignal CCDO-5/DO 12-17. Das
Signal CCD0—5/DO 12—17 ermöglicht der Ausgangsdatenwort-Verschiebeeinrichtung
1Ο5, das von dem Arbeitsspeicher her aufgenommene 6-Bit-Zeichen 0. das
sind die Bits CDO-5, in die 6-Bit-Zeichenposition
niedrigster Wertigkeit, das sind die Bits £>O12—17, in
dem zu der anfordernden Verarbeitungseinrichtung hin übertragenen Datenwort zu verschieben. Darüber
hinaus führt das Signal CCD 0-5/DO12-17 Binärzeichen
0 in den Bits DOü-11. die zu der Verarbeitungseinrichtung hin übertragen werden. Dieses Leseoperations-Beispiel
ist im oberen Teil der F i g. 4 dargestellt.
^uf das QKD-Signa! hin beginnt die Speicheranordnung
12 eine Leseoperation. Der Arbeitsspeicher 12 verwendet den Wortadressenteil, der durch die Signale
AC3—16 dargestellt ist, dazu, das entsprechende
geradzahlige adressiene Datenwort und das in der nächsthöheren ungeradzahligen adressierten Zelle enthaltene
Datenwort herauszuführen. Bei dem vorliegenden Beispiel stellt der Arbeitsspeicher die Datenworte
in den Zellen 3200 und 3201 wieder bereit. Die wiederbereitgestellten bzw. wiedergewonnenen Datenworte
werden zu dem Ausgangsdatenleitungs-Schalter 134 hin übertragen, wobei das geradzahlige adressierte
Wort durch die Signale CO 0—17 und das ungeradzahlige
adressierte Wort durch die Signale CO18—35
dargestellt ist. Zu dem Zeitpunkt, zu dem die Speicheranordnung 12 die wiedergewonnenen Datenworte
zu der Speichersteuereinrichtung 20 hin überträgt, überträgt er zu dieser Speichersteuereinrichtung
20 auch das Steuersignal ODA. Dieses Steuersignal QDA zeigt an, daß das angeforderte Datenwort
nunmehr auf der Datenleitung COO-35 zur Verfügung
steht.
Der durch das Steuersignal CCO0-17/CD0-17 übertragungsfähig gemachte Ausgangsdatenleitungs-Schalter
134 übertragt das aus der Zelle 3200 herausgeführte Üatenwort. Dieses Datenwort wird zu
der Ausgangsdatenwortverschiebeeinrichtung 106 in Form der Signale CDO- 17 hin übertragen.
Die durch das Steuersignal CCD0-5/DO12-17
freigegebene Ausgangsdatenwortverschiebeeinrichtung 106 verschiebt das 6-Bit-Zeichen 0 in dem von dem
Arbeitsspeicher aufgenommenen Datenwort, das sind die Bits CDO-5. in die 6-Bit-Zeichenposition niedrigster
Wertigkeit, das sind die Bits DO12—17, innerhalb
des nunmehr der Verarbeitungseinrichtung B zugeführten Datenwons. Darüber hinaus führt das Signal
CCD0-5/DO12-17 Binärzeichen 1 in den Bits DO8—11. Demgemäß wird das in Frage kommende
Zeichen, das von dem Arbeitsspeicher her angefordert ist, zu der Verarbeitungseinrichtung B in der Zeichenposition
niedrigster Wertigkeit der 18 Signalbits DOO-17
übertragen.
Zu diesem Zeitpunkt gibt die Steuerlogik 101 auf die Aufnahme des QD.4-Signals hin das Signal QMDT-B an
die Verarbeitungseinrichtung B ab, um der betreffenden Verarbeitungseinrichtung anzuzeigen, daß die von
dieser angeforderte Information nunmehr auf der Datenleitung DOO-17 zur Verfügung steht.
Auf das QMDT-ß-Signal hin nimmt die Verarbeitungseinrichtung
B das angeforderte Zeichen von der Datenleming DOO-17 auf. Die Verarbeitungseinrichtung
B überträgt dann das Signal QMDP-B zu der Speichersteuereinrichiung 20 um anzuzeigen, daß sie die
Information auf der Datenleitung DOO-17 aufgenommen
hat und daß ihrer Anforderung nachgekommen worden ist.
Die Speicheranordnung 12 überträgt eine bestimmte Zeitspanne nach Abgabe des wiederbereitgestellten
Datenworts an die Speichersteuereinrichtung 20 zu dieser das OEOC-Signal hin. Das QEOC-Signal zeigt
der Speichersteuereinrichtung an, daß der Arbeitsspeicher die Loseoperntion beendet hat und daß die
Speichersteuereinrichtung nunmehr einen Zugriff zu einer weiteren Verarbeitungseinrichtung auslösen kann.
Im folgenden sei die Arbeitsweise der Erfindung im
Hinblick auf andere Arten von Adressen näher erläutert, die von einer eine Leseoperation anfordernden
Verarbeitungseinrichtung abgegeben werden. Wenn die anfordernde Verarbeitungseinrichtung eine
Information aus einer ungeradzahligen adressierten Zelle benötigt, wie zum Beispiel aus der Zelle 3201, ist
ic das Signal AR 17 ein Binärzeichen 1. Demgemäß
erzeugt die Steuerlogik 101 das Steuersignal CCO 18— 35/CD 0—17. Dieses Steuersignal ermöglicht dem
Ausgangsdatenleitungs-Schalter 134, das Datenwort zu übertragen, das von der ungeradzahligen adressierten
Speicherzelle bereitgestellt worden ist, und zwar während der nachfolgenden Leseoperation, und dieses
Datenwort an die Speichersteuereinrichtung 20 in Form der Signale CO18—35 abzugeben. Dieses ausgewählte
Datenwort wird dann an die Ausgangsdatenwortverschiebeeinriefnung
106 in Form der Signale CDO-17 des Schalters 134 abgegeben.
Wenn die anfordernde Verarbeitungseinrichtung das 6-Bit-Zeichen 1 der adressierten Zelle benötigt, gibt sie
eine Zeichena'resse von 101 gemäß Fig.3 ab.
Demgemäß erzeugt die Steuerlogik 101 das Steuersignal CCD6-11/D012-17. Dieses Steuersignal ermöglicht
der Ausgangsdatenwortverschiebeeinrichtung 106. das von dem Arbeitsspeicher her aufgenommene
6-Bit-Zeichen 1, das sind die Bits CD6—11, in die 6-Bit-Zeichenposition niedrigster Wertigkeit, das sind
die Bits DO 12 — 17, in dem Datenwort zu verschieben, das zu der anfordernden Verarbeitungseinrichtung hin
übertragen wird. Demgemäß führt das Signal CCD6— 11/DO 12-17 Binärzeichen 0 in den Bits DOO-U,die
zu der Verarbeitungseinrichtung hin übertragen werden.
Wenn die anfordernde Verarbeitungseinrichtung das 6-Bit-Zeichen 2 der adressierten Zelle benötigt, gibt sie
eine Zeichenadresse von 110 ab. Demgemäß erzeugt die
Steuerlogik 101 das Steuersignal CCD 12—17/ DO 12—17. Dieses Steuersignal ermöglicht der Ausgangsdatenwortverschiebeeinrichtung
106, das von dem Arbeitsspeicher her aufgenommene 6-Bit-Zeichen 2, das sind die Bits CD 12—17, in die 6-Bit-Zeichenposition
niedrigster Wertigkeit, das sind die Bits DO 12—17, des zu der anfordernden Verarbeitungseinrichtung hin
übertragenen Datenwortes zu übertragen. Darüber hinaus führt das Signal CCD 12- 17/DO 12-17 Binärzeichen
0 in den Bits DOO-11, die zu der Verarbeitungseinrichtung
hin übertragen werden.
Wenn die anfordernde Verarbeitungseinrichtung das 9-Bit-Zeichen 0 der adressierten Zelle benötigt, gibt sie
eine Zeichenadresse von 010 gemäß Fig. 3 ab. Demgemäß erzeugt die Steuerlogik 101 das Steuersignal
CCD 0-8/DO 9-17. Dieses Steuersignal ermöglicht
der Ausgangsdatenwortverschiebeeinrichtung 106 das von dem Arbeitsspeicher her aufgenommene
9-Bit-Zeichen 0, das sind die Bits CD0-8. in die
9-Bit-Zeichenposition niedrigster Wertigkeit, das sine die Bits DO 9—17, in dem der anfordernden Verarbeitungseinrichtung
übertragenen Datenwort zu verschieben. Im übrigen führt das Signal CCD0-8/DO9-17
Binärzeichen 0 in den Bits DOO-8, die der Verarbeitungseinrichtung
zugeführt werden.
Wenn die anfordernde Verarbeitungseinrichtung da.1
9-Bit-Zeichen 1 der adressierten Zelle benötigt, gibt sie
eine Zeichenadresse von 011 ab. Demgemäß erzeugt die Steuerlogik 101 die Steuersignale CCD9-IT
DO9— 11 und CCD 12— MIDO 12—17. Diese beiden
Steuersignale ermöglichen der Ausgangsdatenwortverschiebeeinrichtung
106, das von dem Arbeitsspeicher her aufgenommene 9-Bit-Zeichen 1, das sind die Bits
CD9—17, in die 9-Bit-Z'ichenposition niedrigster
Wertigkeit, das sind die Bits DO 9—17, des zu der
anfordernden Verarbeitungseinrichtung hin übertragenen Datenworts zu verschieben. Darüber hinaus führen
diese beiden Steuersignale Binärzeichen 0 in den Bits DOO-8, die zu der Verarbeitungseinrichtung hin
übertragen werden.
Wenn die anfordernde Verarbeitungseinrichtung das vollständige Datenwort in der adressierten Zelle
benötigt, gibt sie eine Zeichenadresse von 000 gemäß Fig.3 ab. Damit erzeugt die Steuerlogik 101 die
Steuersignale CCD 0-8/ DO 0-8, CCD 9-11/
DO 9-11 und CCD 12- 17/DO 12-17. Diese drei
Steuersignale ermöglichen der Ausgangsdatenwortverschiebeeinrichtung 106, das gesamte aus dem Arbeitsspeicher
aufgenommene Wort, das sind die Bits CDO-17, zu der anfordernden Verarbeitungseinrichtung
hin als Bits DOO-17 zu übertragen.
Eine Arbeitsspeicher-Schreiboperation wird durch eine Verarbeitungseinrichtung dadurch angefordert,
daß diese ein Anforderungssignal, einen eine Arbeitsspeicher-Schreiboperation kennzeichnenden Befehl,
eine Adresse und ein Datenwort abgibt, welches eine Information zur Speicherung umfaßt. In diesem
Zusammenhang sei zum Beispiel angenommen, daß die Verarbeitungseinrichtung B eine Schreiboperation
anfordert, und demgemäß das Anforderungssignal QREQ-B, den Befehlssignalsatz CMD-B 0-3, der eine
Arbeitsspeicher-Schreiboperation kennzeichnet, den Adressensignalsatz AB 0—17 und den Datenwortsignalsatz
DBO-M abgibt. Ferner sei im Rahmen dieses Beispiels angenommen, daß in dem Adressensignalsatz
der Wortadressenteil WY die Adresse der Arbeitsspeicherzelle 3200 darstellt und das der Zeichenadressenteil
CY den 6-Bit-Zeichenteil höchster Wertigkeit der adressierten Zelle darstellt. Demgemäß stellen die
Bits 0 bis 2 der Adresse den Code 100 gemäß F i g. 3 dar.
Somit zeigt der CV-Teil in Verbindung mit dem WK-Teil an, daß ein durch die anfordernde Verarbeitungseinrichtung
abgegebene 6-Bit-Zeichen in den entsprechenden Teil des 6-Bit-Zeichens 0 der Zelle 3200
eingefügt werden muß.
Die Abtastlogik 110 nimmt die Anforderung von der
Verarbeitungseinrichtung B her auf und kommt der betreffenden Anforderung nach, wenn der Arbeitsspeicher
zu diesem Zeitpunkt nicht belegt ist. Wenn der Arbeitsspeicher jedoch belegt ist, wird die Anforderung
solange zurückgestellt, bis der Arbeitsspeicher wieder frei ist. Daraufhin kommt die Abtastlogik 110 einer der
vorhandenen Anforderungen nach, und zwar entsprechend einem bestimmten Prioritätsplan. Wenn die
Abtastlogik 110 der Anforderung der Verarbeitungseinrichtung
B nachkommt und auf die Aufnahme des Anforderungssignals QREQ-B hin anspricht, gibt sie das
Signal SEL-B an die Steuerlogik 101 ab. Dadurch wird dieser Steuerlogik 101 angezeigt, daß der Anforderung
der Verarbeitungseinrichtung B nachgekommen ist, daß weitere von der Verarbeitungseinrichtung B übertragene
Steuersignale nunmehr erkannt werden müssen und daß die Speichersteuereinrichtung für die Übertragung
eines Datenwortes zwischen der Verarbeitungseinrichtung B und dem Arbeitsspeicher vorbereitet werden
muß.
Auf das Signal SEL-B hin veranlaßt die Steuerlogik 101 die Speichersteuereinrichtung 20, den von der
Verarbeitungseinrichtung abgegebenen Befehl und die von dieser Verarbeitungseinrichtung abgegebene
Adresse anzunehmen. Die Steuerlogik 101 erzeugt die Steuersignale CCMD-BO-3, CQCR und CABO-MI
ACO-M. Das Signal CCMD-BO-VCSQ-I ermöglicht
dem Befehlsleitungs-Schalter 112, den Befehl zu
übertragen, der von der Verarbeitungseinrichtung B auf die Signale CMD-BO—3 hin abgegeben wird. Dieser
Befehl wird dem Befehlsregister 114 in Form der Ausgangssignale CSO-3 des Schalters 112 zugeführt.
Das Signal CQCR ermöglicht dem Befehlsregister 114, die neuen Befehlssignale CSO-3 für die Speicherung
während der nachfolgenden Schreiboperation aufzunehmen bzw. anzunehmen. Die Signale CR 0—3, die
kennzeichnend sind für den Schreibbefehlsinhalt des Befehlsregisters 114, werden der Steuerlogik 101
zugeführt. Das Signal CABO-MIACO-M ermöglicht dem Adressenleitungs-Schalter 120, die von der
Verarbeitungseinrichtung B zugeführte Adresse auf die Signale ABO—M hin zu übertragen. Die Bits 3—16 des
WV-Teils dieser Adresse werden direkt dem Arbeitsspeicher
12 zugeführt, und zwar über den Schalter 120 in Form der Signale AC3— 16. Die Bits 0 bis 2 und 17 der
Adresse werden an das AR-Register 122 in Form der Ausgangssignale ACO—2, 17 des Schalters 120
abgegeben. Das ΛΛ-Register bewirkt daraufhin die
Aufnahme und Speicherung des Zeichenadressenteils der zugeführten Adresse und des Bits 17 des Wortadressenteils
Die Signale AR 0—2, 17, die kennzeichnend sind für den Inhalt des A/?-Registers 122 werden an die
Steuerlogik 101 und an den Zonen-Decoder 124 abgegeben. Der Zonen-Decoder 124 spricht auf die
Signale AR 0—2,17 an und gibt ein Zonen-Steuersignal
ZCO zur Steuerung der Änderung der Arbeitsspeicherzellenbits
0 bis 5 (siehe obige Tabelle) ab. Diese Bits stellen den Teil des Zeichens 0 des geradzahligen
adressierten Wortes dar, in den durch die Schreiboperation eine Information eingegeben wird.
Die Steuerlogik 101 überträgt nunmehr das Steuersignal QMA V-B zu der Verarbeitungseinrichtung B hin.
Das Signal QMAV-B zeigt der Verarbeitungseinrichtung B an, daß ihrer Anforderung nachgekommen
worden ist und daß sie die Übertragung der in dem Arbeitsspeicher abzuspeichernden Information vorbereiten
sollte. Darüber hinaus dient das Signal QMAV-B dazu, der Verarbeitungseinrichtung B anzuzeigen, daß
die abgegebene Adresse von der Speichersteuereinrichtung 20 aufgenommen worden ist, so daß die
so betreffende Verarbeitungseinrichtung nunmehr die Erzeugung einer neuen Adresse für die nächste
Anforderung einer Verbindung mit dem Arbeitsspeicher beginnen kann. Auf das Auftreten des QMA V-ß-Signals
hin gibt die Verarbeitungseinrichtung B das ΟΛ/DP-ß-Signal an die Speichersteuereinrichtung 20
ab. Dadurch wird der Speichersteuereinrichtung 20 angezeigt, daß nunmehr ein Datenwort auf der
Datenleitung DB 0— 17 zur Verfügung steht.
Auf die Aufnahme des QMA V-ß-Signals hin und auf
die Befehlssignale CR 0—3 hin, die kennzeichnend sind für eine Arbeitsspeicher-Schreiboperation, gibt die
Steuerlogik 101 das Steuersignal QWR an die Speicheranordnung 12 ab, um die geforderte Schreiboperation
auszulösen. Ferner erzeugt die Steuerlogik das Steuersignal CDBO-MiDlO-M. Das Signal
CDB0—M/DI0—M ermöglicht dem Eingangsdatenleilungs-Schaiter
130, das von der Verarbeitungseinrichtung B abgegebene Datenwort in Form der Signale
DBO-17 zu übertragen. Dieses ausgewählte Datenwort
wird der Eingangsdatenwortverschiebeeinrichtung 105 als Ausgangssignale DIO-17 des Schalters
13C zugeführt Die Steuerlogik gibt ferner auf das Auftreten der Signale CR 0-3 und AR 17 hin, von
denen das zuletzt genannte Signal das Bit niedrigster Wertigkeit der Adresse bezeichnet, welches in diesem
Fall ein Binärzeichen 0 ist, da die Zellenadresse eine gerade Zahl ist, das QZ.D£/-Signal an die Speicheranordnung
12 ab. Dadurch wird angezeigt, daß der Inhalt der oberen oder geradzahligen adressierten Zelle
während der nachfolgenden Schreiboperation zu ändern ist. Auf das Auftreten der Signale CR 0—3 und
AR 0—2 hin, von denen die zuletzt genannten Signale in diesem Fall das 6-Bit-Zeichen 0 der adressierten Zelle
angeben, erzeugt die Steuerlogik 101 das Steuersignal CDI \2-VIDC0-5. Das Signc! CDI 12-17/DCO-5
ermöglicht der Eingangsdatenwortverschiebeeinrichtung 105, das Zeichen in der 6-Bit-Zeichenposition
niedrigster Wertigkeit des von der Verarbeitungseinrichtung empfangenen Datenwortes, das sind die Bits
D/12—17, in die 6-Bit-Zeichenposition 0, das sind die
Bits DCO-5, in dem Datenwort zu verschieben, das zu
dem Arbeitsspeicher hin übertragen wird. Die Bits DC6—17 spielen bei dieser Schreiboperation keine
Rolle. Dieses Schreiboperations-Beispiel ist in dem unteren Teil der F i g. 4 angegeben.
Der Eingangsdatenleilungs-Schalter 130, der durch
das Steuersignal CDB0—\7/DI0-\7 freigegeben bzw. übertragungsfähig gemacht wird, überträgt das von der
Verarbeitungseinrichtung B abgegebene Datenwort. Dieses Datenwort wird der Eingangsdatenwortverschiebeeinrichtung
105 in Form der Signale DIO-17 zugeführt.
Die durch das Steuersignal CDI 12-17/DCO-5
freigegebene Eingangsdatenwortverschiebeeinrichtung 105 verschiebt das Zeichen in dem 6-Bit-Zeichenteil
niedrigster Wertigkeit, das sind die Bits D/12—17, des
von der Verarbeitungseinrichtung her empfangenen Datenworts, in die 6-Bit-Position des Zeichens 0, das
sind die Bits DCO-5, in den nunmehr zu dem Arbeitsspeicher hin übertragenen Datenwort. Demgemäß
wird das von der Verarbeitungseinrichtung in der Zeichenposition niedrigster Wertigkeit der achtzehn
Signalbits DB0—17 abgegebene Zeichen zu dem
Arbeitsspeicher in der Zeichenposition übertragen, die durch die von der Verarbeitungseinrichtung B abgegebene
Adresse bezeichnet ist.
Auf das <?lV/?-Signal hin leitet die Speicheranordnung
12 eine Schreiboperation ein. Die Speicheranordnung 12 verwendet den Wortadressenteil, der durch die
Signale AC3 —16 und durch das QLDU-S\gna\ dargestellt
ist, dazu, die Änderung des entsprechenden geradzahligen adressierten Datenworts zu ermöglichen.
In dem vorliegenden Beispiel wird dem Arbeitsspeicher ermöglicht, den Inhalt der Zelle 3200 zu ändern. Dabei
können jedoch nur ausgewählte Teile des in der Zeiie 3200 gespeicherten Datenwortes geändert werden;
diese Teile sind durcli einige Signale der Signale ZCO-7 bezeichnet, die von dem Arbeitsspeicher
aufgenommen werden. Da im vorliegenden Beispiel der Zonen-Decoder 124 lediglich das Zonen-Steuersignal
ZCO erzeugt, können lediglich die Bits 0 bis 5 des Inhalts der Zelle 3200 geändert werden. Somit nimmt die
Speicheranordnung 12 lediglich das 6- Bit-Zeichen 0, das sind die Bits DCO-5, aus dem Eingangsdatenwort auf.
Dieses aufgenommene Zeichen wird in die Zeichen-0-Position der Zelle 3200 eingeführt. Der übrige Inhalt der
Zelle 3200 und ebenso der Inhalt der Zelle 3201 bleiben bei dieser Operation unverändert Der Arbeitsspeicher
überträgt dann das Signal QDA zu der Speichersteuereinrichtung 20 hin, um anzuzeigen, daß er die
Information auf der Datenieitung DCO-17 aufgenommen
hat
Auf das QDA-Signa.1 hin sendet die Steuerlogik 101
das Signal QMDT-B an die Verarbeitungseinrichtung B1
um der betreffenden Verarbeitungseinrichtung anzuzeigen, daß der Arbeitsspeicher die abgegebene Information
aufgenommen hat und daß der Anforderung der Verarbeitungseinrichtung B nachgekommen worden ist.
Die Speicheranordnung 12 gibt zu einem bestimmten Zeitpunkt nach Aufnahme des von der Speichersteuereinrichtung
20 abgegebenen Datenwortes an diese das <?£OC-Signal ab. Das (?£OC-Signal zeigt der Speichersteuerung
an, daß der Arbeitsspeicher die Schreiboperaticn beendet hat und daß die Steuereinrichtung
nunmehr den Zugriff zu einer weiteren Verarbeitungseinrichtung einleiten kann.
Im folgenden sei die Arbeitsweise der Erfindung bezüglich weiterer Typen von Adressen erläutert, die
von einer eine Schreiboperation anfordernden Verarbeitungseinrichtung abgegeben werden. Wenn die
anfordernde Verarbeitungseinrichtung die Einfügung einer Information in eine ungeradzahlige adressierte
Zelle, wie zum Beispiel die Zelle 3201 fordert, ist das Signr.l AtI 17 ein Binärzeichen 1. Demgemäß gibt die
Steuerlogik 101 das Signal QLDL an die Speicheranord-
w nung 12 ab, um anzuzeigen, daß der Inhalt der unteren
oder ungeradzahligen adressierten Zelle während der nachfolgenden Schreiboperation zu ändern ist. Darüber
hinaus erzeugt der Zonen-Decoder 124 lediglich das Zonen-Steuersignal ZC4, da nämlich lediglich die Bits 0
bis 5 des Inhalts der Zelle 3201 (das sind die Bits 18-23 in dem Doppelwert der Zellen 3200 und 3201) geändert
werden können. Demgemäß nimmt die Speicheranordnung 12 lediglich das 6-Bit-Zeichen 0, das sind die Bits
DCO-5, aus seinem Eingangsdatenwort auf und gibt
dieses Zeichen in die 6-Bit-Zeichen-O-Position der Zelle 3201 ein. Der übrige Inhalt der Zelle 3201 und der Inhalt
der Zelle 3200 bleiben bei dieser Schreiboperation unverändert.
Wenn die anfordernde Verarbeitungseinrichtung die Einfügung eines 6-Bit-Zeichens in den 6-Bit-Zeichen-1-Teil
der adressierten Zelle fordert, gibt sie eine Zeichenadresse von 101 ab. Demgemäß erzeugt die
Steuerlogik 101 das Steuersignal CDI 12- 17/DC6-11.
Dieses Steuersignal ermöglicht der Eingangsdatenwortverschiebeeinrichtung 105, das Zeichen in dem 6-Bit-Zeichenteil
niedrigster Wertigkeit, das sind die Bits D/12—17, des von der Verarbeitungseinrichtung her
empfangenen Datenworts in die 6-Bit-Zeichen-1-Position, das sind die Bits DC6—U, des Datenworts zu
verschieben, das dem Arbeitsspeicher zugeführt wird. Darüber hinaus erzeugt der Zonen-Decoder 124 die
Zonen-Steuersignale ZC1 und ZC2. um die Speicheranordnung
12 in der Weise zu steuern, daß lediglich aus dessen Eingangsdatenwort das 6-Bit-Zeichen 1, das sind
die Bits DC6—11, aufgenommen wird.
Wenn die anfordernde Verarbeitungseinrichtung die Einfügung eines 6-Bit-Zeichens in den 6-Bit-Zeichen-2-Teil
der adressierten Zelle fordert, gibt sie eine Zeichenadresse von 110 ab. Demgemäß erzeugt die
Steuerlogik 101 eins Steuersignal CD/9- 17/DC9- 17.
Dieses Steuersignal ermöglicht der Eingangsdatenwortverschiebeeinrichtung
105, die neun Bits niedrigster Wertigkeit, das sind die Bits D/9—17. des von der
Verarbeitungseinrichtung empfangenen Datenworts zu übertragen. Im übrigen erzeugt der Zonen-Decoder 124
das Zonen-Steuersignal ZC3, durch das die Speicheranordnung 12 veranlaßt wird, lediglich das 6-Bit-Zeichen 2,
das sind die Bits DC12—17, aus einem Eingangsdatenwort
aufzunehmen.
Wenn die anfordernde Verarbeitungseinrichtung die Einfügung eines 9-Bit-Zeichens in den 9-Bit-Zeichen-O-Teil
der adressierten Zelle fordert, gibt sie eine Zeichenadresse von 010 ab. Demgemäß erzeugt die
Steuerlogik 101 das Steuersignal CD/9—17/DC0-8. Dieses Steuersignal ermöglicht der Eingangsdatenwortverschiebeeinrichtung
105, das Zeichen in dem 9-Bit-Zeichenteil niedrigster Wertigkeit, das sind die Bits
D/9—17, des von der Verarbeitungseinrichtung her
empfangenen Datenwortes zu der 9-Bit-Zeichen-O-Position,
das sind die Bits DCO-8, des zu dem Arbeitsspeicher hin übertragenen Wortes zu verschieben.
Im übrigen erzeugt der Zonen-Decoder 124 die Zonen-Steuersignale ZCO und ZC1, die die Speicheren-Ordnung
12 in der Weise steuern, daß dieser lediglich das 9-Bit-Zeichen 0, das sind die Bits DCO-8, aus seinem
Eingangsdatenwort aufnimmt.
Wenn die anfordernde Verarbeitungseinrichtung die Einfügung eines 9-Bit-Zeichens in den 9-Bit-Zeichen-J-Teil
der adressierten Zelle fordert, gibt sie eine Zeichenadresse von 011 ab. Demgemäß erzeugt die
Steuerlogik 101 das Steuersignal CD/9-17/DC9-17.
Dieses Steuersignal ermöglicht der Eingangsdatenwortverschiebeeinrichtung
105, das Zeichen in der 9-Bit-Zeichenposition niedrigster Wertigkeit, das sind die Bits
D/9—17, des von der Verarbeilungseinrichtung her
empfangenen Datenworts, in die 9-Bit-Zeichen-1 -Position,
das sind die Bits DC9—17, des Datenwortes zu übertragen, das zu dem Arbeitsspeicher hin übertragen
wird bzw. übertragen worden ist Im übrigen erzeugt der Zonen-Decoder 124 die Zonen-Steuersignale ZC2 und
ZC3, die die Speicheranordnung 12 derart steuern, daß dieser lediglich das 9-Bit-Zeichen 1, das sind die Bits
DC9—17, aus seinem Eingangsdatenwort aufnimmt
Wenn die anfordernde Verarbeitungseinrichtung die
Einfügung eines vollständigen Eüatenwortes in die adressierte Zelle fordert, gibt sie eine Zeichenadresse
von 000 ab. Demgemäß erzeugt die Steuerlogik 101 die Steuersignale CD/0—8/DCO—8 und CD/9—17/
DC9—17. Diese beiden Steuersignale ermöglichen der Eingangsdatenwortverschiebeeinrichtung 105, das gesamte
von der Verarbeitungseinrichtung her empfangene Wort, das sind die Bits D/0—17, zu dem
Arbeitsspeicher hin zu übertragen., und zwar als Bits DCO-17. Im übrigen erzeugt der Zonendecoder 124
hierbei die Zonen-Steuersignale ZCO, ZCl, ZC2 und ZC3. Durch diese Zonen-Steuersignaie wird die
Speicheranordnung 12 derart gesteuert, daß er sein gesamtes Eingangsdatenwort aufnimmt.
Hierzu 5 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur Auswahl und ggf. erfolgenden Modifizierung von Datenzeichen, die jeweils zu einer Mehrzahl von Datenzeichen umfassenden Datenwörtern gehören, welche in einer Datenverarbeitungsanlage auftreten, zu der zumindest ein Prozessor und eine Speicheranordnung gehören, die mit dem jeweiligen Prozessor über eine Verknüpfungseinrichtungen umfassende zentrale Steuerlogik verbunden ist und zwischen der und dem jeweiligen Prozessor die Datenwörter zu übertragen sind, dadurch gekennzeichnet, daß der jeweilige Prozessor (10) über einen Eingangsdatenleitungsschalter (130) und eine Eingangsdatenwortverschiebeeinrichtung (105) mit der Speicheranordnung (12) verbunden ist,
daß die Speicheranordnung (12) über einen Ausgangsdatenleitungsschalter (134) und eine Ausgangsdatenwortverschiebeeinrichtung (106) mit dem jeweiligen Prozessor (10) verbunden ist
und daß die durch Steuersignale von dem jeweiligen Prozessor (10) her steuerbare Steuerlogik (JOI) mit dem Eingangsdatenleitungsschalter (130) und dem Ausgangsdatenleitungsschalter (134) sowie mit der Eingangsdatenwortverschiebeeinrichtung (105) und mit der Ausgangsdatenwortverschiebeeinrichtung (106) derart verbunden ist, daß auf das Auftreten von festgelegten Steuersignalen hin die Eingangsdatenwortverschiebeeinrichtung (105) ein ausgewähltes Datenzeichen aus einem bestimmten Bereich eines Datenwortes zu der Speicheranordnung (12) und die betreffende Ausgangsdatenwortverschiebeeinrichtung (106) ein ausgewähltes Datenzeichen aus einem bestimmten Bereich eines Datenwortes zu dem jeweiligen Prozessor (10) zu übertragen gestattet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US6617070A | 1970-08-24 | 1970-08-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2142374A1 DE2142374A1 (de) | 1972-03-02 |
DE2142374C2 true DE2142374C2 (de) | 1983-12-01 |
Family
ID=22067705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2142374A Expired DE2142374C2 (de) | 1970-08-24 | 1971-08-24 | Schaltungsanordnung zur Auswahl und ggfs. erfolgenden Modifizierung von Datenzeichen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3716838A (de) |
JP (1) | JPS5528109B1 (de) |
AU (1) | AU3247771A (de) |
CA (1) | CA977459A (de) |
DE (1) | DE2142374C2 (de) |
FR (1) | FR2105940A5 (de) |
GB (1) | GB1360436A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794970A (en) * | 1972-11-24 | 1974-02-26 | Ibm | Storage access apparatus |
US3828316A (en) * | 1973-05-30 | 1974-08-06 | Sperry Rand Corp | Character addressing in a word oriented computer system |
BE801430A (nl) * | 1973-06-26 | 1973-10-15 | Belge Lampes Mat Electr Mble | Een geheugensysteem |
US4073005A (en) * | 1974-01-21 | 1978-02-07 | Control Data Corporation | Multi-processor computer system |
US3932894A (en) * | 1974-03-14 | 1976-01-13 | International Business Machines Corporation | Magnetic record member for use with rotating head magnetic recording apparatus |
US3911405A (en) * | 1974-03-20 | 1975-10-07 | Sperry Rand Corp | General purpose edit unit |
US3911403A (en) * | 1974-09-03 | 1975-10-07 | Gte Information Syst Inc | Data storage and processing apparatus |
JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
US4079451A (en) * | 1976-04-07 | 1978-03-14 | Honeywell Information Systems Inc. | Word, byte and bit indexed addressing in a data processing system |
WO1983001135A1 (en) * | 1981-09-18 | 1983-03-31 | Rovsing As Christian | Multiprocessor computer system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USB325107I5 (de) * | 1961-01-27 | |||
US3444525A (en) * | 1966-04-15 | 1969-05-13 | Gen Electric | Centrally controlled multicomputer system |
US3483526A (en) * | 1966-09-23 | 1969-12-09 | Gen Electric | Data processing system having variable character length |
-
1970
- 1970-08-24 US US00066170A patent/US3716838A/en not_active Expired - Lifetime
-
1971
- 1971-08-18 AU AU32477/71A patent/AU3247771A/en not_active Expired
- 1971-08-19 GB GB3905571A patent/GB1360436A/en not_active Expired
- 1971-08-23 FR FR7130597A patent/FR2105940A5/fr not_active Expired
- 1971-08-23 CA CA121,146A patent/CA977459A/en not_active Expired
- 1971-08-24 DE DE2142374A patent/DE2142374C2/de not_active Expired
- 1971-08-24 JP JP7164664A patent/JPS5528109B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS5528109B1 (de) | 1980-07-25 |
FR2105940A5 (de) | 1972-04-28 |
AU3247771A (en) | 1973-02-22 |
GB1360436A (en) | 1974-07-17 |
DE2142374A1 (de) | 1972-03-02 |
CA977459A (en) | 1975-11-04 |
US3716838A (en) | 1973-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2313724C3 (de) | Elektronische Datenverarbeitungsanlage mit einer Anzahl von Datengeräten, die mit einem gemeinsamen Kontroller nach dem Unterberechnungsprinzip verkehren | |
DE3300263C2 (de) | ||
DE2134402B2 (de) | Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2727876B2 (de) | Steuereinrichtung mit einem Mikroprozessor | |
DE2424820B2 (de) | Einrichtung zur Durchsuchung eines Datenspeichers | |
DE2354521A1 (de) | Verfahren und einrichtung zum gleichzeitigen zugriff zu verschiedenen speichermoduln | |
DE3642324A1 (de) | Multiprozessoranlage mit prozessor-zugriffssteuerung | |
DE2142374C2 (de) | Schaltungsanordnung zur Auswahl und ggfs. erfolgenden Modifizierung von Datenzeichen | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE1774052B1 (de) | Rechner | |
DE3013070C2 (de) | Schaltungsanordnung zur Bearbeitung von aus mehreren peripheren Geräten herangeführten Anforderungssignalen innerhalb einer datenverarbeitenden Einrichtung | |
DE2926322A1 (de) | Speicher-subsystem | |
DE2758829A1 (de) | Multiprozessor-datenverarbeitungssystem | |
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2233193B2 (de) | Stapel-Speichersystem | |
DE3938950C2 (de) | ||
DE2558417A1 (de) | Datenverarbeitungssystem | |
DE1168129B (de) | Verfahren zur Verarbeitung von Daten | |
DE2343501C3 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern | |
EP0009625A2 (de) | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher | |
DE2034423C3 (de) | Verfahren zur Fehlersuche in einem programmgesteuerten Vermittlungssystem | |
DE1296429B (de) | Datenbearbeitungsanlage | |
DE3149926A1 (de) | Programmierbare vergleichsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 13/00 |
|
8126 | Change of the secondary classification |
Ipc: ENTFAELLT |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |