JPS61163458A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPS61163458A JPS61163458A JP415285A JP415285A JPS61163458A JP S61163458 A JPS61163458 A JP S61163458A JP 415285 A JP415285 A JP 415285A JP 415285 A JP415285 A JP 415285A JP S61163458 A JPS61163458 A JP S61163458A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- identification number
- arbitration
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ転送をする複数のモジュール間で共
有するバス使用権の獲得を平均化させるバス調停方式忙
関するものである。
有するバス使用権の獲得を平均化させるバス調停方式忙
関するものである。
従来、この種の方式によるモジュールとしてｒＭｕｔＴ
ｒｎｕｓ Ｕ ＢＵＳ ＡＲＣＨＩＴＥＣＴＵＲＥ ５
ｐａｃｘｒＩ−ＣＡＴＩＯＮ ＨＡＮＤＢＯＯＫ Ｊ
（ＯＥＭ ＭＩＣＲＯＣＯＭＰＵＴＥＲ８ＹＳＴＥＭ
、 、１９８４年発行、２−２８〜２−８５頁）に示
された調停回路を有するモジュールがあり、このブロッ
ク図を第２図に示す。図において、１は識別番号（以下
ＩＤナンバーと呼ぶ）の設定部、２は調停部であり、調
停指示信号３を入力し、バスの使用権を獲得したことを
示すバス獲得信号４を出力する。５は調停部２と第３図
に示す共有バス（以下バスと呼ぶ）９との接続端子であ
る。調停部２は第４図の回路図に示すような構成を有す
る。
ｒｎｕｓ Ｕ ＢＵＳ ＡＲＣＨＩＴＥＣＴＵＲＥ ５
ｐａｃｘｒＩ−ＣＡＴＩＯＮ ＨＡＮＤＢＯＯＫ Ｊ
（ＯＥＭ ＭＩＣＲＯＣＯＭＰＵＴＥＲ８ＹＳＴＥＭ
、 、１９８４年発行、２−２８〜２−８５頁）に示
された調停回路を有するモジュールがあり、このブロッ
ク図を第２図に示す。図において、１は識別番号（以下
ＩＤナンバーと呼ぶ）の設定部、２は調停部であり、調
停指示信号３を入力し、バスの使用権を獲得したことを
示すバス獲得信号４を出力する。５は調停部２と第３図
に示す共有バス（以下バスと呼ぶ）９との接続端子であ
る。調停部２は第４図の回路図に示すような構成を有す
る。
第３図において、６．７．８はそれぞれ第２図に示す構
成のモジュールであり、互いに異なるよりナンバーが設
定部１で設定され、バス９に接続される。
成のモジュールであり、互いに異なるよりナンバーが設
定部１で設定され、バス９に接続される。
次に動作について説明する。モジュール６．７゜８は、
ここでは３つのみを示すが、バス９を使用する時は、そ
れぞれの調停指示信号３を有意にする。各モジュール６
．７．８において、調停部２は設定部１から信号ＩＤＱ
〜ＩＤ４を入力し、接続端子５へ調停を行う信号を出力
する。この信号は第４図に２３〜２ｅで示すオープンコ
レクタ素子の出力信号であり、バス９でワイヤードオア
がとられる。この結果、モジュール６．７．８）５ちバ
ス獲得信号４が有意（＝１）となるものと、無意（＝Ｏ
）のものとが生ずる。この場合、調停指示信号３を有意
忙したモジュール６．７．８の内、もつともＩＤナンバ
ーが大きい例えばモジュール６が最高の優先度をもつも
のとすると、そのバス獲得信号４が有意となり、その他
のモジュール７．８のバス獲得信号４が無意となる。バ
ス獲得信号４が有意となったモジュール６がバス９の使
用権を獲得する。バス９を獲得した後は、次にバス９を
使用する必要が生ずるまで調停指示信号３を無意とする
。この様にＩＤナンバーが大きい程バス９を獲得するた
めの優先度が高いものとして調停動作を行う。
ここでは３つのみを示すが、バス９を使用する時は、そ
れぞれの調停指示信号３を有意にする。各モジュール６
．７．８において、調停部２は設定部１から信号ＩＤＱ
〜ＩＤ４を入力し、接続端子５へ調停を行う信号を出力
する。この信号は第４図に２３〜２ｅで示すオープンコ
レクタ素子の出力信号であり、バス９でワイヤードオア
がとられる。この結果、モジュール６．７．８）５ちバ
ス獲得信号４が有意（＝１）となるものと、無意（＝Ｏ
）のものとが生ずる。この場合、調停指示信号３を有意
忙したモジュール６．７．８の内、もつともＩＤナンバ
ーが大きい例えばモジュール６が最高の優先度をもつも
のとすると、そのバス獲得信号４が有意となり、その他
のモジュール７．８のバス獲得信号４が無意となる。バ
ス獲得信号４が有意となったモジュール６がバス９の使
用権を獲得する。バス９を獲得した後は、次にバス９を
使用する必要が生ずるまで調停指示信号３を無意とする
。この様にＩＤナンバーが大きい程バス９を獲得するた
めの優先度が高いものとして調停動作を行う。
従来のバス調停方式は以上のように構成され、各機能モ
ジュールに設定される１０ナンバーが固定されているた
め、優先度の高いＩＤナンバーを設定したモジュールが
バスを使用し続けると、優先度の低いＩＤナンバーを設
定したモジュールのバス獲得が長時間待たされることｋ
なり、バスを使用するモジュールが偏ってしまう可能性
があるなどの問題点があった。
ジュールに設定される１０ナンバーが固定されているた
め、優先度の高いＩＤナンバーを設定したモジュールが
バスを使用し続けると、優先度の低いＩＤナンバーを設
定したモジュールのバス獲得が長時間待たされることｋ
なり、バスを使用するモジュールが偏ってしまう可能性
があるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、各モジュール間においてバスの獲得を平均化
させることができるバス調停方式を得ることを目的とす
るものである。
たもので、各モジュール間においてバスの獲得を平均化
させることができるバス調停方式を得ることを目的とす
るものである。
この発明に係るバス調停方式は、共有バスに複数の七ジ
ュールを接続し、各モジュールに対して上記バスを使用
するための優先度を表わす識別番号を平均的に与えると
共に、調停動作により上・記バスの使用権を与えるモジ
ュールを決定する度に上記識別番号を変更するようＫし
たものである。
ュールを接続し、各モジュールに対して上記バスを使用
するための優先度を表わす識別番号を平均的に与えると
共に、調停動作により上・記バスの使用権を与えるモジ
ュールを決定する度に上記識別番号を変更するようＫし
たものである。
調停動作によりバスの使用権を決定する度ｋ、各モジュ
ールの識別番号を変更し、次の使用権の決定の際に前回
と同一のモジュールに最高の優先度を与えないようＫし
て、各モジュールがバスの使用権を獲得する確率を平均
化する。
ールの識別番号を変更し、次の使用権の決定の際に前回
と同一のモジュールに最高の優先度を与えないようＫし
て、各モジュールがバスの使用権を獲得する確率を平均
化する。
第１図はこの発明の一実施例を示すブロック図であり、
図中１〜５は既に説明した第２図のものと同一または相
当部分を示す。また１０は各モジュールで設定するＩＤ
ナンバーを入力あるいは出力する端子でバス９に接続さ
れる。１１は設定部１または端子１０からのＩＤナンバ
ーを記憶するラッチ部、１２は設定部１よりのＩＤナン
バーからラッチ部１１よりのＩＤナンバーを減じ、別の
ＩＤナンバーを得る減算部である。
図中１〜５は既に説明した第２図のものと同一または相
当部分を示す。また１０は各モジュールで設定するＩＤ
ナンバーを入力あるいは出力する端子でバス９に接続さ
れる。１１は設定部１または端子１０からのＩＤナンバ
ーを記憶するラッチ部、１２は設定部１よりのＩＤナン
バーからラッチ部１１よりのＩＤナンバーを減じ、別の
ＩＤナンバーを得る減算部である。
このような構成からなるモジュール６〜Ｂは従来と同様
忙第３図に示す形態でバス９に接続される。
忙第３図に示す形態でバス９に接続される。
次に動作を説明する＠
端子１０Ｖｃはバス９を獲得したモジュール６乃至Ｂ内
の設定部１からの信号が有意となり、ラッチ部１１はこ
の信号をラッチする。減算部１２の出力は、設定部１の
信号からラッチ部１１の信号を減じた信号で、次回調停
を行う時のモジュール６乃至８のＩＤナンバーとなる。
の設定部１からの信号が有意となり、ラッチ部１１はこ
の信号をラッチする。減算部１２の出力は、設定部１の
信号からラッチ部１１の信号を減じた信号で、次回調停
を行う時のモジュール６乃至８のＩＤナンバーとなる。
調停を行う時、減算部１２からのＩＤナンバーが調停部
２を経由してバス９に出力され、従来と同様に調停部２
で優先度の比較判定が行われる。最高の優先度をもつこ
とくより、バス９の使用権を獲得したモジュール６乃至
８のみ、そのバス獲得信号４が有意となり、端子１０に
設定部１からのＩＤす／パーがそのまま出力される。但
し、ラッチ部１１はイニシャル状態でリセットされるも
のとする。
２を経由してバス９に出力され、従来と同様に調停部２
で優先度の比較判定が行われる。最高の優先度をもつこ
とくより、バス９の使用権を獲得したモジュール６乃至
８のみ、そのバス獲得信号４が有意となり、端子１０に
設定部１からのＩＤす／パーがそのまま出力される。但
し、ラッチ部１１はイニシャル状態でリセットされるも
のとする。
この様Ｋｉｌ停動作を行５度に各モジュール６゜７．８
で設定されたＩＤナンバーから、バス９を獲得したモジ
ュール６乃至８のＩＤナンバーな減じ、次の調停動作で
は別のＩＤナンバーとなる。
で設定されたＩＤナンバーから、バス９を獲得したモジ
ュール６乃至８のＩＤナンバーな減じ、次の調停動作で
は別のＩＤナンバーとなる。
例エバ、モジュール６．７．８のＩＤナンバーとして３
．５．１０が設定され、ＩＤナンバー５と１０をもつ七
ジュール７．８がバス９を使用する為に調停を行うもの
とし、前回モジュール６がバス９を獲得、すなわちモジ
ュール６のよりナンバー３がラッチ部１１にラッチされ
ていると仮定する。この時、モジュール７及び８０減算
部１２の出力は、２及び７となり、数の大きいモジュー
ル８がバス９を獲得する。各モジュールのラッチ部１１
はモジュール８で設定されたＩＤナンバ１０をラッチす
る。その結果、各モジュール６．７゜８は個々に設定し
たＩＤナンバーから１０を減じ、それぞれ３は−７，５
は−５，１０は０となる。
．５．１０が設定され、ＩＤナンバー５と１０をもつ七
ジュール７．８がバス９を使用する為に調停を行うもの
とし、前回モジュール６がバス９を獲得、すなわちモジ
ュール６のよりナンバー３がラッチ部１１にラッチされ
ていると仮定する。この時、モジュール７及び８０減算
部１２の出力は、２及び７となり、数の大きいモジュー
ル８がバス９を獲得する。各モジュールのラッチ部１１
はモジュール８で設定されたＩＤナンバ１０をラッチす
る。その結果、各モジュール６．７゜８は個々に設定し
たＩＤナンバーから１０を減じ、それぞれ３は−７，５
は−５，１０は０となる。
減算結果は符号ビットを無視するので、−７は９、−５
は１１とみなし、次回の調停に備える。この結果バスを
獲得したモジュール８は次回のＩＤナンバーが０となり
もつともバス獲得の優先度が低くなる。
は１１とみなし、次回の調停に備える。この結果バスを
獲得したモジュール８は次回のＩＤナンバーが０となり
もつともバス獲得の優先度が低くなる。
尚、上記実施例ではＩＤナンバーは５ビット分、すなわ
ち０から３１までの３２種類の数値を設定できるとして
いるが、ビット数の制限は無い。
ち０から３１までの３２種類の数値を設定できるとして
いるが、ビット数の制限は無い。
以上のように、この発明によれば、バスを使用する各モ
ジュールに対して、バスの使用権を示すＩＤナンバーを
、調停動作を行う度に更新し、最も優先度の高いモジュ
ールがバスを獲得すると、次回は最も優先度が低くなる
よう構成したので、バスの使用権が一部のモジュールに
偏るこトナ＜、全モジュールに平均して与えることがで
きるという効果が得られる。
ジュールに対して、バスの使用権を示すＩＤナンバーを
、調停動作を行う度に更新し、最も優先度の高いモジュ
ールがバスを獲得すると、次回は最も優先度が低くなる
よう構成したので、バスの使用権が一部のモジュールに
偏るこトナ＜、全モジュールに平均して与えることがで
きるという効果が得られる。
第１図はこの発明の一実施例によるバス調停方式のモジ
ュールのブロック図、第２図は従来のバス調停方式のモ
ジュールのブロック図、第３図は第２図に示す構成をも
つ複数のモジュールとバスとの接続図、第４図は第２図
に示す調停部２の論理回路図である。 図において、１は設定部、２は調停部、６〜８はモジュ
ール、９はバス（共有バス）、１１はラッチ部、１２は
減算部である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 第１図 第２図 第３図 第４図
ュールのブロック図、第２図は従来のバス調停方式のモ
ジュールのブロック図、第３図は第２図に示す構成をも
つ複数のモジュールとバスとの接続図、第４図は第２図
に示す調停部２の論理回路図である。 図において、１は設定部、２は調停部、６〜８はモジュ
ール、９はバス（共有バス）、１１はラッチ部、１２は
減算部である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 第１図 第２図 第３図 第４図
Claims (1)
- 優先度を表わす識別番号を与えられた複数のモジュール
が共有バスに接続され、該識別番号に従って該共有バス
の使用権を決めるバス調停方式において、前記各モジュ
ールは、前記識別番号が与えられる設定部と、前記共有
バスに接続されて該共有バスからの識別番号を記憶する
ラッチ部と、前記設定部からの識別番号から前記ラッチ
部の識別番号を減じる減算部と、この減算部からの識別
番号により優先度の比較判定を行なう調停部とを備え、
前記各モジュールが調停動作を行なうごとに前記識別番
号を変更するとともに前記バスの使用権を獲得した前記
当該モジュールの識別番号が次回の調停動作時に最低の
優先度となるようにしたことを特徴とするバス調停方式
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP415285A JPS61163458A (ja) | 1985-01-16 | 1985-01-16 | バス調停方式 |
| DE19853535436 DE3535436A1 (de) | 1984-10-05 | 1985-10-04 | Arbitrationssystem fuer einen datenbus |
| GB08524539A GB2165726B (en) | 1984-10-05 | 1985-10-04 | Arbitration system for data bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP415285A JPS61163458A (ja) | 1985-01-16 | 1985-01-16 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61163458A true JPS61163458A (ja) | 1986-07-24 |
Family
ID=11576785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP415285A Pending JPS61163458A (ja) | 1984-10-05 | 1985-01-16 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61163458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194049A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | データ処理装置 |
| JPH0352052A (ja) * | 1989-07-20 | 1991-03-06 | Meidensha Corp | マルチｃｐｕシステムのバス調停方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208623A (ja) * | 1983-05-12 | 1984-11-27 | Hitachi Ltd | バス優先制御装置 |
-
1985
- 1985-01-16 JP JP415285A patent/JPS61163458A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208623A (ja) * | 1983-05-12 | 1984-11-27 | Hitachi Ltd | バス優先制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194049A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | データ処理装置 |
| JPH0352052A (ja) * | 1989-07-20 | 1991-03-06 | Meidensha Corp | マルチｃｐｕシステムのバス調停方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94991C (fi) | Videoprosessorijärjestelmä sekä kuvannäyttöjärjestelmä, jotka on varustettu tällaisella videoprosessorijärjestelmällä | |
| US4633392A (en) | Self-configuring digital processor system with logical arbiter | |
| US4451881A (en) | Data processing system bus for multiple independent users | |
| US6516369B1 (en) | Fair and high speed arbitration system based on rotative and weighted priority monitoring | |
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| US3924240A (en) | System for controlling processing equipment | |
| GB2165726A (en) | Arbitration system for data bus | |
| KR20190127773A (ko) | 전기 시설, 특히 핵 시설을 제어하기 위한 프로그래밍가능 논리 회로, 연관된 제어 디바이스 및 방법 | |
| US6170032B1 (en) | Priority encoder circuit | |
| JPH05241947A (ja) | 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。 | |
| US6810456B2 (en) | Arbiter and bus system therefor | |
| JPS61163458A (ja) | バス調停方式 | |
| JPS6024664A (ja) | バスインタ−フエ−ス装置 | |
| US5224124A (en) | Data transmission system | |
| US4454581A (en) | Bus contention circuit | |
| JP2002507084A (ja) | 複数個のノードのためのデータバス | |
| EP0945806A1 (en) | Supervisory circuit for semiconductor integrated circuit | |
| SU888138A1 (ru) | Устройство дл коммутации задач на аналоговых вычислительных машинах | |
| SU1446613A1 (ru) | Ячейка каскадной коммутирующей среды | |
| JPH08194659A (ja) | バス権調停回路 | |
| JPS6186858A (ja) | バス使用権獲得方式 | |
| KR20020052759A (ko) | 다단접속형 셀 버스 조정장치 및 방법 | |
| SU1458875A2 (ru) | Устройство дл сопр жени | |
| JPS5853775B2 (ja) | 順序回路の状態検出回路 | |
| JPH096733A (ja) | 並列信号処理装置 |