JPH01194049A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01194049A JPH01194049A JP1715888A JP1715888A JPH01194049A JP H01194049 A JPH01194049 A JP H01194049A JP 1715888 A JP1715888 A JP 1715888A JP 1715888 A JP1715888 A JP 1715888A JP H01194049 A JPH01194049 A JP H01194049A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- data processing
- processing device
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- BWSIKGOGLDNQBZ-LURJTMIESA-N (2s)-2-(methoxymethyl)pyrrolidin-1-amine Chemical compound COC[C@@H]1CCCN1N BWSIKGOGLDNQBZ-LURJTMIESA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は共通バスの優先制御手段を備えたデータ処理装
置に係り、特に共通バスの信号本数を少なくしてかつ高
占有状態時の占有制御に好適なバス優先制御手段を備え
たデータ処理装置に関する。
置に係り、特に共通バスの信号本数を少なくしてかつ高
占有状態時の占有制御に好適なバス優先制御手段を備え
たデータ処理装置に関する。
従来の共通バス優先制御手段を備えたデータ処理装置は
、第１は特公昭６１−４２３０６号に記載のように、共
通バス使用中でない時に共通バス使用要求と同時に共通
バス自己番号（以下にＩＤ番号（機器番号）と呼ぶ）を
出力して、優先判定を行っている。また第２は特願昭５
８−８１７９４号に記載のように、共通バスを獲得した
データ処理装置がデータ転送中に転送データとともにＩ
Ｄ番号を出力し、各データ処理装置がこのＩＤ番号を受
は取って、次回転送の優先判定に使用する方法を採って
いる。
、第１は特公昭６１−４２３０６号に記載のように、共
通バス使用中でない時に共通バス使用要求と同時に共通
バス自己番号（以下にＩＤ番号（機器番号）と呼ぶ）を
出力して、優先判定を行っている。また第２は特願昭５
８−８１７９４号に記載のように、共通バスを獲得した
データ処理装置がデータ転送中に転送データとともにＩ
Ｄ番号を出力し、各データ処理装置がこのＩＤ番号を受
は取って、次回転送の優先判定に使用する方法を採って
いる。
上記従来技術は、第１はデータ転送の共通バス使用終了
後に次回転送のための優先判定を行わねばならないため
、共通バスのデータ転送使用効率が低下し、ひいては共
通バスのデータ転送スループットが小さくなる問題があ
った。また第２は共通バスを獲得したデータ処理装置が
ＩＤ番号を他のデータ処理装置に知らせるために、ＩＤ
番号信号線が必要であり、例えば４台のデータ処理装置
を接続できる共通バスであれば２本のＩＤ用信号が必要
となるから、このぶん共通バス信号線本数が増加し、信
号ケーブルの余裕信号線数がない場合には信号ケーブル
が１本新たに追加されねばならない場合があり得て、信
号本数が増えるという問題があった。
後に次回転送のための優先判定を行わねばならないため
、共通バスのデータ転送使用効率が低下し、ひいては共
通バスのデータ転送スループットが小さくなる問題があ
った。また第２は共通バスを獲得したデータ処理装置が
ＩＤ番号を他のデータ処理装置に知らせるために、ＩＤ
番号信号線が必要であり、例えば４台のデータ処理装置
を接続できる共通バスであれば２本のＩＤ用信号が必要
となるから、このぶん共通バス信号線本数が増加し、信
号ケーブルの余裕信号線数がない場合には信号ケーブル
が１本新たに追加されねばならない場合があり得て、信
号本数が増えるという問題があった。
本発明の目的は共通バス信号線数を少なくしてかつ共通
バスのデータ転送効率の高い共通バス優先制御手段を備
えたデータ処理装置を提供するにある。
バスのデータ転送効率の高い共通バス優先制御手段を備
えたデータ処理装置を提供するにある。
上記目的は、共通バスを共有する複数個の機器にそれぞ
れ占有制御線を介し相互接続されて設けられた占有制御
手段がバス獲得要求信号からバス優先判定を行なった結
果である前回データ転送した機器番号を記憶するレジス
タを設け、該レジスタの内容により次回バス得獲要求信
号に対するバス優先判定を行なうようにしたデータ処理
装置により達成される。
れ占有制御線を介し相互接続されて設けられた占有制御
手段がバス獲得要求信号からバス優先判定を行なった結
果である前回データ転送した機器番号を記憶するレジス
タを設け、該レジスタの内容により次回バス得獲要求信
号に対するバス優先判定を行なうようにしたデータ処理
装置により達成される。
上記データ処理装置は、占有制御手段が予め設定された
優先順位と占有制御線を介して送られてきたバス獲得要
求信号とによりバス優先順位を判定するさいに、自機器
内で前回バス獲得要求信号から生成して上記レジスタに
記憶された前回データ転送の機器番号により優先順位を
変更して次回バス獲得要求信号に対する優先判定を行な
うことができるので、共通バスの信号線数を減少してか
つ共通バスのデータ転送中に次回データ転送のための優
先判定を行ない転送効率が高められる。
優先順位と占有制御線を介して送られてきたバス獲得要
求信号とによりバス優先順位を判定するさいに、自機器
内で前回バス獲得要求信号から生成して上記レジスタに
記憶された前回データ転送の機器番号により優先順位を
変更して次回バス獲得要求信号に対する優先判定を行な
うことができるので、共通バスの信号線数を減少してか
つ共通バスのデータ転送中に次回データ転送のための優
先判定を行ない転送効率が高められる。
以下に本発明の一実施例を第１図から第５図により説明
する。
する。
第２図は本発明によるデータ処理装置の一実施例を示す
システム構成図である。第２図において、１ａ〜１ｄは
共有メモリ装置、４ａ〜４ｄはｃｐｕ入出力バス、５
ａ 〜５ ｄはＣＰＵ、５１ａ 〜５１ｄは主記憶装置
、６は共有メモリバスである。第２図のシステムは４台
のＣＰＵ５ａ〜５ｄほかを含む機器（データ処理装置）
で構成した例であり、個別の機器のＣＰＵ５ａ〜５ｄか
ら他の機器のＣＰＵに対してデータ転送したい場合に、
それぞれにＣＰＵ入出力バス４８〜４ｄを介して接続さ
れた共有メモリ族［１ａ〜１ｄに対してアクセスを行い
、それぞれの共有メモリ装置１８〜１ｄは共有メモリバ
ス６に接続され、この共有メモリバス６を経由して他の
共有メモリ装置に対しデータを転送する。
システム構成図である。第２図において、１ａ〜１ｄは
共有メモリ装置、４ａ〜４ｄはｃｐｕ入出力バス、５
ａ 〜５ ｄはＣＰＵ、５１ａ 〜５１ｄは主記憶装置
、６は共有メモリバスである。第２図のシステムは４台
のＣＰＵ５ａ〜５ｄほかを含む機器（データ処理装置）
で構成した例であり、個別の機器のＣＰＵ５ａ〜５ｄか
ら他の機器のＣＰＵに対してデータ転送したい場合に、
それぞれにＣＰＵ入出力バス４８〜４ｄを介して接続さ
れた共有メモリ族［１ａ〜１ｄに対してアクセスを行い
、それぞれの共有メモリ装置１８〜１ｄは共有メモリバ
ス６に接続され、この共有メモリバス６を経由して他の
共有メモリ装置に対しデータを転送する。
第３図は第２図の共有メモリ装置の内部ブロック図であ
る。第３図において、１１０はＦＩＦＯ１１２は優先選
択回路、１３はバス獲得制御回路（占有制御手段）、１
４は共有メモリ、１５０゜１５１はセレクタ、１６はメ
モリ制御回路、４１は接続信号、１７１，１７２は起動
、応答接続信号、１８１〜１８７は出力バッファまたは
入力ゲートである。第３図には１つの共有メモリ装置１
ａの内部ブロック図を示し、他の共有メモリ装置１ｂ〜
１ｄも同様である。第３図のＣＰＵ５ ａから書込み動
作があると、そのアクセスのアドレスをＰＩＦＯＩＩＯ
にセットして、データを共有メモリ１４に格納するとと
もに、メモリ制御回路１６に対して起動をかける。起動
をかけられたメモリ制御回路１６は共有メモリバス６へ
の転送要求をバス獲得制御回路１３に報告する。
る。第３図において、１１０はＦＩＦＯ１１２は優先選
択回路、１３はバス獲得制御回路（占有制御手段）、１
４は共有メモリ、１５０゜１５１はセレクタ、１６はメ
モリ制御回路、４１は接続信号、１７１，１７２は起動
、応答接続信号、１８１〜１８７は出力バッファまたは
入力ゲートである。第３図には１つの共有メモリ装置１
ａの内部ブロック図を示し、他の共有メモリ装置１ｂ〜
１ｄも同様である。第３図のＣＰＵ５ ａから書込み動
作があると、そのアクセスのアドレスをＰＩＦＯＩＩＯ
にセットして、データを共有メモリ１４に格納するとと
もに、メモリ制御回路１６に対して起動をかける。起動
をかけられたメモリ制御回路１６は共有メモリバス６へ
の転送要求をバス獲得制御回路１３に報告する。
第１図は第３図の共有メモリ装置の優先判定ブロック図
である。第１図において、第３図の優先選択回路１２お
よびバス獲得制御回路（占有制御手段）１３の詳細ブロ
ック図を示し、６１はバス獲得要求信号バス（占有制御
線）、６２はバス使用状態信号、１２１は優先判定回路
、１２２はセレクタ、１２３は初期ＩＤレジスタ、１２
４は前回マスク記憶メモリ（レジスタ）、１２５はＰＲ
ＥＳＥＬ （プリセレクト）信号、１３１はコンパレー
タ、１３２はアンドゲート、１３３はＩＤ設定器、１３
４はフリップフロップ、１３５はＬＯＣＫ（ロック）発
生回路、１３６，１３７は出力バッファ、１３８は入力
ゲート、１３９は接続信号、１４１はＬＯＣＫ信号、１
４２はラッチレジスタ、１４３はフリップフロップ、１
４４はリセット信号、１６１は転送要求信号である。
である。第１図において、第３図の優先選択回路１２お
よびバス獲得制御回路（占有制御手段）１３の詳細ブロ
ック図を示し、６１はバス獲得要求信号バス（占有制御
線）、６２はバス使用状態信号、１２１は優先判定回路
、１２２はセレクタ、１２３は初期ＩＤレジスタ、１２
４は前回マスク記憶メモリ（レジスタ）、１２５はＰＲ
ＥＳＥＬ （プリセレクト）信号、１３１はコンパレー
タ、１３２はアンドゲート、１３３はＩＤ設定器、１３
４はフリップフロップ、１３５はＬＯＣＫ（ロック）発
生回路、１３６，１３７は出力バッファ、１３８は入力
ゲート、１３９は接続信号、１４１はＬＯＣＫ信号、１
４２はラッチレジスタ、１４３はフリップフロップ、１
４４はリセット信号、１６１は転送要求信号である。
第４図は第１図の優先判定動作タイムチャートである。
第１図の構成で、上記した転送要求が第３図のメモリ制
御回路１６から転送要求信号１６１としてバス獲得制御
回路１３に入力されると、ラッチレジスタ１４２を経由
して出力バッファ１３６によりバス獲得要求信号として
共有メモリバス６のバス獲得要求信号バス６１のうち、
当該共有メモリ装＠ｌａのＩＤ番号（機器番号）に対応
する信号に出力する。このバス獲得要求信号バス６１は
第２図に示すように４台の共通メモリ装置が接続された
場合には、接続された共通メモリ装置の台数と同じ４本
で構成される。いま上記した第１図のバス獲得要求信号
ＲＥＱａ−Ｐ（第４図）が共有メモリ装置１ａからバス
獲得要求信号バス６１に出力されると、接続された全て
の共有メモリ装置１ａ〜１ｄ内のバス獲得制御回路１３
のＬＯＣＫ発生回路１３５に入力される。このＬＯＣＫ
発生回路１３５はバス獲得要求信号バス６１の全ての信
号のいずれかの信号がＯＮしていれば、ＬＯＣＫ信号１
４１のＬＯＣＫ−Ｐ’（第４図）を出力する。このＬＯ
ＣＫ信号１４１はラッチレジスタ１４２に働きかけ、そ
の時点の転送要求信号１６１の状態をラッチさせ、新た
なバス獲得要求信号の発生を禁するとともにフリップフ
ロップ１３４をセットする。このＬＯＣＫ信号１４１の
出力後からバス獲得要求信号バス６１の安定化および優
先選択回路１２内の優先判定回路１２１における優先判
定時間１１ （第４図）を経過した後に、優先判定回
路１２１内で優先判定結果のサンプリング信号ＳＡＭＰ
ＬＥ −Ｐ （第４図）が作り出される。
御回路１６から転送要求信号１６１としてバス獲得制御
回路１３に入力されると、ラッチレジスタ１４２を経由
して出力バッファ１３６によりバス獲得要求信号として
共有メモリバス６のバス獲得要求信号バス６１のうち、
当該共有メモリ装＠ｌａのＩＤ番号（機器番号）に対応
する信号に出力する。このバス獲得要求信号バス６１は
第２図に示すように４台の共通メモリ装置が接続された
場合には、接続された共通メモリ装置の台数と同じ４本
で構成される。いま上記した第１図のバス獲得要求信号
ＲＥＱａ−Ｐ（第４図）が共有メモリ装置１ａからバス
獲得要求信号バス６１に出力されると、接続された全て
の共有メモリ装置１ａ〜１ｄ内のバス獲得制御回路１３
のＬＯＣＫ発生回路１３５に入力される。このＬＯＣＫ
発生回路１３５はバス獲得要求信号バス６１の全ての信
号のいずれかの信号がＯＮしていれば、ＬＯＣＫ信号１
４１のＬＯＣＫ−Ｐ’（第４図）を出力する。このＬＯ
ＣＫ信号１４１はラッチレジスタ１４２に働きかけ、そ
の時点の転送要求信号１６１の状態をラッチさせ、新た
なバス獲得要求信号の発生を禁するとともにフリップフ
ロップ１３４をセットする。このＬＯＣＫ信号１４１の
出力後からバス獲得要求信号バス６１の安定化および優
先選択回路１２内の優先判定回路１２１における優先判
定時間１１ （第４図）を経過した後に、優先判定回
路１２１内で優先判定結果のサンプリング信号ＳＡＭＰ
ＬＥ −Ｐ （第４図）が作り出される。
ここで優先判定回路１２１はセレクタ１２２を介して前
回マスク記憶メモリ１２４内の優先順位最下位のＩＤ番
号をＡ入力とし、バス獲得要求信号バス６１をＢ入力と
して優先判定を行い、サンプリング信号ＳＡＭＰＬＥ
−Ｐにより優先判定結果をラッチしてＰＲＥＳＥＬ信号
１２５を出力する。ここで優先判定回路１２１のＡ入力
である優先順位最下位のＩＤ番号がＩＤ番号ｄであった
とすると、優先判定結果のＩＤ番号ａがバス占有権を確
得し、ＰＲＥＳＬＥ信号１２５のＰＲＥＳＥＬａ−Ｐ
（第４図）のみＯＮする。なおこのＰＲＥＳＥＬ信号１
２５はそれぞれの共有メモリ装置１ａ〜１ｄがバス獲得
要求信号バス６１と同じ数だけ備えている。
回マスク記憶メモリ１２４内の優先順位最下位のＩＤ番
号をＡ入力とし、バス獲得要求信号バス６１をＢ入力と
して優先判定を行い、サンプリング信号ＳＡＭＰＬＥ
−Ｐにより優先判定結果をラッチしてＰＲＥＳＥＬ信号
１２５を出力する。ここで優先判定回路１２１のＡ入力
である優先順位最下位のＩＤ番号がＩＤ番号ｄであった
とすると、優先判定結果のＩＤ番号ａがバス占有権を確
得し、ＰＲＥＳＬＥ信号１２５のＰＲＥＳＥＬａ−Ｐ
（第４図）のみＯＮする。なおこのＰＲＥＳＥＬ信号１
２５はそれぞれの共有メモリ装置１ａ〜１ｄがバス獲得
要求信号バス６１と同じ数だけ備えている。
上記のＰＲＥＳＥＬ信号１２５と自己のＩＤ設定器１３
３のＩＤ番号とをバス獲得制御回路１３のコンパレータ
１３１で比較し、自己がバス獲得できると上記転送要求
信号１６１とともにＡＮＤゲート１３２を介してバス使
用状態フリップフロップ１４３をセットしＳＥＬ （セ
レクト）信号の５ＥＬａ−Ｐ（第４図）を出力し、共有
メモリバス６上にバス使用状態信号６２のＢＵＳＹ−Ｐ
（第４図）を出力するとともに、第３図のメモリ制御回
路１６にバスが獲得できたことを接続信号１３９で知ら
せる。上記バス使用状態信号６２が共有メモリバス６上
に出力されると入力ゲート１３８で取り込み、ＬＯＣＫ
発生回路１３５をリセットさせて（第４図）、不要とな
ったバス獲得要求信号バス６１をリセットさせ、次パス
獲得要求信号ＲＥＱの受付は準備にはいる。ここでＣＰ
Ｕ ５ ａによる共有メモリ装置のアクセスおよびデ
ータ転送が行われ（第４図）、データ転送が終了すると
メモリ制御回路１６はＦＦリセット信号１４４を出力し
、バス使用状態フリップフロップ１４３をリセットする
。上記の優先判定回路１２１の優先判定結果であるＰＲ
ＥＳＥＬ信号１２５は前回マスタ記憶メモリ１２４にセ
ットされ、セレクタ１２２を経由してこの前回マスク記
憶メモリ１２４の内容であるＩＤ番号が次回優先判定時
の優先順位を変更すべくＡ入力として優先判定回路１２
１に入力される。引き続いてバス使用中にバス獲得要求
信号バス６１がＯＮＬ、てバス獲得要求信号ＲＥＱｂ−
Ｐ（第４図）が出力されると、こんどはバス使用状態信
号６２のＢＵＳＹ−Ｐが出力されているので優先判定回
路１２１での優先判定が終ってＰＲＥＳＥＬ信号１２５
のＰＲＥＳＥＬｂ−Ｐ （第４図）のみＯＮした状態で
待ち状態に入り、共有メモリバス６上のデータ転送が終
了してバス使用状態信号６２のＢＵＳＹ−ＰがＯＦＦす
ると、共有メモリバス６を獲得した共有メモリ装置１ｂ
がバス使用状態フリップフロップ１４３をセットして信
号５ＥＬｂ−Ｐ （第４図）を出力し、バス使用状態信
号６２のＢＵＳＹ−Ｐ＆ＯＮＬ、て、ｃｐｕｓｂによる
データ転送が開始される。
３のＩＤ番号とをバス獲得制御回路１３のコンパレータ
１３１で比較し、自己がバス獲得できると上記転送要求
信号１６１とともにＡＮＤゲート１３２を介してバス使
用状態フリップフロップ１４３をセットしＳＥＬ （セ
レクト）信号の５ＥＬａ−Ｐ（第４図）を出力し、共有
メモリバス６上にバス使用状態信号６２のＢＵＳＹ−Ｐ
（第４図）を出力するとともに、第３図のメモリ制御回
路１６にバスが獲得できたことを接続信号１３９で知ら
せる。上記バス使用状態信号６２が共有メモリバス６上
に出力されると入力ゲート１３８で取り込み、ＬＯＣＫ
発生回路１３５をリセットさせて（第４図）、不要とな
ったバス獲得要求信号バス６１をリセットさせ、次パス
獲得要求信号ＲＥＱの受付は準備にはいる。ここでＣＰ
Ｕ ５ ａによる共有メモリ装置のアクセスおよびデ
ータ転送が行われ（第４図）、データ転送が終了すると
メモリ制御回路１６はＦＦリセット信号１４４を出力し
、バス使用状態フリップフロップ１４３をリセットする
。上記の優先判定回路１２１の優先判定結果であるＰＲ
ＥＳＥＬ信号１２５は前回マスタ記憶メモリ１２４にセ
ットされ、セレクタ１２２を経由してこの前回マスク記
憶メモリ１２４の内容であるＩＤ番号が次回優先判定時
の優先順位を変更すべくＡ入力として優先判定回路１２
１に入力される。引き続いてバス使用中にバス獲得要求
信号バス６１がＯＮＬ、てバス獲得要求信号ＲＥＱｂ−
Ｐ（第４図）が出力されると、こんどはバス使用状態信
号６２のＢＵＳＹ−Ｐが出力されているので優先判定回
路１２１での優先判定が終ってＰＲＥＳＥＬ信号１２５
のＰＲＥＳＥＬｂ−Ｐ （第４図）のみＯＮした状態で
待ち状態に入り、共有メモリバス６上のデータ転送が終
了してバス使用状態信号６２のＢＵＳＹ−ＰがＯＦＦす
ると、共有メモリバス６を獲得した共有メモリ装置１ｂ
がバス使用状態フリップフロップ１４３をセットして信
号５ＥＬｂ−Ｐ （第４図）を出力し、バス使用状態信
号６２のＢＵＳＹ−Ｐ＆ＯＮＬ、て、ｃｐｕｓｂによる
データ転送が開始される。
また上記共有メモリバス６に接続されたある１台の機器
が復電した場合または共有メモリバス６から切り離され
た状態から再び共有メモリバス６に接続された場合の動
作については、その共有メモリ装置内の前回マスタ記憶
メモリ１２４の内容はどの機器が前回データ転送したの
か不明であって、他のデータ転送を行っている共有メモ
リ装置内の前回マスタ記憶メモリ１２４の内容と異なっ
てしまい、この誤まった優先判定順位により自己がバス
獲得したと誤判定してデータ転送を開始するおそれがあ
る。このような誤判断によるデータ転送を回避するため
、ＣＰｔＪ側からの接続信号４１により自己のＩＤ設定
器１３３のＩＤ番号をセレクタ１２２により選択して優
先判定回路１２１のＡ入力に入力し、自ＩＤ番号を優先
順位最下位のＩＤ番号として次回に他の機器からのデー
タ転送があると、その機器のＩＤ番号を前回マスタ記憶
メモリ１２４に再セットすることにより他機器と同じ内
容となる。つぎに共有メモリバス６に接続された機器が
一斉に復電して複数の共有メモリ装置が同時にバス獲得
要求信号６２を出力した場合の動作については第５図に
より説明する。
が復電した場合または共有メモリバス６から切り離され
た状態から再び共有メモリバス６に接続された場合の動
作については、その共有メモリ装置内の前回マスタ記憶
メモリ１２４の内容はどの機器が前回データ転送したの
か不明であって、他のデータ転送を行っている共有メモ
リ装置内の前回マスタ記憶メモリ１２４の内容と異なっ
てしまい、この誤まった優先判定順位により自己がバス
獲得したと誤判定してデータ転送を開始するおそれがあ
る。このような誤判断によるデータ転送を回避するため
、ＣＰｔＪ側からの接続信号４１により自己のＩＤ設定
器１３３のＩＤ番号をセレクタ１２２により選択して優
先判定回路１２１のＡ入力に入力し、自ＩＤ番号を優先
順位最下位のＩＤ番号として次回に他の機器からのデー
タ転送があると、その機器のＩＤ番号を前回マスタ記憶
メモリ１２４に再セットすることにより他機器と同じ内
容となる。つぎに共有メモリバス６に接続された機器が
一斉に復電して複数の共有メモリ装置が同時にバス獲得
要求信号６２を出力した場合の動作については第５図に
より説明する。
第５図は第１図の一斉復電時の優先判定動作タイムチャ
ートである。第１図の構成で、共有メモリバス６に接続
された共有メモリ装置の全てが一斉に復電し、ＩＤ番号
ａ、ｂの共有メモリ装置ｌａ、ｌｂがバス獲得要求信号
６２のＲＥＱｂ−Ｐ、ＲＥＱａ−Ｐ（第Ｓ図）を同時に
出力すると、バス獲得制御回路１３のＬＯＣＫ発生回路
１４１よりＬＯＣＫ信号１４１のＬＯＣＫ−Ｐ（第５図
）が出力されて同時ｔ１の経過後に、優先判定回路１２
１のサンプリング信号ＳＡＭＰＬＥ−Ｐ （第５図）
で優先判定がなされてＰＲＥＳＥＬ信号１２５のＰＲＥ
ＳＥＬｂ −Ｐが出力されるが、共有メモリ装置１ａ。
ートである。第１図の構成で、共有メモリバス６に接続
された共有メモリ装置の全てが一斉に復電し、ＩＤ番号
ａ、ｂの共有メモリ装置ｌａ、ｌｂがバス獲得要求信号
６２のＲＥＱｂ−Ｐ、ＲＥＱａ−Ｐ（第Ｓ図）を同時に
出力すると、バス獲得制御回路１３のＬＯＣＫ発生回路
１４１よりＬＯＣＫ信号１４１のＬＯＣＫ−Ｐ（第５図
）が出力されて同時ｔ１の経過後に、優先判定回路１２
１のサンプリング信号ＳＡＭＰＬＥ−Ｐ （第５図）
で優先判定がなされてＰＲＥＳＥＬ信号１２５のＰＲＥ
ＳＥＬｂ −Ｐが出力されるが、共有メモリ装置１ａ。
ｌｂ内の優先判定回路１２１ではそれぞれ自ＩＤ番号ａ
、ｂが優先順位最下位と判断しているため、相手がバス
獲得したものと判断して共に待ち状態となってしまう。
、ｂが優先順位最下位と判断しているため、相手がバス
獲得したものと判断して共に待ち状態となってしまう。
この状態を抜けだすためしＯＣＫ信号１４１のＲＯＣＫ
−Ｐから時間ｔｔ＋ｔｚ（第Ｓ図）の経過後にもバス使
用状態信号６２のＢＬＩＳＹ −Ｐが出力されない場合
には、タイムアウトとみなしてフリップフロップ１３４
よりタイムアウト信号ＴＩＭＥＯＵＴ−Ｐ （第５図）
を出力し、セレクタ１２２を予め決めたＩＤ番号の初期
ＩＤレジスタ１２３を選択して（第１図ではＩＤ番号”
３”（ｄ））、優先判定回路１２１でバス優先順位判定
を再度行うことにより、第５図の例ではＩＤ番号ａが一
番優先順位が高いためＰＲＥＳＥＬ信号１２５のＰＲＥ
ＳＥＬａ −Ｐ（第５図）を出力して、バス使用状態信
号６２のＢＵＳＹ−Ｐを出力し、バス獲得ができるよう
になる。
−Ｐから時間ｔｔ＋ｔｚ（第Ｓ図）の経過後にもバス使
用状態信号６２のＢＬＩＳＹ −Ｐが出力されない場合
には、タイムアウトとみなしてフリップフロップ１３４
よりタイムアウト信号ＴＩＭＥＯＵＴ−Ｐ （第５図）
を出力し、セレクタ１２２を予め決めたＩＤ番号の初期
ＩＤレジスタ１２３を選択して（第１図ではＩＤ番号”
３”（ｄ））、優先判定回路１２１でバス優先順位判定
を再度行うことにより、第５図の例ではＩＤ番号ａが一
番優先順位が高いためＰＲＥＳＥＬ信号１２５のＰＲＥ
ＳＥＬａ −Ｐ（第５図）を出力して、バス使用状態信
号６２のＢＵＳＹ−Ｐを出力し、バス獲得ができるよう
になる。
本発明によれば、データ処理装置の分散型マスターレス
データ転送において、少ない共通バス信号線数で転送で
き、また共通バストータル転送量を大きくできる効果が
ある。
データ転送において、少ない共通バス信号線数で転送で
き、また共通バストータル転送量を大きくできる効果が
ある。
第１図は本発明によるデータ処理装置の一実施例を示す
優先判定ブロック図、第２図は同じくシステム構成図、
第３図は同じく共有メモリ装置ブロック図、第４図は第
１図の動作タイムチャート、第５図は同じく一斉復電時
動作タイムチャートである。 １ａ〜１ｃ・・・共有メモリ装置、５ａ〜５ｄ・・・Ｃ
ＰＵ、６・・共通メモリバス、６トバス獲得要求信号バ
ス（占有制御線）、１２・・・優先選択回路、１２１・
・・優先判定回路、１２４・・・前回マスタ記憶メモリ
（レジスタ）、１３・・・バス獲得制御回路（占有制御
手段）。
優先判定ブロック図、第２図は同じくシステム構成図、
第３図は同じく共有メモリ装置ブロック図、第４図は第
１図の動作タイムチャート、第５図は同じく一斉復電時
動作タイムチャートである。 １ａ〜１ｃ・・・共有メモリ装置、５ａ〜５ｄ・・・Ｃ
ＰＵ、６・・共通メモリバス、６トバス獲得要求信号バ
ス（占有制御線）、１２・・・優先選択回路、１２１・
・・優先判定回路、１２４・・・前回マスタ記憶メモリ
（レジスタ）、１３・・・バス獲得制御回路（占有制御
手段）。
Claims (1)
- 【特許請求の範囲】 １、共通バスを共有する複数個の機器にそれぞれ上記共
通バス中の占有制御線を介して互いに接続された占有制
御手段を設け、上記各機器の占有制御手段に予め設定さ
れた優先順位と上記全機器の占有制御手段のうちから占
有制御線を介して送られてきたバス獲得要求信号とから
優先判定して最も優先順位の高い機器が共通バスを占有
するようにバス優先制御を行なうデータ処理装置におい
て、上記各機器に前回の上記優先判定により共通バスを
獲得した機器番号を記憶するレジスタを設け、該レジス
タの内容により上記占有制御手段が次回の優先順位を変
更して該優先順位に従い次回のバス獲得要求信号に対す
る優先判定を行なうことを特徴とするデータ処理装置。 ２、特許請求の範囲第１項記載のデータ処理装置におい
て、上記占有制御手段の次回の優先判定には前回に共通
バスを獲得した機器の優先順位を最下位として該最下位
の優先順位の機器番号の次に最高位の優先順位の機器番
号が続くようにサイクリックな優先順位の順になるよう
にしたことを特徴とするデータ処理装置。 ３、特許請求の範囲第２項記載のデータ処理装置におい
て、上記機器が復電した時または共通バスから切り離さ
れた状態から共通バスに接続された状態に切り替えられ
た時に上記機器の占有制御手段が自機器の優先順位を最
下位にすることを特徴とするデータ処理装置。 ４、特許請求の範囲第２項記載のデータ処理装置におい
て、上記機器の占有制御手段は上記バス獲得要求信号が
送られてきた時点から予め定めた時間が経過しても共通
バス上にバス使用状態信号が出力されない場合には該状
態信号を検出して予め定められた機器番号を最下位の優
先順位とする手段を備えたことを特徴とするデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017158A JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017158A JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194049A true JPH01194049A (ja) | 1989-08-04 |
| JPH0821018B2 JPH0821018B2 (ja) | 1996-03-04 |
Family
ID=11936166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017158A Expired - Lifetime JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821018B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208623A (ja) * | 1983-05-12 | 1984-11-27 | Hitachi Ltd | バス優先制御装置 |
| JPS6142306A (ja) * | 1984-08-02 | 1986-02-28 | ピーピージー・インダストリーズ・インコーポレーテツド | 流体分配組立体、カートリツジおよび流体分離装置 |
| JPS61163458A (ja) * | 1985-01-16 | 1986-07-24 | Mitsubishi Electric Corp | バス調停方式 |
-
1988
- 1988-01-29 JP JP63017158A patent/JPH0821018B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208623A (ja) * | 1983-05-12 | 1984-11-27 | Hitachi Ltd | バス優先制御装置 |
| JPS6142306A (ja) * | 1984-08-02 | 1986-02-28 | ピーピージー・インダストリーズ・インコーポレーテツド | 流体分配組立体、カートリツジおよび流体分離装置 |
| JPS61163458A (ja) * | 1985-01-16 | 1986-07-24 | Mitsubishi Electric Corp | バス調停方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821018B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| US3997896A (en) | Data processing system providing split bus cycle operation | |
| US4000485A (en) | Data processing system providing locked operation of shared resources | |
| US4587609A (en) | Lockout operation among asynchronous accessers of a shared computer system resource | |
| US3995258A (en) | Data processing system having a data integrity technique | |
| US4001790A (en) | Modularly addressable units coupled in a data processing system over a common bus | |
| US4030075A (en) | Data processing system having distributed priority network | |
| US4972313A (en) | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts | |
| EP0476990A2 (en) | Dynamic bus arbitration | |
| US6304923B1 (en) | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values | |
| EP0329664A1 (en) | ARBITRATION TECHNIQUE FOR A FRACTIONATION TRANSACTION BUS IN A MULTIPROCESSOR COMPUTER SYSTEM. | |
| US6266718B1 (en) | Apparatus for controlling data transfer operations between a memory and devices having respective latencies | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| US5051946A (en) | Integrated scannable rotational priority network apparatus | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| GB1595471A (en) | Computer system | |
| JPH01194049A (ja) | データ処理装置 | |
| JPS59148952A (ja) | 優先順位回路 | |
| US5671370A (en) | Alternating data valid control signals for high performance data transfer | |
| US7076676B2 (en) | Sequence alignment logic for generating output representing the slowest from group write slaves response inputs | |
| JPS602710B2 (ja) | 複合計算機システム | |
| US6499080B1 (en) | Post write buffer for a dual clock system | |
| JPH0728748A (ja) | バス制御機構及び計算機システム | |
| JPH0562384B2 (ja) | ||
| JPS6126104B2 (ja) |