JPS6091743A - マルチマスター通信バス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、相互接続されたコンピュータ及び他
の装置で構成される通信回路網に係る。

特に、本発明は、多数の通信ステーション即ちノード（
節点）が共通の通信バスに接続されているようなローカ
ルエリア回路網に係る。

従来の技術 ］ンピュータ及び他の装置を相互接続するためのこの一
般形式の回路網は、次第に普及されて来ている。このよ
うな回路網を設計する上の主たる目的は、個々の装置も
しくはノードがメツセージ及び情報を互いに都合良く送
信できるようしこすることである。多数の装置について
考えられるあらゆる対間にコストのかかる相互接続部を
設ける代りに、単一の通信路が使用される。

このような装置の１つが別の装置に情報を送る時には、
メツセージがバスに伝送され、このメツセージの送り先
となる装置によって読み取られる。この形式の回路網を
設計する際の１つの主な問題は、バスの使用に対する競
合を解消する機構を確立することである。この点につい
ては、２種類の主たる回路網設泪がある。その１つは、
競争機構と一般に称されているもので、バスの使用に対
する競合が１組の固定の優先順位に従って解決される。

バスに繋がれた２つのノードが同時もしくはほへ°同時
に送信を試みた場合、例えば、ノードの物理的な位置に
よって優先順位が決定され、バスの一端に最も近いノー
ドが最初に送信を行なう。このような競争形式の１つの
公知回路網システムがｒｌＥｔｈｅｒｎｅｔＪという名
前で知られており。

Ｍｅｔｃａｌｆｅ氏等の米国特許第４，０６３，２２０
号に開示されている。

他の主たる形式の回路網では、成る種の時間スロット割
り当て機構が使用され、各々のノートには、バスに送信
を行なえる時間スロットが割り当てられる。これらは、
全て基本的には、時分割マルチプレクス機構である。最
も簡単な形式の時間スロット割り当て機構においては、
ノードの割り当てが固定され、このシステムは、全ての
ノードが同様にビジーでない時には、非常に効率の悪い
ものとなる。時間スロットが動的に割り当てられる場合
にも、優先順位について解決すべき問題は依然として残
る。これまで、成る物理的なパラメータをベースとした
固定優先順位のシステムが、この問題を解消する有用な
技術となっている。

時間スロット割り当て機構の選択についてしばしば指示
される別の重要なファクタは、各ノードがデータを送信
する適切な時間スロットを確実に決定できるように、ノ
ートについて成る種の同期をとることが必要とされるこ
とである。これには、バスの成る位置にマスターステー
ションを使用し、実際上「スレーブ」ユニットとなった
他の装置が使用する適当なタイミング信号を発生するこ
とが必要とされる。己のようしこマスターステーション
に依存することにより、明らかに信頼性の問題が生じる
。というのは、回路網全体の信頼性が１つのマスタース
テーションによって左右されるからである。

以上の説明から明らかなように、バスのアクセスに対し
て固定の優先順位を使用しないようにすると共に、同期
の目的で単一のマスターステーションを使用しないよう
なローカルエリア回路網が要望される。本発明は、この
要望を満たす。

発明の構成 本発明は、接続されたノードがどれも単一のマスタース
テーションとして機能しないようなマルチマスター通信
バスシステム及びこれに関連した方法に関する。メツセ
ージ送信のタイミング及びシーケンスは、バスに接続さ
れた全てのアクティブ（活性）ノード間で分配されるよ
うに働く。成る意味では、全てのノードがマスターステ
ーションである。本発明の別の重要な特徴は、成る種の
マスターステーション又は中央制御ユニットを使用せず
に、メツセージ送信の前に、バスに対するアクセスの競
合が裁定されることである。

簡単に述べると、本発明のバスシステムは、データバス
及び裁定バスを使用しており、各ノードには、全てのタ
イミング及び優先順位決定機能を果たすマルチマスター
バス制御論理回路を備えている。特に、マルチマスター
バス制御論理回路は、システムの同期を維持するために
裁定バスを経て同期信号を送信する手段と、どのノード
が次に送信を行なうかを決定する手段とを備えている。

本発明の基本的な考え方は、データメツセージの発生点
及び行き先きの性質には拘りないものである。例えば、
各ノードには、計算装置が配置されている。この計算装
置がメツセージを送信すべき時には、マルチマスターバ
ス制御論理回路にバス要求を出し、この論理回路は、バ
スへのアクセス権を得て、計算装置に、送信を開始でき
ること、或いは、現在の送信が終了してから送信を開始
できることを知らせる。バスへのアクセスは、総当たり
を基本として許可され、各ノードは、その順番が来ると
、送信に対して等しい機会をもつことになる。この総当
たり機構では、丁度送信を完了したノードが、次のメツ
セージ送信に対して優先順位が最も低くなる。各ノード
は、最後にバスアクセスを許可されたものに隣接したノ
ードから始まって最後にバスアクセスを許可されたもの
で終るように順次にアクセスの機会が与えられる。

本発明の解説のための実施例においては、各ノードに設
けられた裁定制御論理回路は、現在の時間スロット番号
を登録する手段と、システムに現在接続されている全ノ
ード数に対応する最大時間スコツ１一番号を登録する手
段と、特定のノードに関連した局部時間スロット番号を
登録する手段とを備えている。更に、現在の時間スロッ
ト番号が局部時間スロット番号に達した時に裁定バスに
ストローブ信号を発生する手段と、裁定バス上でストロ
ーブ信号が検出されるのに応答して現在時間スロット番
号を増加する手段と、現在時間スロット音吐が最大時間
スロット番号に達した時に裁定バスに同期信号を発生す
る手段も含まれている。

裁定ストローブ信号は、対応するノードが、送信すべき
メツセージを有していなくても、依然として「活性」で
あることを示す。ストローブ信号のシーケンスは、ノー
ドが始動されてシステムに接続されたシーケンスによっ
て決定される。最初に到来するノードには第１の時間ス
ロット番号が与えられ、２番目に到来するノードには第
２の時間スロット番号が与えられ、というようにされる
。成るノードがメツセージ送信のためにバスのアクセス
権を得るように要求を発した場合には、このノードは、
ストローブ信号が送信されると同時に裁定バスに確認信
号を送信する手段を作動する。これは、アクセス要求が
出されたことを他のノードに指示する。選択された小さ
い番号、例えば、１又は２、の確認信号が検出されると
、ノードは、ストローブ信号の送信を一時的に止めるこ
とによってそれ以上の裁定を中止する。最初の確認信号
を発生したノードは、データバスにメツセージを自由に
送信するが、現在のメツセージ送信が終了するまで待機
しなければならない。又、他のノードは、送信の終了に
対してデータバスを監視し、送信が終了すると、次々の
ストローブ信号の送信によって別の裁定シーケンスが開
始され、これは、バスへのアクセス権を最後に得たノー
ドの次のノードで開始される。

成るノードが多数のメツセージ送信を行なわねばならな
い場合に、他のメツセージ送信量が許すならば、別のノ
ードがハスに要求を出す時まで、バス［こ繰り返しアク
セスすることができる。この時、最初のノードは、少な
くとも一時的にバスを放棄しなければならない。メツセ
ージ送信量が比較的多く、全てのノードによって均一に
発生されている場合には、特定のノードを優先すること
なく、総当たりベースてノードがバスへのアクセスを分
担する。

本発明の別の特徴によれば、偶発的もしくは故意にバス
から切断されることによって「脱落ｊしたノードは、も
はや裁定シーケンスにおいて時間スロワ１へ番号が指定
されない。このため、各ノードにある裁定制御論理回路
は、欠落又は欠陥ストローブ信号を検出する手段を備え
ている。同しストローブ信号が予め選択された回数に対
して欠落した場合には、そのノードが脱落したとみなさ
れ、シーケンスの次のノードがこの脱落したノートの位
置をとる。これに応じて最大の時間スロワ１〜番号が減
少され、脱落したノードの番号より大きい時間スロット
番号を有する全てのノードは、それらの時間スロワ１一
番号が１づつ減少される。

新たなノートがシステムに加えられると、現在の最大時
間スロット番号より１だけ大きい時間スロット番号が最
初に指定される。従って、裁定シーケンスは、活性ノー
ドのみを含むように自動的に拡張及び縮小される。

本発明の更に別の特徴は、ノードのアドレス容易性にあ
る。はとんどの回路網においては、メツセージを、通信
ハス上の特定の行き先きノートにアドレスすることがで
き、成るシステムは、送信モートて全てのノードに送信
を行なうことができる。本発明のこの特徴によれば、各
ノードは、ノードに設けられたスイッチによってセット
された実アドレスによってアドレスされるが、又、各ノ
ートは、メツセージ内の少なくとも１つの論理アドレス
に確認する手段を備えている。メツセージ内の実アドレ
スが予め構成された番号１例えば。

ゼロである場合には、メツセージ内の論理アドレスによ
り、メツセージを受け入れる場所が決定される。如何な
るノードも２つ以上の論理アドレスを確認するようにブ
リセラｌ−されるから、この論理アドレス機構を使用す
ることにより、１つのメツセージを、選択された１組の
ノードに選択的に送信することができると共に、別のメ
ツセージを、別の１組のノード（これは、最初の組と共
通の幾つかの部分を有している）に選択的に送信するこ
とができる。

本発明の方法によれば、バスアクセス［二対する多数の
要求間の競合は、要求を受け、各ノートレこタイミンク
信号を発生して、裁定シーケンスを制御するように裁定
バスに送り、要求に応答して裁定バスに信号を発生し、
裁定バス信号から特定のノードがバスアクセスを許可さ
れたかどうかを判断し、もしそうならば、バス許可信号
を発生するという段階によって解決される。特に、本発
明の方法のここに示す実施例では、タイミング信号を発
生する段階は、裁定シーケンスにおける現在の時間スロ
ット番号を追跡するように各裁定バスの始めに同期信号
を発生すること、及び現在の時間スロット番号がこの特
定のノードに指定された番号に対応する時にストローブ
信号を発生することを含む。

信号を発生する前記段階は、ストローブ信号を発生する
のと同時に行なわれ、アクセスが許可されたかどうかを
判断するに記段階は、このノード又は別のノートのいず
れによって信号が発生されたかを確認することを含む。

本発明の方法の更に別の特徴として、ノードが通信シス
テムから脱落した時を検出し、これによって裁定シーケ
ンスを縮小し、且つ又、新たなノー［−をバスに受け入
れるように裁定シーケンスを拡張することを含む。

以」二の説明から明らかなように、本発明は、ローカル
エリア回路網の分野に著しい改善をもたらす。特に１本
発明は、同期を維持するために中央ステーション又はマ
スターステーシモンを必要とせずに、多数のノートが同
等にハスにアクセスするような単一バス通信システムを
提供する。本発明のシステムにおいては、バスのアクセ
スに対する競合の裁定が、データ送信の前に行なわれ、
この場合にも中央ステーション又はマスタータイミング
ステーションは不要である。裁定シーケンスを自動的に
拡張及び縮小すること、並びにノードを論理的にアドレ
スすることを含む本発明のこ九ら及び他の特徴は、添付
図面を参照した以下の詳細な説明から明らかとなろう。

実施例 解説のための添付図面に示されたように、本発明は、第
１図に参照番号１０で示された単一のデータ通信バスに
多数の通信ノードが接続された通信回路網もしくはコン
ピュータ回路網に関する。

典型的な回路網は、複数のホスト装置を備えているが、
第１図には、その２つが１２で示されており、各ポスト
装置には、送信／受信論理回路１４が組み合わされてい
る。各ホスト装置１２は、例えば、コンピュータである
が、一般的には、データソース又はデータの行き先きで
ある。各ホスト装置」２は、ライン１６及び１８を経て
送信／受信論理回路１４と通信し、送信／受信論理回路
１４は、両方向性ライン２０を経てデータバス１０と通
信する。この送信／受信論理回路１４の特定の設計は、
主として、ホスト装置１２の性質によって左右され、本
明細書の以下で述べる論理アドレス機構に関連したちの
以外は、本発明の部分を構成しない。

理想的には、はとんどの用途において、通信回路網は、
バス１０にアクセスする等しい機会を各ノートに与えな
ければならない。これまで、アクセスの機会を等しくす
ることは、ノートを適切に同期させるようにマスタータ
イミングユニットを犠牲にすることによってのみ与えら
れている。

本発明によれば、システムは、データバス１０に並列な
裁定バス２２を備え、各ホスト装置１２には、マルチマ
スターバス制御論理回路２４が組み合わされている。そ
の機能は、バス１０の競合する使用装置髪、各メツセー
ジ送信の前に、裁定すると共に、マスターステーション
又は中央制御装置を使用せずにバスのオペレーションの
同期をとることである。マルチマスターバス制御論理回
路２４は、両方向性ライン２６を経て裁定バス２２と通
信する。送信／受信論理回路１４がデータバス１ｏにメ
ツセージを送信する用意ができると、ライン２８で示さ
れたように、マルチマスターハス（ＭＭＢ）制御論理回
路２４ヘバス要求が送られる。データバス１ｏへのアク
セス権を得ると、送信／受信論理回路１４は、ライン３
ｏの信号によってこれが知らされる。ＭＭＢ制御論理回
路２４は、又、送信／受信論理回路１４がらライン３２
を経て電源オン時リセット信号も受け、これは、ノート
が電源オンされたこと、又は何等かの理由でリセットさ
れたことを指示する。

第２図は、データバス１ｏ及び裁定バス２２の典型的な
使用を示すタイミング図である。４゜で示されたように
、データバス１ｏは、メツセージ（Ｎ−１）、メツセー
ジ（Ｎ）及びメツセージ（Ｎ＋１）と各々称する次々の
メーノセージを３つの連続したバスサイクル中に送信す
るのに使用される。これらのメツセージは、長さの異な
るものであり、最大長さは、送信／受信論理回路１４に
よって制限が課せられる。メツセージのフォーマットは
、本発明にとって重要ではないが、所期の行き先きノー
トの論理アドレス及び実アドレスと、メツセージの長さ
とを含むように、メツセージの始めに２つのコマンドワ
ードを含むものとして示されている。各メツセージの終
わりには、エラーチェックの目的でチェック和か設けら
れる。

データバス１０は、並列バスであり、即ち、多数の並列
導体、例えば、８バイトのデータを送信するように８本
の導体を有している。然し乍ら、ハスの導体の本数は、
本発明にとって重要ではない。

裁定バス２２は、５ｙｎｃラインと称する同期ラインと
、裁定ストローブと、ＡＣＫ／ＮＡＫラインと称する要
求ラインとを備えている。ＡＣＫ／ＮＡＫラインは、第
２図の４２に２進形態で示されており、５ｙｎｃライン
は、４４に２進形態で示されている。第２図の例では、
バス上に１６個の活性ノード、１番ないし１６番、があ
る。

これらは、ＡＣＫ／ＮＡＫ２進ライン４２の上ライン４
２番号であり、ノードの時間スロット番号、即ち、呼び
出しシーケンス番号を表わしている。

文字Ｅは、同期の目的で使用される空の時間スロットを
表わしており、１１１１１と示された同期信号は、この
時間スロッ１〜に生じることに注意されたい。

バスサイクル＃１と称するバスサイクル中には、バスサ
イクル＃２に送信さるへきメツセージＮについての裁定
シーケンスが行なわれる。同様に、バスサイクル＃２中
には、バスサイクル＃３に送信さるべきメツセージ（Ｎ
＋１）についての裁定シーケンスが行なわれる。各々の
場合に、裁定シーケンスには、ノードによってバスアク
セスが要求される場合に第２図に２１”で示されたＡＣ
Ｋ信号を送信する機会が各ノードに順次に与えられる。

バスアクセスが要求されない場合には、第２図にＯで示
されたように、ＡＣＫ／ＮＡＫラインにＮＡＫ信号が残
されたま＼となる。裁定シーケンスにおいてＡＣＫ信号
をバスに出した最初のノードにアクセスが許可される。

バスサイクル＃１においては、時間スロット＃１ないし
＃６のノー１〜がＮＡＫ信号をバスに出力し１次いで、
時間スロット＃７のノー１（がＡＣＫ信号をバスに出力
し、裁定サイクルを終了する。以下で述べるように、シ
ステムの別の変形態様においては、第１のバス要求の後
に第２のバス要求を待ち行列に入れ、その後、裁定サイ
クルを保留にする。第２図の例では、現在のメツセージ
（Ｉｆ−１）が終了すると、時間スロット番号＃７のノ
ートがバスサイクル＃２においてメツセージＮの送信を
開始する。

バスサイクル＃２が開始すると、別の裁定シーケンスが
始まる。更に詳細に述べると、現在送信を行なっている
ものの次の時間スロット番号、即ち、呼び出しシーケン
ス番号で始まって、即ち、＃８で始まって、同し裁定シ
ーケンスが続けられる。再開された裁定シーケンスにお
いては、時間スロット＃１４のノートがバスにＡＣＫ信
号を出す最初のノードとなり、これにより、裁定シーケ
ンスが終了し、このノードからの送信をバスサイクル＃
３で開始することができる。バスサイクル＃３において
裁定が再開すると、時間スロット１５のノー１〜が、応
答する機会をもつ最初のノードとなる。

ＡＣＫ信号が発生されずにシーケンスの最後の時間スロ
ッ１〜に達すると、次の時間スロットは、同期周期（１
・；叩ち時間スロッ１−０）となり、その後、時間スロ
ッｌ−Ｊｔｌが続く。第２図の例においては、パスザイ
クル＃３中にバスにＡＣＫ信号が出されず、メツセージ
（Ｎ＋１）が終ると、このサイクルが終了する。バスに
対してそれ以上の要求がなく、そして要求さＪＬだメツ
セージは全て送信されているので、別のＡＣＫ信号がバ
スに出される時まで、裁定シーケンスが繰り返される。

本発明に直接関係しないが、第２図には、行き先きノー
ドによって送信された応答メツセージの相対的なタイミ
ングも４６で示されている。ヘッダ確認メツセージは、
各メツセージ内の最初のコマンドワードの送信後に送信
される。メツセージ（Ｎ−１，）に対するこのヘッダ確
認は、バスサイクル中１中に生じ、メツセージＮに対す
るヘッダ確認は、バスサイクル＃２中に生じ、というよ
うになっている。ブロック応答メツセージは、次のメツ
セージの最初のコマンドワードと同時に送信される。例
えば、メソセージＮに対するブロック応答は、ハスサイ
クル＃３においてメツセージ（Ｎ＋１）の送信中に送信
される。２つの応答メツセージは、バスの応答フィール
ドと称する別々のパスラインを経て送信される。

第３図は、裁定バスの信号と、データ送信との間のタイ
ミング関係を詳細に示している。この図は、バスにノー
ドが２つあると仮定している。

従って、裁定シーケンスは、３つの時間スロット、特し
こ、同期周期と、時間スロットＮｏ、　１及びＮα２と
を含んでいる。第３図の信号曲線５０は、３つの時間ス
ロットごとにバスに生じる同期信号を示している。同期
パルスは、最初のノート即ち時間スロットＮα１に関連
したノードによって送信されてもよいし、或いは、全て
の活性ノー１〜によって一斉に送信されてもよい。

時間スロットの間隔を維持する基本信月は、裁定ストロ
ーブと称し、信号曲線５２で示されている。時間スロッ
ト１ｔ１の裁定ストローブパルスは、この時間スロット
に関連したノードによって発生される。同様に、時間ス
ロット＃２の裁定ストローブパルスは、この時間スロッ
トに関連したノードによって発生される。同期周期中の
裁定ストローブパルスは、最初のノードによって発生さ
れてもよいし１．全てのノードから一斉に発生されても
よい。

第３図においては、バスアクセスに対する要求を記録す
るのに、第２図の例とは若干具なった解決策が使用され
る。第２図の場合のように最初のＡＣＫ信号が検出され
た時に裁定シーケンスを終了するのではなく、シーケン
スを保留する前に２つの要求が記録される。従って、Ａ
ＣＫ／ＮＡＫ信号曲線５４では、時間スロットＮａ　ｉ
中に最初のＡＣＫが発生さ九るが、信号曲線５６で示さ
れたように最初のメツセージの送信が開始した後も、裁
定シーケンスが続けられる。裁定シーケンスの次の部分
には、時間スロット＃２中にＡＣＫ信号が発生される。

この点においては、最初の要求により往しるメツセージ
が完了するまで、裁定シーケンスが保留される。次いで
、第２の要求が満足され、これと同時に、裁定シーケン
スが再開される。

裁定制御論理についての以上の説明から明らかなように
、本発明のシステムは、バス上の全てのノードに対しバ
スアクセスについて等しい機会を与える。特定のノード
が多数のメツセージを送信しなければならない場合にも
、バスに対して他の要求があったならば、バスを保持す
ることが許されない。然し乍ら、バスに他の送信がなけ
れば、アクセス要求を繰り返すことによって１つのノー
ドがバスを使用し続けることができ、バスがアイドル状
態のま＼である限りその順番がくるのを待つ必要がない
。

裁定バスを経て送られるタイミング信号のこの簡単な説
明から、如何にノードを同期状態に保つかが少なくとも
理論的には理解されよう。以下で詳細に述べるように、
各ノードは、システムに現在あるノードの数と、現在の
時間スロットの番号と、それ自身の時間スロソ１〜の番
号とをカウンタに保持する。これらの内容から、各ノー
ドは、同期周期が生じる時及びそれ自身の時間スロット
が生じる時を決定することができる。ノードは。

それ自身の時間スロワｌ−中に、裁定ストローブノ（バ
スを発生すると共に、バスアクセスに対して現在要求を
出した場合には、ＡＣＫ信号も発生する。

バスを経て送られる裁定ストローブノ（バスは、現在時
間スロットの番号の記録を更新するために全てのノード
によって使用される。これらの機能について詳細に説明
する前に、ＭＭＢ制御論理回路全体を、第４図について
先ず説明する。

第４図に示すように、ＭＭＢ制御論理回路は、２つの主
たる論理区分、即ち、時間スロット制御論理区分６０及
び裁定論理区分６２に分割される。

この点において、裁定という言葉は、実際上同時に電源
オンされた別々のノードにより成る時間スロットに対し
てなされた同時又ははゾ同時の要求を解析すること、及
び２つの連続したバスアクセス要求を待ち行列に入れる
論理を指すものとする。

時間スロット制御論理区分６０は、ノード自身の時間ス
ロットを検出し、同期時間スロットの時間を決定するた
めのものである。第４図に示すように、時間スロット制
御論理区分６０は、時間スロットシーケンサ６４と、時
間スロット監理制御論理部６６と、脱落制御論理部６８
と、バス信号発生器７０とを備えている。裁定論理区分
６２は、電源オンシーケンサ７２と、バス裁定器７４と
を備えている。又、裁定論理区分６２には、ノヘス信号
モニタ７６も示されているが、これは、トランシーバ７
８と同様に裁定論理回路の外部に属するのがより適切で
ある。

ＭＭ１３制御論理回路の中心は、時間スロット監理制御
論理部６６であり、これについては、第５図を参照して
説明する。時間スロットシーケンサ６４は、時間スロッ
１〜監理制御論理部６６及びバス信号発生器７０に使用
される内部タイミング信号を発生する。基本的に、時間
スロット監理制御論理部６６は、時間スロッ１ヘシーケ
ンサ６４がらライン８０を経て受ける六カ、電源オンシ
ーケンサ７２及びバス裁定器７４がらライン８２及び８
４を経て受ける入力、並びに、バス信号モニタ７６から
ライン８６を経て受ける入力に応答して、バス信号発生
器７０へ至るライン８ｏに制御信号を発生し、ローカル
ノード自身の時間スロットである時と、裁定同期周期で
ある時とを指示する。

バス信号発生器７０は、時間スロット監理制御論理部６
６からライン８８を経て内部タイミング信号を受けると
共に、時間スコツ１−シーケンサ６４からライン９０を
経て内部タイミング信号を受ける。バス信号発生器７０
の機能は、ライン９２を経て裁定バスへ送られる同期信
号、裁定ストローブ信号及びＡＣＫ／ＮＡＫ信号を発生
することである。又、バス信号発生器７０は、送信／受
信論理回路１４（第１図）からライン９４を経てバス要
求信号を受けると共に、バス裁定器７４がらライン９６
を経て裁定不能化信号を受ける。バス信号発生器７０が
ＡＣＫ信号（ハスアクセスに対する要求が首尾よくいっ
たことを表わす）を発生できる時には、この信号が送信
／受信論理回路１４（第１図）に送られると共に、ライ
ン９８を経てバス裁定器７４に送られる。以下で述べる
ように、バス裁定器７４は、データバスに現在あるメソ
セージが完了するまでバスを許可できない場合ライン１
００に「次のイン・ライン」信号を発生する。

時間スロット監理制御論理部６６の作動は、第５図から
最も良く理解されよう。基本的に、時間スロット監理制
御論理部は、３つのカウンタ１０２−１０４と、ラッチ
１０５と、２つの比較器１０６及び１０８とを備えてい
る。カウンタは、現在時間スロットカウンタ１０２、最
大時間スロットカウンタ１０３及びローカル時間スロツ
１〜カウンタ１０４として知られているものである。ラ
ンチ１０５は、手前の時間スロワ１一番号をｙＢするた
めのものである。現在時間スロットカウンタ］０２は、
クリアライン１１０で示したようにバス上で検出される
同期信号によってクリアされ、クロッタライン］１２で
示されたように裁定ストローブパルスによって増加され
る。従って、現在時間スロソ１−ノＪウンタ１０２は、
裁定シーケンスにおける現在時間スロットの番号を指示
する。ライン１１２のストローフ信号は、ライン］１４
を経て手前の時間スロツＩ〜ラッチ１０５へ現在時間ス
ロット番号の値をタイミンクを合わせて入力する。

最大時間スロソＩ〜カウンタ１０３は、ロートライン１
１６によって示されたように、電源が最初にノードに入
れられる時に、最初にロードされる。最大時間スロット
カウンタ１０３の初期値は、リセソ１〜作動の前に最大
値にカウントアツプされる手前の時間スロツｉ〜ラッチ
１０５から、ライン１１７を経て得られる。以下で述へ
るように、最大時間スロットカウンタは、ノートがシス
テムに追加されたり或いはシステムから脱落したりした
時に調整を受ける。この調整は、同期周期中にのみ行な
われる。従って、同期ライン１１０は、最大時間スロッ
トカウンタ１０３のタロツク端子に接続される。

ローカル時間スロツ１−カウンタ１０４は、最初に電源
オン時に、時間スロソ１〜がノードに最初に割り当てら
れる時にロードされる。これは、ライン１１８を経てカ
ウンタのロード端子に送られる裁定許可信号によって指
示される。ローカル時間スロソ１〜カウンタ１０４の最
初の設定は、最大時間スロットカウンタ１０３からライ
ン１２０を経て得られる。ローカル時間スロットカウン
タ１０４は、下位番号の時間スロットがシステムから脱
落したノードによって空いた場合に減少される。

第５図に示した時間スロット監理制御論理部の主たる機
能は、ライン１２２に示された同期時間信号及びライン
１２４に示されたノード時間スロット信号を発生するこ
とである。同期時間信号は、比較器１０６でなされる比
較結果によって発生され、比較器１０６は、現在時間ス
ロットカウンタ１０２からライン１２６を経て送られる
現在時間スロノ１一番弼と、最大時間スロツ１−カウン
タ１０５からライン１２８を経て送られる最大時間スロ
ワ１〜香りとを入力として受け取る。現在時間スロソ１
〜番号−が最大値に達すると、比較器１０６からライン
１３０を経て信号が発生される。これは、ライン１：３
２の強制同期信号と論理オアされ（論理和かとられ）、
ライン１２２に同期時間信号が発生される。

他方の比１咬器１．０８は、現在時間スロットがこの特
定のノードに指定されたものであるかどうかを決定する
。比較器１０８は、現在時間スロットカウンタ１０２か
らライン１３４を経て送られる現在時間スロソ１一番号
と、ローカル時間スロットカウンタ１０４からライン１
３６を経て送られるローカル時間スロノ１へ番号とを入
力として受け取る。現在時間スロワ１一番号がローカル
時間スロッＩ一番号に等しくなった時に比較器１０８か
らライン１２４に出力信号が発生される。

第６図に示されたように、時間スロットシーケンサ６４
は、基本的には、カウンタ１４０であり、これは、時間
スロットの開始に作動可能にされ、時間スロット内の選
択された時間にタイミング信号を与えるように多数の出
力タソプ１４２ａ−１４２ｅを有している。スタートシ
ーケンスパルスは、時間スロットの開始直後にライン１
４２ａＬこ発生される。スタートシーケンスパルスの波
形が第７図に１４４で示されている。次いで、現在時間
スロットがローカルノートの時間スロットであるか又は
同期周期である場合しこは裁定可能化ストローブ（ＡＲ
８）パルスがライン１４２Ｃに発生される。この可能化
ＡＲＳパルスは、第７図に１４６て示されており、これ
を用いてバスに裁定ストローブパルスが発生される。時
間スロットシーケンサ６４からの他の信号は、可能化Ａ
Ｒ８信号の先縁に続く時間スロット周期の１／４の間に
バスにおいて裁定ストローブパルスが検出されない場合
のみ発生される。このようなことが生じると、第７図に
１４８で示したようにライン１４２ｄに時間切肛クロッ
ク信号が発生される。最後に、第７図に１５０で示した
ようにライン１４２ｅに終了シーケンス信号が発生され
、時間切れクロック信号が時間スロット周期の１／４の
間高レベルになった後に全カウンタ１４０をリセットす
る。

バス信号発生器７０は、第８図のタイミング図に従って
裁定バスに送信する信号を発生するため一般のデジタル
論理回路を備えている。図示されたように、バス信号発
生器は、１５４で示された１群の入力信８を受け、１群
のＭＭＢ裁定信号１５６を出力として発生する。入力信
号１５４は、スター１−シーケンス信号１４４、可能化
Ａｌ２５信号１４６、データバス要求信号１５８、ノー
ト時間スロット信号１．６０及び同期時間信号１６２を
含んである。出力信号は、同期信号１６４、ＡＲ８（裁
定スｉ〜ローブ）信号１６６及びＡＣＫ信号１６８を含
む。第８図のタイミング図から明らかなように、同期信
号１６４は、基本的に、同期時間信号１６２とスタート
シーケンス信号１４４との論理アンド（論理積）として
導出される。ＡＲ８信号１６６は、可能化ＡＲ８信号の
先縁から直接発生され、同期時間信号１６２又はローカ
ルノートの時間スロット信号１６０のある時間スロツ１
−のみにおいて発生される。ＡＣＫ信号１６８は、スタ
ー１〜シーケンス信号１４４の先縁と同時であって且つ
ノート時間スロット信号１６０が存在し然もデータバス
要求信号］−４８がある時にのみ発生される。然し乍ら
、以下で述べるようしこ、ＡＣＫ信号は、丁度電源オン
されたノートに対して時間スロンＩ−を要求するために
同期時間周期中にも発生される。

裁定シーケンスは、ハス上のノートによる裁定ストロー
ブ信号の発生によって左右されることがここに明らかと
なろう。ストローブ信号の発生が一時的に保留された時
には、裁定シーケンスも保留される。ラーｒン９６上の
不能化信号（第４図）は、出力信号１５６の発生を不能
にするように）＜ス信号発生器７０に接続される。時間
スロットシーケンサ６４も・１１．％的に作動不能にさ
オしる。

第９図は、電源オンシーケンサによって行なわれる機能
を示している。基本的に、シーケンサは、２つの主な機
能を果たす。即ち、既に活性なノードが他にない場合に
バスに同期信号を発生すること、及び同期信号が検出さ
れた後時間スロット監理制御部をバスに対して同期させ
ることである。最初、シーケンサは、ブロック１７０で
示したように時間遅延をセットし、そしてブロック１７
２で示したように同期又はストローブ信号に対してバス
を監視することによりマルチマスターバスが活性である
かどうかを判断する。活性なバスが検出されない場合に
は、ブロック１７４においてチェックが行なわれ、遅延
時間が経過したかどうかが決定される。もし経過してい
なければ、活性バスに苅して再びバスがチェックされる
。遅延時間中に活性バスが検出されない場合、シーケン
サは、ブロック」７６及び１７８で示したように同期パ
ルス及び裁定ストローブパルスを各々発生する。

この段階では、同期及びＡ　ＲＳパルスが「自走」であ
り、他のバス作動と同期されない。次いで、制御がブロ
ック１８０に移行し、バスを経て送られる同期パルスを
待機する。ブロック１７２において活性バスが検出され
た場合にもフローチャートの同じ点に達し、その後、ブ
ロック１８２において時間遅延がリセットされる。最初
の同期パルスが検出されると、ブロック１８４において
状態１フラグがセントされる。このフラグは、現在時間
スロツ１ヘカウンタ１０２（第５図）がゼロにリセット
され、従って、ラインに接続されることになったノード
又はバスに既に接続されている他のノードによって発生
されたバス同期信号に同期される。ブロック１８６にお
いて次の同期信号が検出されると、現在時間スロットカ
ウンタ１０２は、現在の最大値にカウントアツプしてお
り、次いで、再びクリアされるが、最大値は手前の時間
スロットランチ１０５に保持され、この段階では、ブロ
ック１８８に示すように、最大時間スロットカウンタ１
０３にロードされる。次いで、シーケンサは、ブロック
１９０において状態２フラグをセソトシ、ブロック１９
２において、電源オン作動シーケンスにより時間スロッ
ト要求が出されるのを待機する。

時間スロット裁定シーケンスは、ブロック１９４におい
て作用ｉｉＪ能にされ、シーケンサは、ブロック１９６
においてシーケンスが完了するまで待機する。最後に、
ブロック１９８において、状態３フラグがセラ１〜され
、時間スロットを得たことが指示される。状態３フラグ
は、ローカル時間スロッ１〜カウンタ１ｏ４（第５図）
をロードできるようにするために使用される。

電源オン中に示された時間スロット裁定手順は、同期周
期の最初の半分の間に行なわれる。この手順では、時間
スロットを要求している２つ以上のノードのどれに最初
に時間スロットを許可するかを選択するために必要とさ
れる。各ノードには、ハードウェアスイッチの形態の実
アドレスが組み合わされている。時間スロットに対して
要求を出すと、各ノードごとに独得の実アドレスに基づ
いて同期パルスの先縁の後に時間遅延が生しる。

この遅延が完了すると、ＡＣＫパルスが発生される。同
期パルスの後に最初に発生されるＡ　ＣＫ　パルスは、
時間スロットの獲得を与える。他のノードは、この最初
のＡＣＫパルスを確認し、最初のノードに時間スロット
が指定される後までそれらの裁定論理を作動不能にする
。「欠落」したノードは、次の同期信号の後に別のＡＣ
Ｋパルスを発生し、それより優先順位の高い別の時間ス
ロット要求が課せられなければ、次の時間スロットが指
定される。

この手順が第１０図のフラグに示されている。

同期信号１６４及びＡＲ３信号は、１つの時間スロット
を受け入れるように最初に間隔をあけて示されており、
即ち、図示された最初の２つの同期パルス間にはＡＲＳ
パルスが１つだけ存在する。

第１の同期周期中には、ノード＃１及び＃２の各々が、
時間スロットを要求する努力においてタイミング信号２
００及び２０２を各々発生する。然し乍ら、パルス２０
０は、同期パルスの開始に対して時間ｔ２だけ遅延され
、そしてパルス２０２は、更に長い時間ｔ３だけ遅延さ
れる。これらのタイミングパルスのうちの時間的に最初
のもの、即ち、パルス２００は、ノード＃２に対しＡＣ
Ｋ信号１６８を発生する。次いで、第２と第３の同期パ
ルス間に新たに２つの時間スロットが設けられるように
裁定シーケンスが自動的に拡張される。

タイミングパルス２０２は、Ａ　ＣＫ信号がバスに既に
あることをノード＃３が検出した時に、短縮化される。

ノード１ｔ３は、図示されたように、次。

の同期周期中にタイミング信号２０２を再び発生し、こ
の時間は１次の時間スロットのアクセスに課せられない
。それ故、ＡＣＫ信号がバスに与えられ、第３の時間ス
ロワＩ−がノード＃３に指定される。

バス裁定器は、バスアクセスに対する連続的な要求を待
ち行列に入れるという別の重要な機能を果たす。本発明
のここに示す好ましい実施例においては、裁定シーケン
スを保留状態に入れる前に２つの連続したバスアクセス
要求が受け取られる。この機能が第１１図の論理図及び
第１２図のフローチャートに示されている。バス要求待
ち行列機能について考える場合には、バス上の各活性ノ
ードに対して並列にこの機能が行なわれることを注意さ
れたい。

要求待ち行列論理回路は、３つのＤ型フリップ−フロッ
プ２０６−２０８と、２つのアントゲ−１−２０９及び
２１０と、２つのナントゲート２１２及び２１４とを備
えている。フリップ−フロップは全てＡＲＳパルスによ
り即ち各時間スロットごとにタイミング取りされ、裁定
シーケンスにおいて同期される。第１のフリップ−フロ
ップ２０６は、そのＤ端子が、バスからのＡＣＫ／ＮＡ
Ｋ信号の形態のデータバス要求を受け取るように接続さ
れている。従って、バスのＡＣＫ信号により第１フリッ
プ−フロップ２０６がセットされる。

又、ＡＣＫ信号は、アンドゲート２０９へ入力として送
られ、その他方の入力は、第１フリップ−フロップ２０
６のＱ出力であり、そしてその出力は、第２フリップ−
フロップ２０７のＤ端子に送られる。第１フリップ−フ
ロップ２０６がセラ１〜され第２のバスアクセス要求が
受け取られると、第２のフリップ−フロップ２０７もセ
ントされる。

この第２のフリップ−フロップ２０７のＱ出力は、裁定
不能化ライン５〕６に接続される。従って、２つのバス
アクセス要求が受け取られた後、ライン９６の信号によ
り裁定シーケンスが不能化もしくは保留される。

第２のフリップ−フロップ２０７のＱ出力は、ナンドゲ
−１〜２１２へ入力として接続され、一方、Ｑ出力は、
他のナントゲート２１４へ入力として接続される。両方
のナントゲート２１２及び２１４は、第２の人力として
ライン２１６を有し、これは、データ送信が完了した時
にリセット信号を送る。ナンドゲ−１〜２１２の出力は
、第２のフリップ−フロップ２０７のクリア端子へ反転
入力として送られ、他方のナンドゲ−１−２１４の出力
は、第１のフリップ−フロップ２０６のクリア端子へ反
転入力として送られる。ナントゲート２１２の両方の入
力が高レベルである時には、フリップ−フロップ２０７
がクリア即ちリセットされ、ナンドゲーｌ−２１４の両
方の入力が高レベルである時には、フリップ−フロップ
２０６がクリア即ちリセットされる。

待ち行列論理回路は、次のように作動する。

単一のバス要求がフリップ−フロップ２０６に記録され
そしてメソセージの送信が開始された場合には、メソセ
ージの送信が完了するまでこの論理回路においてはそれ
以上何も生じず、メツセージの送信が完了すると、ライ
ン２１６のリセット信号が第２のフリップ−フロップ２
０７の高い反転出力と論理的し二合成され、第１のフリ
ップ−フロップ２０６ヘクリア信号が発生され、論理回
路は再び最初の状態のまトとなる。然し乍ら、第１のバ
ス要求がクリアされる前に第２のバス要求が受け取られ
ると、フリップ−フロップ２０７もセットされ、ライン
９６の信号によって裁定シーケンスが保留される。第１
のデータ送信が終了すると、ライン２１６のリセット信
号が第２のフリツプ−フロップ２０７からの高いＱ出力
と結合され、第２のフリップ−プロップをリセットする
。これにより、単一の・反末のみが第１のフリップ−フ
ロップ２０Ｇに１己す、森されたま＼となり、これは、
ライン２１６を経て別のリセソ１−パルスを受けた際に
クリアされる。

第３のフリップ−フロップ２０８及び他のアントゲ−１
〜２１０は、第３のフリップ−フロップのＱ出力からラ
イン１００に次のイン・ライン信号を発生ずるのに使用
される。アン１ヘゲ−１〜２１０は、第１フリップ−フ
ロップ２０６のＱ出力とライン９８のローカルデータ要
求信号との入力を合成する。データバスに対する第２の
要求が、成る別のノートからではなくてこのローカルノ
ートから発せられた場合には、第２のフリップ−フロッ
プ２０７がセントされるだけでなく、第３のフリップ−
フロップ２０８もセットされる。ライン１００の次のイ
ン・ライン信号は、送信／受信論理回路１４　（第１図
）に送られ、バスアクセスは許可されたが、現在のメツ
セージが完了するまでメツセージを送信できないことを
指示する。

待ち行列論理の機能は、第１２図のフローチャー１−に
示されている。データバスがアイドリングである状態か
らスタートして、先ず、何等かのノードからデータバス
要求が発せられているかどうかについて裁定バスか監視
される。このような最初の要求においては、ブロック２
２２で示したように、要求を発しているノードに対して
バスが許可され、ブロック２２４で示すように第１の要
求フラグかセノ１〜される。次いで、ブロック２２６で
示すように、メソセージが完了したかどうかの論理的チ
ェックが行なわれる。もし完了した場合には、ブロック
２２８で示すように第１の要求フラグがクリアされ、論
理はブロック２２０へ復帰し、新たな要求に対してバス
が監視される。メツセージが完了していなければ、ブロ
ック２３０において第２のバス要求に対し論理的チェッ
クが行なわれる。第２の要求を受けとらない場合には、
ブロック２２６に復帰がなされ、メツセージの完了及び
第２のバス要求に対してチェックが行なわれる。第２の
バス要求が検出された場合には、ブロック２３２て示し
たように、第２の要求フラグがセノ１〜さ扛、裁定シー
ケンスが保留される。次いで、フロック２３４において
、それ以上の要求を受け入れられないから、第１のメツ
セージが完Ｙするまで論理回路は待機状態となる。メツ
セージが完了すると、フロック２３６で示したように、
第２の要求フラグがリセットされ、ブロック２２６に復
帰がなされて、第２のそしてここではメツセージのみの
完了がチェックされる。

脱落制御論理回路６８（第４図）の機能が第１３図に示
されている。ブロック２４０で示すように、脱落が検出
されたかどうかについて常時チェックが行なわれる。ノ
ートがその裁定ストローブを発生しない時に１つの裁定
サイクルについて脱落が生しる。これか生じると、他の
ノートが時間切れタロツクを発生し、これは、裁定スト
ローブ信号とオアされ、時間スロット監理制御論理回路
において同し目的を果たす。脱落が検出されない場合に
は、ブロック２４２においてチェックが行なわれ、次の
同期周期に達したかどうかの判断がなされる。脱落を検
出することなく同期周期に達した場合には、ブロック２
４４において脱落カウンタがゼロにリセットされ、ブロ
ック２４−０において脱落か再び監視される。脱落カウ
ンタは、同じノードの次々の脱落をカラン１へするのに
使用される。ノードが実際にシステムから脱落したと結
論付ける基準は、同じノー１−が４つの連続した裁定シ
ーケンスから脱落することである。ブロック２４０にお
いて、脱落が検出された場合には、検出された脱落に対
応する時間スロット番号が、ブロック２４６で示すよう
に、既に検出された脱落ノートに対するラッチされた時
間スロット番号と比較される。新たに検出された脱落ノ
ートの時間スロノ１へ番号が、既に検出されたものと異
なる場合には、フロック２４８で示すように、ラッチさ
れた時間スロソ１一番号か更新され、ブロック２４４に
おいて、脱落カウンタがリセットされる。

フロック２５０において、脱落カウンタがチェックさ４
し、最大カウント４しこ達したかどうかの判断がなされ
る。これに達していなければ、ブロック２５２において
次の同期周期を待機し、脱落カウントが増加され（ブロ
ック２５４）、ブロック２５６において脱落フラグをリ
セットしてから、ブロック２４Ｇに復プ吊し、別の脱落
がチェックされる。脱落カラン１−が４又は他の予め選
択された数値に達した場合には、ブロック２５８に示す
ように脱落ノー１−の時間スロット中に脱落同期信号が
発生される。次いて、ブロック２６０において次の同期
周期が待機され、この周期中にブロック２６２て示すよ
うに脱落同期信号が発生される。

同期時間中には、ブロック２６４て示すように脱落を補
償するように調整がなされ、ブロック２６６に示すよう
に脱落カウンタがリセットされて、ブロック２４０に復
帰し、別の脱落が検出される。

脱落ノー１くを検出した際の裁定シーケンスの収縮は、
第５図の時間スロット監理論理回路において実行される
。ライン２７０の脱落同期信号は、最大時間スロワ１〜
カウンタ１０３のアップ／ダウン端子へ送られると共に
、カウント可能化端子へ送られる。又、カウンタが同期
信号によってタイミングがとられる時には、カウント内
容が１だけ減少され、裁定シーケンスが収縮される。既
に述へたように、最大時間スロツｌヘカウンタ１０３は
、新たなノートがハスに追加された時に増加される。

これは、新たな時間スロットが許可された時にハス裁定
器から送られるライン２７２上の拡張信号によって行な
われる。

ノート脱落についての別の点は、脱落したノードによっ
て残ったキャンプを埋めるために、予めハス上にある幾
つかのノードかそれらのローカル時間スロット番号を減
少しなければならなｕｌことである。ライン２７０の脱
落同期信号は、アンドゲート２７４にも送られ、その他
方の入力は、ライン２７６の信号であり、これは、ロー
カル時間スロッｌ一番号が、脱落したノードの時間スロ
ット番号より大きいかどうかを示すものである。この信
号の発生源は、脱落制御論理回路内にあり、これｂこつ
いては簡Ｉ）Ｘに述べる。アントゲ−１〜２７４の出力
は、ローカル時間スロツ１〜カウンタ１０４のカラン１
〜ｉｉ）脂化端子に送られる。このカウンタのアップ／
ダウン端子は、永久的にアースされ、カウンタを減少す
るのに、可能化信号と、同期周期クロツタ信号しか必要
とされない。可能化信号の作用は、脱落したノードの時
間スロット番号より大きい各ローカル時間スロット番号
を減少することである。

第１３図の論理機能を実行するハードウェアが第１４図
に示されている。主たる部品は、脱落時間スロワｌ−ラ
ンチ２８０、脱落比較器２８２、位置比較器２８４及び
脱落カウンタ２８６である。

フリップ−フロップ２８８は、時間切れタロツク信号が
検出されてｒｌｉ−の時間切れを検出したことが指示さ
Ａしると、セントされる。このフリップ−フロップの出
力は、ゲート２９０においてストローブ信号とアンドさ
れ、これを用いて脱落時間スロットラッチ２８０のタイ
ミング取りが行なわれる。このラッチは、現在時間スロ
ットカウンタ１０２（第５図）から現在時間スロット番
号を入力として受け取る。脱落時間スロットラッチ２８
０の内容と現在時間スロワ１へ番号が比較器２８２で比
較される。これらが等しくなければ、フリップ−フロッ
プ２９２がセノ１−され、その出力を用いてリセットパ
ルス発生器２９４が作動可能にされる。これにより生じ
るリセットパルスは、脱落カウンタ２８６をリセットす
るのに用いられる。

脱落カウンタ２８６は、各同期周期中にタイミング取り
され、予め選択された出力に達した時にのみライン２９
６に出力を発生する。その後、比較器２８２が、脱落ラ
ッチの内容と現在時間スロット番号とが等しいことを検
出すると、ライン２９８に信号が発生され、これは、ラ
イン２９６の脱落カウンタ出力とアンドケート３００に
おいてアンドされる。アンドゲート３００の出力は。

別のフリップ−フロップ３０２のＤ入力として使用され
、このフリップ−フロップは、スタートシーケンス信号
、即ち、時間スロットシーケンサによって発生された時
間スロットタイミング信号の１つ、によりタイミング取
りされる。ライン３゜４に送られるフリップ−フロップ
３０２の出力は、時間スロット脱落同期信号であり、こ
れは、更に別のノリツブ−フロップ３０６のタイミング
を取り、その出力は、フリップ−フロップ３０２のクリ
ア端子へフィードバックされる。第１４図の他の部品は
、ライン；３０４の時間スロワ１へ脱落同期信号を同期
周期中に脱落同期信号と合成し、これにより生じた合成
同期信号を裁定バスに出方する。

位置比較器２８４は、ローカル時間スロットカウンタ」
０４　（第５図）の内容を脱落ラッチ２８０の内容と比
較する。脱落が検出され、次いで脱落同期信号が発生さ
れると、ライン２７６に現われる比較器出力の１つは、
ローカル時間スロット番号が脱落したノードの番号より
大きいことを指示する。ライン２７６のこの信号は、ロ
ーカル時間スロットカウンタ１０４の内容を減少するの
に使用される。比較器２８４の出力が、ローカル時間ス
ロッ１へが脱落時間スロットと同じであることを指示す
る場合には、脱落したノード自体はその脱落を検出しな
いから、明らかに何か間違っていることになる。従って
、ライン３０８に現われる比較器２８４からの一致出力
を用いてローカルノードが作動不能にされる。

本発明の更に別の特徴は、マルチマスターバスの論理ア
ドレス機構に関する。前記したように、各ノードには、
これを独得に識別するようにセットされる通常はトグル
スイッチの形態の実アドレルが組み合わされている。通
信システムの多くの用途では、多数のメツセージを送信
せずに１つのメツセージを２つ以上の行き先きノードに
アドレスすることが所望される。第１５図に示すように
、この能力をもたらす装置は、ノードの送信／受信論理
回路１４（第１図）、特に、バスからメツセージを受け
取る部分に配置されている。メツセージは、受信バッフ
ァ３１０にロードされる。各メツセージの最初の部分に
は、実際の行き先きアドレスと、論理的な行き先きアド
レスとが含まれ、これらは、各々、レジスタ３１２及び
３１４へと分離される。この装置の主たる部品は、交換
ＲＡＭ　３　］、　６と称するランダムアクセスメモリ
（ＲＡＭ）である。こ扛は、各々の論理アドレスに対す
るメモリ位置を含み、各位置には、特定ノードに対して
論理アドレスが活性化されたかどうかを指示するフラグ
が記憶される。例えば、成るノードは、論理アドレス＃
１、＃４及び＃７を有し、この場合、メモリ位Ｔｉ１ｔ
１、＃４及び＃、７は、論理アドレスがこのノードに対
して活性であることを指示する値、例えば１にセラ１へ
される。特定のノードに達するためには、メツセージは
、そのノードに対して活性な論理アドレスと、そのノー
トの実アドレスに一致するか又は特殊な実アドレス例え
ばＯであるような実アドレスとの両方を含んでいなけれ
ばならない。

このア１くレス装置は、更に、ノードの実アドレス、３
１８で示す、と、アドレス比較器３２０と、オアゲー１
〜３２２と、アンドゲート３２４とを備えている。アド
レス比較器３２０は、受は取った実ア１くレス、即ち、
受信メツセージに含まれた実７１−レスを含む１組の入
・力をレジスタ３１２から受け取ると共に、ハードウェ
ア実アドレス３１８を他方の入力として受け取る。比較
器３２０は、２つの出力を発生する。その１つは、２つ
の入力が等しいかどうかを指示するもので、そしてその
他方は、レジスタ３１２からの入力がゼロアドレスを表
わしているかどうかを指示するものである。これら２つ
の出力は、オアゲート３２２でオアされ、このゲートは
、受は取った実アドレスがＯであるか又はハードウェア
の実アドレスに等しい場合に出力信号を発生する。オア
ゲート３２２からのこの出力信号は、アンドゲート３２
４へ入力として送られる。

受は取った論理アドレス３１４は、交換ＲＡＭ３１６を
アドレスするのに使用され、論理アドレスがこのノード
に対して活性であるかどうかが判断される。もしそうな
らば、ＲＡＭからの出力信号が、アンドゲート３２４へ
別の入力として送られる。アンドゲート３２４の出力は
、一致信号であり、この信号は、適切な状態にあれば、
受信メツセージをこのノードへ与えられるようにする。

適当な一致信号がなけれは、メツセージは、このノード
に対して意図さＡしないものとされる。メソセージは、
同し論理アドレスを有するノートのグループに送ら汎る
と共に、単一ノードにおいて特定の論理７１〜レスを活
性化することによって独得の行き先きヘアトレスされる
ことが明らかであろう。交換ＲＡＭ３１６の内容は、３
２６で示すようにそのデータ入力を適当に接続すること
により各ノードレこおいて局部的トこ変更することがで
きる。

従って、ノードの論理アドレスは、所望のアドレス機構
にＪｌ（づいて選択することができる。

以」二の説明から、本発明は、ローカルエリア回路網の
分野に著しい進歩をもたらすことが明らかであろう。ｆ
！ｊに、本発明では、タイミング取り又は他の１１的で
中央制御器又はマスター制御器を必要とせずに、複数の
送信ノー１くが、これらが接続されたデータバスに対し
同等のアクセスの機会をもつことができる。本発明のシ
ステムでは、バスアクセスに対して競合する要求が、総
当たりベースで、メソセージ送信の前に裁定され、バス
に接続された活性ノード間でアクセスの優先順位が循環
される。又、説明」二、本発明の特定の実施例を詳細に
説明したが、本発明の精神及び範囲から逸脱せずに色々
の変更がなされることが明らかであろう。従って、本発
明は、特許請求の範囲のみによって規定されるものとす
る。

【図面の簡単な説明】

第１図は１本発明によるマルチマスターバス通信システ
ムの簡単なブロック図、 第２図は、本発明のマルチマスターバスの動作を示すタ
イミング図、 第３図は、裁定バスに現われる色々な信号間の典型的な
関係を示すタイミング図、 第４図は、本発明のマルチマスターバス制御論理回路の
ブロック図、 第５図は、本発明の時間スロット監理制御論理回路のブ
ロック図、 第６図は、本発明に使用される時間スロットシーケンサ
のブロック図、 第７図は、第６図の時間スロットシーケンサにより発生
される４１１号の関係を示すタイミング図、第８図は、
内部で発生されたタイミング信号とこれにＪ：り生じる
ノ！（定バスタイミング信号との関係を示すタイミング
図、 第９図は、ノードに最初に電力を与える時に行なわれる
機能を示すフローチャート、第１０図は、時間スロット
の裁定を示すタイミング図、 第１１図は、解説のための実施例に使用されるデータバ
ス要求待ち行列論理回路を示すブロック図、 第１２図は、第１１図のデータバス待ち行列１ｆｌｔ理
回路しこより行なわれる機能を示すフローチャート、 第１３図は、ノード脱落状態を検出する際に行なわれる
機能を示すフローチャート、第１４図は、第１３図に機
能的に示されたノード脱落検出論理回路のブロック図、
そして第１５図は、本発明の論理アドレス機構を示すブ
ロック図である。 １０・・・データ通信バス １２・・・ホスト装置 １４・・・送信／受信論理回路 ２２・・・裁定バス ２４・・・マルチマスターバス制御論理回路２６・・・
両方向性ライン ６４・・・時間スロットシーケンサ ６６・・・時間スロット監理制御部 ６８・・・脱落制御部 ７０・・・バス信号発生器 ７２・・・電源オンシーケンサ ７４・・・バス信号モニタ ７８・・・トランシー八 賀　−靭　も 壜　か １’ｌｃ、　３ ４、５

Claims (1)

1. 【特許請求の範囲】 （１）複数の通信ノードを有するマルチマスター通信パ
   スシステ１１において、 ノード間でメツセージを送信するように各ノードの装置
   に接続できるデータバスと、各ノードの装置に接続でき
   る裁定バスと、各ノードに配置されており、マスターノ
   ードを使用せずにシステムの同期を維持するように上記
   載定バスを経て同期信号を送信及び受信する手段と、 各ノードに配置されていて、各々のメツセージ送信の前
   に、バスアクセスに対する多数の要求の相対的な優先順
   位を総当たりベースで決定する手段とを具備したことを
   特徴とするマルチマスター通信バスシステム。 （２）各ノードに配置されていて、少なくとも１つの非
   特定の論理アドレスを登録する手段及びノードの論理ア
   ドレスを各受信メツセージに含まれた論理アドレスと比
   較する手段を備えていて、メツセージがノードに対して
   意図されたものであるかどうかを決定する論理アドレス
   手段を更に具備した特許請求の範囲第（１）項に記載の
   マルチマスター通信バスシステム。 （３）同期信号を送信及び受信する上記手段は、ノード
   に関連した時間スロット中に裁定ストローブ信号を送信
   する手段と、 特定のノードに関連しない時間スロット中に同期信号を
   送信する手段と、 上記裁定バス上にあるノードによって送信された裁定ス
   トローブ信号及び同期信号を検出する手段とを備えてい
   る特許請求の範囲第（１）項に記載のマルチマスター通
   信バスシステム。 （４）相対的な優先順位を検出する上記手段は、バスア
   クセス要求に応答して、ノードに関連した時間スロット
   中に確認信号を送信する手段と、上記載定バスに現われ
   る予め選択された数の確認信′；士を検出した際１こ、
   同期信号を送信する」１記手段及び裁定ストローブ信号
   を送信する上記手段の動作を保留させる手段とを備えた
   特許請求の範囲第（３）項に記載のマルチマスター通信
   パスシステ１１゜ （５）各ノードに配置されていて、少なくとも１つの非
   特定の論理アドレスを登録する手段及びノードの論理ア
   ドレスを各受信メツセージに含まれた論理アドレスと比
   較する手段を備えていて、メツセージがノードに対して
   意図されたものであるかどうかを決定する論理アドレス
   手段を更に具備した特許請求の範囲第（３）項に記載の
   マルチマスター通信バスシステム。 （６）各ノー１くに配置されていて、少なくとも１つの
   非特定の論理アドレスを登録する手段及びノードの論理
   アドレスを各受信メツセージに含まれた論理アドレスと
   比較する手段を備えていて、メツセージがノートに対し
   て意図されたものであるかどうかを決定する論理アドレ
   ス手段を更に具備した特許請求の範囲第（４）項に記載
   のマルチマスター通信バスシステム。 （７）各ノートに配置されていて、少なくとも１つの非
   特定の論理アドレスを登録する手段及びノードの論理ア
   ドレスを各受信メツセージに含まれた論理アドレスと比
   較する手段を備えていて、メツセージがノードに対して
   意図されたものであるかどうかを決定する論理アドレス
   手段を更に具備した特許請求の範囲第（５）項に記載の
   マルチマスター通信バスシステム。 （８）複数の通信ノードを有するマルチマスター通信バ
   スシステムにおいて、 ノード間でメツセージを送信するように各ノートの装置
   に接続できるデータバスと、各ノー１〜の装置に接続で
   きる裁定バスと、各ノードに配置されていて、各メツセ
   ージの送信前に、上記裁定バスから受けた信号から、ど
   のノードがデータバスへのアクセスに対する優先順位を
   有しているかを個々に決定する裁定制御手段とを具備し
   たことを特徴とするマルチマスター通信バスシステム。 （９）ｌ記裁定制御手段は、各ノードにおいて、」二記
   載室バスを経て受けた裁定ストローブ信号−各裁定スト
   ローブ信号は裁定シーケンスにおける時間スロッ１〜を
   定める−をカウントする第１カウン１へ手段と、 」二記載室バスを経て受けた同期信号を検出し、この検
   出された信号に応答して上記第１カウント手段をリセッ
   トする手段と、 ローカルノードを独得に識別するローカル時間スロット
   番号をイテ録する手段と、 」−記第１カウント手段を、ローカル時間スロット番号
   を’：ｆ：　ｆＧ％する上記手段と比較し、どれがロー
   カルノード自身の時間スロットであるかを決定する手段
   と、 ローカルノード自身の時間スロワ１〜中に上記裁定バス
   に裁定ストローブ信号を発生する手段と、上記第１カウ
   ント手段が最大ノードカウントに達した時に上記裁定バ
   スに同期信号を発生する手段と、バスアクセス要求が首
   尾よくいったことを指示するように、ローカルノード自
   身の時間スロット中に上記裁定バスに確認信号を発生す
   る手段と、 予め選択された数の確認４３号が」二記載室バスに発生
   されたがメツセージ送信によって満足されない後に裁定
   シーケンスを保留にすると共に、少なくとも１つの確認
   信号がメソセージ送信によって満足された時には裁定シ
   ーケンスを再開する手段とを備え、 これにより、ノードがそれ自身の時間スロット中に確認
   信号を発生できた時にバスアクセスが確保される特許請
   求の範囲第（８）項に記載のマルチマスター通信バスシ
   ステム。 （１０）上記裁定制御手段は、各ノードにおいて、更に
   。 上記システムにある活性ノードの最大カラン１〜を登録
   する第２カウント手段と、 上記裁定バスに裁定ストローブ信号が生じないのを検出
   し、このようにストローブ信号が生じない連続数をカウ
   ントしてノードがシステムから脱落したかどうかを判断
   する手段と、 ノードが脱落したと判断した際に上記再２カウン１一手
   段を減少する手段と、 ローカル時間スロット番号が脱落したノードの時間スロ
   ッＩ一番号より大きい場合に、ローカルノード時間スロ
   ッ１〜番号を登録する上記手段を減少する手段とを備え
   た特許請求の範囲第（９）項しこ記載のマルチマスター
   通信バスシステム。 （１１）各ノードに配置されていて、少なくとも１つの
   非特定の論理アドレスを登録する手段及びノードの論理
   アドレスを各受信メツセージに含まれた論理アドレスと
   比較する手段を備えていて、メツセージがノードに対し
   て膚、図されたものであるかどうかを決定する論理アド
   レス手段を更に具備した特許請求の範囲第（８）項に記
   載のマルチマスター通信パスシステ１１゜ （１２）各ノートに配置されていて、少なくとも１つの
   非特定の論理アドレスを登録する手段及びノードの論理
   アドレスを各受信メツセージに含まれた論理アドレスと
   比較する手段を備えていて、メツセージがノードに対し
   て意図されたものであるかどうかを決定する論理アドレ
   ス手段を更に具備した特許請求の範囲第（９）項に記載
   のマルチマスター通信バスシステム。 （１３）各ノードに配置されていて、少なくとも１つの
   非特定の論理アドレスを登録する手段及びノードの論理
   アドレスを各受信メツセージに含まれた論理アドレスと
   比較する手段を備えていて、メツセージがノードに対し
   て意図されたものであるかどうかを決定する論理アドレ
   ス手段を更に具備した特許請求の範囲第（１０）項に記
   載のマルチマスター通信バスシステム。 （１４）上記裁定制御手段は、更に、各ノードにおいて
   、 システムに追加された新たなノードに電力が与えられる
   のに応答して裁定シーケンスに新たな時間スロットを得
   る手段を備えた特許請求の範囲第（１４）項に記載のマ
   ルチマスター通信バスシステム。 （１５）新たな時間スロットを得る上記手段は、新たな
   ノードの作動を上記裁定バスの他の信号に対して同期す
   る手段と、 新たなノードにおいてローカルノード時間スロット番号
   を登録する」１記手段を初期化すると共に、新たなノー
   ドにおいて上記第２カウント手段を初期化する手段と、 システムにおけるノード数の増加を考慮するように上記
   第２カウント手段を増加する手段とを備えた特許請求の
   範囲第（１４）項に記載のマルチマスター通信バスシス
   テム。 （１６）共通の通信バスへアクセスするために多数の通
   信ノードから出される要求間の競合を解決する方法にお
   いて、 データバスへのアクセス要求を受け、 裁定シーケンスを制御するように裁定バスに発生するタ
   イミング信号を各ノードにおいて発生し、 上記骨は取り段階に応答し、上記タイミング信号の制御
   のもとて裁定バスに確認信号を発生し、裁定バスの信号
   から、このノー°ドにバスアクセスが許可されたかどう
   かを決定し、そしてバスアクセスが許可された場合にノ
   ヘス許可信号を発生することを特徴とする方法。 （１７）タイミング信号を発生する上記段階は、裁定シ
   ーケンスの始めに同期信号を発生し、裁定シーケンスに
   おける現在時間スロット番号を追跡するように裁定バス
   のストローブ信号をカウントし、そして 時間スロット番号がノードに指定された番号に対応する
   時にストローブ信号を発生する特許請求の範囲第（１６
   ）項に記載の方法。 （１８）確認信号を発生する上記段階は、このノートに
   裁定ストローブ信号が発生されるのと同時に行なわれ、
   そして 上記決定段階は、上記発生段階で発生された確認信号が
   このノードによって発生されたものであるか−この場合
   はバスアクセスが許可される−或いは、別のノードによ
   って発生されたものであるか−この場合はバスアクセス
   が許可されない−を確認することを含む特許請求の範囲
   第（１７）項に記載の方法。 （」９）別のノー１−がバスから脱落したかどうかを検
   出し、そして ノードの脱落が検出された時にはこれに応じて裁定シー
   ケンスを収縮することを更に含む特許請求の範囲第（１
   ８）項に記載の方法。 （２０）バスに対して新たなノードを受け入れるように
   裁定シーケンスを拡張することを更に含む特許請求の範
   囲第（１８）項に記載の方法。