JPH10510646A

JPH10510646A - 周辺装置接続バスでのバースト同報通信

Info

Publication number: JPH10510646A
Application number: JP9501999A
Authority: JP
Inventors: アナンサン，マニカム; チャウ，ヴィ
Original assignee: エミュレックスコーポレーション
Priority date: 1995-06-07
Filing date: 1996-06-07
Publication date: 1998-10-13
Also published as: DE69627528T2; WO1996041269A1; KR19990022324A; US5634138A; KR100295968B1; AU6381596A; CA2223930A1; EP0870239A1; EP0870239B1; DE69627528D1; CA2223930C; EP0870239A4

Abstract

(57)【要約】マスター装置（６０）から、周辺装置接続（ＰＣＩ）バス（５０）を介して、複数のターゲット装置（７０）にデータをバースト同報通信するシステム及び方法。最初に、システム内のイニシエータ装置（６０）がバス（５０）の制御を捕捉する。イニシエータ装置（６０）は内部コヒーレンシーフラグを検査する。そのコヒーレンシーフラグがセットされている場合には、（もしイニシエータ装置が前回開始されたバースト同報通信の最中でない場合には、バスの制御を継続することとなる）イニシエータ装置（６０）はバス（５０）を解放する。そして、イニシエータ装置（６０）は他の装置（７０）の各々にコヒーレンシーフラグをセットし、同時に自己のコヒーレンシーフラグもセットする。一旦すべてのコヒーレンシーフラグがセットされると、イニシエータ装置（６０）はバス（５０）上でデータブロックを他の装置（７０）の各々に同時に同報通信する。一旦バースト同報通信が完了すると、イニシエータ装置（６０）及び他の装置（７０）の各々それらコヒーレンシーフラグは、イニシエータ装置（６０）によって、同時にリセットされる。本発明は、新たな動作モードを追加することにより、既存のバス技術を発展させたものである。

Description

【発明の詳細な説明】周辺装置接続バスでのバースト同報通信発明の背景１．発明の属する分野本発明は、バスを介してデータを伝送する電子システムに関し、特に、単一のバスインタフェイスユニット（ＢＩＵ）から、周辺装置接続（ＰＣＩ）バスを介して、複数の他のＢＩＵにデータをバースト同報通信するためのシステム及び方法に関する。２．関連技術の説明現在のコンピュータシステムにおいては、大量のデータを、ビデオグラフィックコード（３０メガバイト／秒）、ネットワークインタフェイス（１５メガバイト／秒）、及び磁気または光ディスクドライブ（２０メガバイト／秒）等のような異なる周辺装置間で迅速に伝送する必要がある。これらの周辺装置がデータ交換する上で共有する高速電子パスは、入力／出力バス（Ｉ／Ｏバス）と呼ばれ、周辺装置とバスとの間の接続装置は、バスインタフェイスユニット（ＢＩＵ）と呼ばれる。この明細書においては、データ伝送を論ずる場合には、周辺装置及び他の関係するＢＩＵとは交換可能なものとする。多くのコンピュータシステムにおいては、Ｉ／Ｏバスが障害となることが多く、データ伝送速度を制限することが多い。比較的新しい（１９９２年に発売された）Ｉ／Ｏバスは、高帯域幅（１３２メガバイト／秒以上）を有するように設計された周辺装置接続（ＰＣＩ）バスである。このＰＣＩバスは、１９９３年４月３０日付けの、ＰＣＩ特別経営グループによる、ＰＣＩローカルバス仕様、バージョン２．０、に記載され、このすべてが本明細書においても参考として引用されている。このＰＣＩバスは、顕著な利点を有するものであるが、一つの問題点として、バースト同報通信データを提供できないことがある。ここで「同報通信」とは、ＰＣＩバス上の単一のＢＩＵから複数の他のＢＩＵに同時にデータを転送することを意味する。また、「バースト」は、単一データ相ではなく、多データ相にわたって伝送を展開することができることを意味する。ＰＣＩバスは、一つのメッセージを複数装置に同報通信することができるＰＣＩ特別サイクルのために提供されるが、このＰＣＩ特別サイクルは単一データ相に過ぎない。従って、このＰＣＩ特別サイクルは、データブロックを複数装置に同時に同報通信することはできない。例えば、一つのネットワークが修理のために一定の期間利用することができない場合には、この修理がなされる前に、複数メッセージを他のすべての同等装置に送信しなければならない。そのメッセージが長い場合には、互いの装置を順番にアクセスし、同報通信するためにかなりの長時間を必要とすることがある。本発明は、上記問題点に鑑みてなされたものであって、単一の周辺装置から複数の他の周辺装置にバースト同報通信することのできるデータ管理システムを提供することを目的とする。また、本発明のもう一つの目的して、連続的に（ある時点において一つの周辺装置に）、かつ同時に（すべての周辺装置に同時に）データをバーストすることのできるデータ管理システムを提供することが挙げられる。さらに、本発明の他の目的として、バースト同報通信データ伝送のためのバックボーンとしての工業標準としてのＰＣＩバスを使用することが挙げられる。発明の要約本発明は、ＰＣＩバスに接続された複数装置を伴うコンピュータシステムに使用される。最初に、システム内のイニシエータ装置がバスの制御を捕捉する。このイニシエータ装置は内部コヒーレンシーフラグを検査する。そのコヒーレンシーフラグがセットされている場合には、イニシエータ装置はバスを解放する（もしイニシエータ装置が前回開始されたバースト同報通信の最中でない場合には、バスの制御を継続することとなる）。そして、イニシエータ装置は、他の装置の各々にコヒーレンシーフラグをセットし、同時に自己のコヒーレンシーフラグをセットする。一旦すべてのコヒーレンシーフラグがセットされると、イニシエータ装置はバス上でデータブロックを他の装置の各々に同時に同報通信する。一旦バースト同報通信が完了とすると、イニシエータ装置及び他の装置の各々のコヒーレンシーフラグは、イニシエータ装置によって同時にリセットされる。本発明の好適例の詳細が添付図面及び以下に記載される。発明の詳細が既知となった場合には、本発明の属する技術分野における当業者には、種々の追加的な革新、改変を行えることは自明である。図面の簡単な説明図１は、種々のバス列によって接続された周辺装置を含むコンピュータシステムのブロック図である。図２は、ＰＣＩバス列のブロック図である。図３は、本発明にかかるバスインタフェイスユニットのブロック図である。図４は、本発明にかかる、イニシエータによって使用される信号及びターゲットＢＩＵを示すブロック図である。図５は、本発明の好適例におけるバースト同報通信トランザクションのタイミングチャートである。上記図面において、同一の参照番号は同一の要素を示す。発明の詳細な説明ここに記載される発明の好適例は、あくまで例示であって、本発明の技術的範囲を限定するものではない。図１に示される典型的な従来のコンピュータシステム１０には、主中央処理装置（ホストＣＰＵ）１２と、主メモリ１４と、メモリーバス１８によって接続されるホスト／ＰＣＩブリッジ１６が含まれる。ビデオグラフィックカード２０、ローカルエリアネットワーク（ＬＡＮ）アダプタ２２、ＳＣＳＩアダプタ２４、及びＥＩＳＡブリッジ２７等の種々の周辺装置を、周辺装置接続（ＰＣＩ）バス３０を介して接続することができる。例示するように、ＳＣＳＩアダプタ２４が、ＳＣＳＩバス２５を介して、磁気または光ディスクまたはテープ等の記憶装置２６に接続される。ＥＩＳＡブリッジ２７は、ＥＩＳＡバス２８を介して、Ｉ／Ｏ装置または追加メモリ等の他の周辺装置２９に接続される。ＬＡＮアダプタ２２は、イーサネットまたはトークンリングネットワーク等のＬＡＮに接続される。コンピュータシステム１０は、階層構造に配置されたＰＣＩバスを含むことができる。この階層構造の各分岐を「列」と呼ぶことができる。同列に連結された周辺装置は、「同等」であるとされる。例えば、同等装置３４を、バスインタフェイスユニット（ＢＩＳ）３３によって第２列のＰＣＩバス３５に接続することが可能である。また、第２列ＰＣＩバス３５を、ＰＣＩ／ＰＣＩブリッジ３７によって、第１列のＰＣＩバス３０に接続することが可能である。共用バスを跨いでのデータの伝送（「トランザクション」と呼ぶこともできる）において、ソース装置によってバス上にデータが伝送され、一方、１つ以上の着局装置はこのバスからデータをロードする。従来のＰＣＩシステムにおいては、各トランザクションには２つの装置が介入する。すなわち、（ソースまたは着局のいずれかとしての）トランザクションを開始する装置は、イニシエータまたはバスマスターと呼ばれる。また、現在イニシエータによってアクセスされている装置はターゲットまたはスレーブと呼ばれる。マスターＢＩＵがデータをターゲットＢＩＵに伝送するトランザクションは書込みトランザクションと呼ばれる。一方、ターゲットＢＩＵがマスターＢＩＵにデータを伝送するトランザクションは読出しトランザクションと呼ばれる。図２において、本発明にかかるＰＣＩバス列４０には、ＰＣＩバス５０と、複数ＢＩＵ５５が含まれる（列４０は、図２に示される４つ以上ＢＩＵ５を含むことができ、ＰＣＩ標準は、各ＰＣＩバスについて２５５までのＢＩＵを接続することができる）。ＰＣＩバス５０は、他のＰＣＩバスと接続することも、またブリッジ５７によってホストと接続することも可能である。ＰＣＩバス５０及びブリッジ５７は本発明の属する技術分野において既知の構造を有する。本好適例においては、列４０はコンピュータシステム１０の最も低位の列である。しかし、本発明の原理は、コンピュータシステム１０の他のいかなる列に対しても適用できる。標準ＰＣＩ書込みトランザクションにおいて、１つの周辺装置のみがＰＣＩバス５０からデータをロードする。例えば、実線４３によって示される書込みトランザクションにおいて、マスターＢＩＵ６０がＰＣＩバス５０にデータを伝送することもでき、一つのターゲットＢＩＵ５２のみがＰＣＩバス５０からのそのデータをロードすることもできる。１つの周辺装置のみがデータを受信するので、そのようなトランザクションは装置間トランザクションと呼ばれる。しかし、本発明にかかるシステムでは、ＢＩＵ５５が、伝統的な装置間トランザクションと、バースト同報通信トランザクションとの２種の書込みトランザクションを行うことができる。本発明にかかるバースト同報通信書込みトランザクションでは、破線４５によって示されるように、マスターＢＩＵ６０がデータをＰＣＩバス５０に伝送し、列４０における複数の他のターゲットＢＩＵ７０がＰＣＩバス５０からデータをロードする。各々が異なるアドレスにマッピングされることを除き、ＢＩＵ５５は同一であることが好適である。このＢＩＵ５５は、図３に示されるＢＩＵ８０と同じ要領で構成される。各ＢＩＵ８０は、ＰＣＩバス５０と周辺装置９０間のインタフェイスとして機能する。各ＢＩＵ８０は、セマフォコヒーレンシーフラグ８２を有し、これはメモリレジスタまたはレジスタ内の一つのビットとすることができる。このフラグ８２は制御状態装置８４によって読出すことができ、従来のＰＣＩ特別サイクルによってセットまたはリセットされる。このフラグ８２は、バスマスター状況を得る列４０のいかなるＢＩＵ５５によってもセットすることができる。しかし、一旦フラグ８２が設定されると、フラグ８２が設定されたＢＩＵのみがそれをリセットすることができる。各ＢＩＵ８０のコヒーレンシーフラグ８２を、同じフラグの例と考えることができる。すなわち、このフラグ８２は一つのグループ（僅かな時間遅れは存在する）としてセットまたはリセットされることを意図し、バースト同報通信を実行するための単一の制御システムの一部を代表する。制御状態装置８４によって、予めプログラムされた指令に従って、入力信号を検出し、出力信号を制御することで、各々のＢＩＵ８０の動作が制御される。この状態装置８４には、ＢＩＵ８０がマスターＢＩＵまたはターゲットＢＩＵのいずれかとして機能することができるような複数のルーチンが含まれる。この状態装置８４は、速度を制御するため、ハードウエアーにおいて好適に実行されるが、ハードウエアーとソフトウエアーを組み合わせて実行されるようにすることも可能である。デコーダ８５は書込みレジスタ８６にアクセスすることができ、書込みレジスタ８６の内容を状態装置８４に提供する。ＢＩＵ８０はまた、書込みレジスタ８６と、読出しバッファ８７と、書込み先入れ先出し（ＦＩＦＯ）記憶ユニット８８と、読出しＦＩＦＯ記憶ユニット８９とを含む。このバッファと、ＦＩＦＯユニットは従来使用されているものであって、本発明の属する技術分野において既知の要領で実行することができる。図４は、ＢＩＵ８０によって、バースト同報通信トランザクション４５の間に、マスター６０またはターゲット７０のいずれかとして利用される信号を示す。システム信号ＣＬＫ及びＲＳＴ＃、及びアービトレーション信号ＲＥＯ及びＧＮＴ＃の各々はＰＣＩシステムにおいて良く理解された機能を提供するため、以下に簡単に記載する。クロック信号ＣＬＫが、ＰＣＩバス５０上のすべてのＢＩＵ５５に入力され、すべてのトランザクションを同期させる。リセット信号ＲＳＴ＃がＢＩＵ８０に入力されると、その制御状態装置８４及びレジスタ８６、８７がリセットされる。このＲＳＴ＃信号はまた、内部コヒーレンシーフラグ８２を初期化することに留意する必要がある。アービトレーションのために、サンプルＢＩＵ８０が、（図示しない）ＰＣＩアービタに要求信号ＲＥＱ＃を送信し、バスマスタとなる。このＰＣＩアービタは、バスマスターとして一つのサンプルＢＩＵ８０を選択し、そのＢＩＵ８０にグラント信号ＧＮＴ＃を送信する。制御インタフェイス信号は、フレーム信号ＦＲＡＭＥ＃と、ターゲット準備信号ＴＲＤＹ＃と、イニシエータ準備信号ＩＲＤＹ＃と、停止信号ＳＴＯＰ＃と、装置選択信号ＤＥＶＳＥＬ＃と、初期化装置選択信号ＩＤＳＥＬとを含み、伝統的な装置間トランザクションの間に、本発明の属する技術分野において知られている要領で使用される。しかし、これらの信号は、本発明にかかるバースト同報通信トランザクションにおいて、以下に示すように、異なる形態で機能する。特に、ターゲット７０ではなく、マスターＢＩＵ６０はＤＥＶＳＥＬ＃信号を駆動することができる。ＰＣＩバストランザクションの基本フォーマットは、アドレス相に１つ以上のデータ相が続くものである。このアドレス相において、マスター６０が、ターゲット７０及びトランザクションの型（例えば、読出し、または書込み）を確認する。そして、各データ相の間に、１つのＢＩＵ（書込みトランザクションにあるマスター６０、読出しトランザクションにあるターゲット７０）が、他のＢＩＵがロードするＰＣＩバスにデータを出力する。アドレス相の間、アドレス／データバスＡＤがアドレス情報を伝送し、一方、コマンド／バイトイネーブルバスＣ／ＢＥが、トランザクションの型（例えば、読出し、または書込み）を決定するため、１つのコードを伝送する。データ相の間、ＡＤ及びＣ／ＢＥバスは、（書込みトランザクションにある）マスター６０、または（読出しトランザクションの間に）ターゲット７０によって駆動される。ＡＤバスによって、ソース装置から複数バイトのデータが伝送され、Ｃ／ＢＥバスによって、ＡＤバス内のどのバイトを着局装置がロードするべきか示される。ＡＤ及びＣ／ＢＥは、共に、状態ラインを伝送、制御し、これらは共通して、ＰＣＩバス５０から各ＢＩＵ５５にアクセスすることができる。サンプルＢＩＵ８０が共通してアクセスすることのできるバスまたはラインを「駆動」した場合には、その出力は他のＢＩＵによって検知される。各サンプルＢＩＵ８０が、誤り報告信号、割り込み要求進号、ロック信号、６４ビット展開信号、境界走査信号、サイドバンド信号等の他の信号のための接続手段を有することも可能である。しかし、これらの信号は本発明とは関係がないので、これ以上の説明は割愛する。図２、図３及び図４を参照すると、バースト同報通信シーケンスは、マスター６０のアクションとターゲット７０のリアクションとによる１つのシーケンスであると要約することができる。第１に、マスター６０は、ＰＣＩバス５０の制御のためにアービトレートし、この制御を捕捉する。一旦マスター６０がＰＣＩバス５０の制御を捕捉すると、マスター６０は自己のフラグ６２を検査する。そして、フラグ６２が既にセットされていて、マスター６０が以前に開始されたバースト同報通信シーケンスを進行していないとすると、このことは、バースト同報通信シーケンスが既に他の一つのＢＩＵ８０によって進行していることを示している。従って、マスター６０はＰＣＩバス５０の制御を断念し、シーケンスとの接続を解く。マスター６０が以前に開始されたバースト同報通信シーケンスを進行している場合には、マスター６０はそのシーケンスを以下に示すように続行する。そうでなければ、マスター６０はＰＣＩ特別サイクルを実行し、各ターゲット７０にフラグ７２をセットし、同時にマスター６０が自己のフラグ６２をセットする。ここで、「同時に」とは、「略々同時に」ということを意味するものである。といのは、マスターフラグ６２は、フラグ７２がセットされるよりも、いくぶん早く、または同時に、またはいくぶん遅くセットされうるからである。マスター６０は、（マスター６０はバス上のトラヒックを「聴取」しているため）自己のフラグ６２を、ＰＣＩ特別サイクルに応答することによって、または他の内部回路によって直接セットすることもあり得る。その後、各ターゲット７０は、特別バースト同報通信追従状態に入り、マスター６０がバースト同報通信を開始することができる。一旦マスター６０がバースト同報通信を完了すると、マスター６０はもう一つのＰＣＩ特別サイクルを実行し、ターゲット７０のコヒーレントフラグをリセットし、同時に自己のフラグをリセットする。セットされたコヒーレントフラグを有するＢＩＵ８０が、（自己のフラグ６２をセット及びリセットする間に、マスター６０がＰＣＩバス５０の制御を失った場合に起こる可能性のある）トランザクションのためにアクセスされた場合には、そのＢＩＵ８０は、ＰＣＩバス５０の制御を捕捉するまで、書込み型のコマンドまたは複数データ相読出し型コマンドに応答してリトライメッセージを発生させる。一旦コヒーレンシーフラグがセットされると、バースト同報通信シーケンスが完了する。マスター６０は、本発明の属する技術分野において既知の要領でＰＣＩバス５０をアービトレートし、捕捉する。要約すると、データ伝送を行おうとするいかなるＢＩＵ８０も、読出しであろうと書込みであろうと、また、装置間であろうと同報通信であろうと、その要求信号ＲＥＱ＃をアサートし、（図示しない）バスアービタにＢＩＵ８０が未完のトランザクションを有することを伝える。バスアービタは、そのＢＩＵのためのグラント信号ＧＮＴ＃をアサートすることにより、特定のＢＩＵ８０に対してＰＣＩバス５０の制御を許容する。一旦ＢＩＵ８０がＧＮＴ＃信号を検知すると、内部状態装置６４によって、ＢＩＵ８０がマスター６０として働かされる。一度に、一つのＧＮＴ＃ラインしかアクティブな状態とすることができない。どの要求が許可されるかを決定するためにバスアービタによって使用される特別のスキームが、システム毎に定義され、優先順位、ローテーション、先入れ先出しあるいはこれらのいくつかの組合せに基づいて決定される。一旦バスアービタがマスター６０のためにＧＮＴ＃信号をアサートすると、マスター６０が実施すべきバースト同報通信トランザクションを有する場合には、その状態装置６４がセマフォフラグ６２を検査する。そして、マスター６０が、（そのシーケンスが続行されている場合）以前開始されたバースト同報通信シーケンスを進行していない場合であって、そのフラグ６２が既にセットされている場合には、状態装置６４は他のＢＩＵ８０が既にバースト同報通信トランザクションを要求していることを知る。従って、マスター６０は、そのＲＥＱ＃信号をディアサートすることによってＰＣＩバス５０の制御を放棄し、さらにバースト同報通信シーケンスを進行させることはない。マスター６０は以後ＰＣＩバス５０の再捕捉を試みることができる。フラグ６２がセットされていないと判断すると、マスター６０の状態装置６４がＰＣＩ特別サイクルを実行し、ターゲット７０にフラグ７２をセットする。本発明にかかるＰＣＩ特別サイクルは、本発明の属する技術分野において公知のＰＣＩ特別サイクルと略々同じものである。本発明の属する技術分野において公知のように、マスター６０によるＰＣＩ特別サイクルは、一つのメッセージで呼ばれる、ＰＣＩバス５０上の複数ターゲットに対する単一データ相の特別の同報通信である。具体的には、アドレス相の間、マスター６０は、ＰＣＩ特別サイクルコマンド（ＰＣＩ標準における２進数「０００１」）をＣ／ＢＥバスに送信する。各ターゲット７０は、次のデータ相の間にＰＣＩ特別サイクルコマンドの存在を検知する。特別サイクルのデータ相の間、マスター６０はメッセージをＡ／Ｄバスに送信し、各ターゲット７０のデコーダ７５がそのメッセージを解読する本発明にかかる最初のＰＣＩ特別サイクルの間、マスター６０は、バースト同報通信がまさに始まろうとしている各ターゲット７０の状態装置７４にメッセージを出力する。例えば、本発明の好適例においては、バースト同報通信に関係するメッセージが、Ａ／Ｄバスの下半分においてコード「０００３」（１６進法）を使用する可能性がある。各ターゲット７０のフラグ７２をセットするための指令が、Ａ／Ｄバスの上半分においてコード「０００Ｆ」（１６進法）によって示される可能性がある。各ターゲット７０はＰＣＩ特別サイクルメッセージを受信し、そのデコーダ７５によって指令を解読し、そのフラグ７２をセットする。メッセージにとって重要な要求事項として、それらのコードが既にＰＣＩ仕様において割り当てられていることがある。マスターＢＩＵ６０は、異なる同報通信状況を示すために、メッセージにおいて、種々の異なる指令を使用することができる。例えば、すべての記憶装置に対して同報通信するための一つの指令が存在する可能性があり、もう一つの指令はグラフィックプロセッサ等に対する同報通信指令であるかもしれない。その指令が与えられるＢＩＵ８０のみが、次のバースト同報通信相の間データを使用することができる。しかし、すべてのＢＩＵ８０は、衝突を避けるために、依然としてフラグ７２をセットするであろう。バースト同報通信によってデータが伝送される前にターゲット７０内にすべてのフラグ７２をセットする必要があるため、ＰＣＩ特別サイクルの完了とバースト同報通信トランザクションの間に、外部バス列アービタが、マスターＢＩＵ６０からＰＣＩバス５０の制御を取り外さないことを勧める（これが必要という訳ではない）。一旦ターゲットフラグ７２がセットされると、ターゲット７０内の状態装置７４が、通常のＰＣＩに従った動作から離れ、特別なバースト同報通信動作のパターンの下での動作を開始する。このバースト同報通信に従う状態では、書込みトランザクションが具体的にそのターゲットにアドレスされていなくとも、各ターゲット７０は各書込みトランザクションにあるＰＣＩバスからデータをロードする。さらに、ターゲット７０はＤＥＶＳＥＬ＃またはＴＲＤＹ＃信号をアサートすることはない。ターゲット７０にフラグ７２をセットすると同時に、マスター６０は自己のフラグ６２をセットする。一旦マスター６０にフラグ６２がセットされると、マスター６０は同報通信に備える。同様に、一旦各ターゲット７０にフラグ７２がセットされると、各ターゲット７０はバースト同報通信の今にも起ころうとしている受信に備える。各ターゲット７０は、そのコマンドがターゲット７０のアドレスを伝送しないＣ／ＢＥバス上の書込み型のコマンドを待つ。その後、各クロックサイクルの間、各ターゲット７０が、ＡＤバス上に存在するデータを、その書込みバッファ７６へ、そしてそこから伝送ＦＩＦＯ７８へ読出す。バースト同報通信が図５のタイミングチャートに示されている。クロック信号ＣＬＫ１００がＢＩＵ５５の動作を同期させる。マスターＢＩＵ６０及びターゲットＢＩＵ７０が、クロック信号ＣＬＫ１００の立ち上がり端１０２の入力ラインのステータスをサンプリングする。このシステムでは、クロック＃１においてすべてのステータスをディアサートすることから始め、ＡＤバスまたはＣ／ＢＥにはデータが存在しない。各ターゲット７０にフラグ７２をセットするため、一旦マスター６０がＰＣＩ特別サイクルを完成させると、クロック端＃２の前に、マスター６０はＦＲＡＭＥ＃信号１１０をアサートする。ＦＲＡＭＥ＃信号１１０は同報通信トランザクションの開始及び期間を示す。マスターＢＩＵ６０は、ＦＲＡＭＥ＃信号１１０が最終のデータ相を伝送していることを示すため、ＦＲＡＭＥ＃信号１１０のアサートを停止する。例えば、ＦＲＡＭＥ＃信号１１０がクロック＃８においてアサートされている場合には、各ターゲット７０は、時間１１４におけるデータが最後のデータ相であることを知る。本好適例においては、バースト同報通信の開始時において、クロック＃２のアドルス相において、マスター６０が自己のアドレス１２０をＡＤバス上に出力する。マスター６０はまた、ＰＣＩブリッジが確実にその列にデータを通過させないようにするため、ＤＥＶＳＥＬ＃信号をアサートする。自己のアドレスをＡＤバス上に置くことによって、他のターゲット７０のすべてがＤＥＶＳＥＬ＃信号をアサートしないため、マスター６０は競合を避ける。（しかし、マスター６０はまた、同様の結果を得るために、使用されていないアドレスをＡＤバス上に置くこともできる。）同時に、マスター６０は、Ｃ／ＢＥバス上に書込み型コマンド１３０を出力する。ＰＣＩ標準書込みコマンド「０１１１」（２進数）またはＩ／Ｏ書込みコマンド「０１１０」（２進数）等の書込み型コマンド１３０は、待機しているすべてのターゲット７０にＡＤバスからのデータの受入を開始するように命ずる。通常のＰＣＩに従う動作において、マスター６０が、（書込み動作において）データをＡＤバスへ駆動し、または（読出し動作において）ＡＤバスからのデータの受け入れに備えていることを示すため、ＩＲＤＹ信号が低く（アサートされるように）駆動される。しかし、バースト同報通信モードにおいて、マスター６０は、その動作がバースト同報通信トランザクションシーケンスであることを示すため、ＩＲＤＹ信号１３５を高く（アサートされるように）駆動する。同様に、通常のＰＣＩに従う動作においては、ターゲット７０が（書込み動作において）ＡＤバスからのデータの受け入れに備えていること、または（読出し動作において）データをＡＤバスへ駆動することを示すため、ターゲット７０がＴＲＤＹ＃を低く（アサートされるように）駆動する。しかし、バースト同報通信モードにおいては、ターゲット７０は、ＴＲＤＹ＃信号をアサートせず、ＴＲＤＹ＃信号は高く駆動されたまま留まっている。ターゲット７０はＴＲＤＹ信号をアサートしないため、マスター６０は、データが正確に受け入れられたと判断する。実際、本好適例においては、バースト同報通信動作の間、マスター６０はＴＲＤＹ＃信号及びＳＴＯＰ＃信号のいずれにも応答することはなく、ターゲット７０がＴＲＤＹ＃信号及びＳＴＯＰ＃信号のいずれにもアサートすることはない。本発明の好適例において、クロック＃２のアドレス相に続き、マスター６０はクロック＃４（または他に指定されたクロック）において、データをＡＤバスに駆動することができる。マスター６０は、それに続くデータワードをＦＩＦＯユニット６９から書込みレジスタに伝送し、それからＰＣＩバス５０へと伝送する。マスター６０は、データのバースト１２２（すなわち、ポーズを全く介在させることなく、引き続くデータ相における一つの文字列１２３）をＡＤバスに送信する。各それぞれの引き続くクロックにおいて、新たなワード１２３がＡＤバス上に置かれる。各クロックにおいて、各ターゲット７０がＡＤバスからワード１２３を書込みレジスタ７６へ、それから伝送ＦＩＯＦＯ７８へとロードする。これらの書込み動作はＰＣＩ特別サイクルの一部としてのメッセージではなく、通常のＰＣＩ書込みサイクルであることに留意しなければならない。本発明の好適例において、セットされた数のワード１２３が各バースト１２２に伝送される。マスター６０はＴＲＤＹ＃信号及びＳＴＯＰ＃信号のいずれにも応答することはないため、伝送ＦＩＦＯ７８が上書きされないことを確保することはマスター６０の責任においてなされなければならない。具体的には、マスター６０が、伝送ＦＩＦＯ７８の深さに合わせるため、正確な数のワードを送信する。すなわち、同報通信の大きさは、ターゲット７０における伝送ＦＩＦＯ７８の利用できる深さのみによって制限を受ける。（伝送ＦＩＦＯ７８は２つのポートを有するので、「利用できる」深さは物理的な深さよりも大きくできるためである。というのは、データが伝送ＦＩＦＯ７８の一つの「端部」に記憶される間に、データが伝送ＦＩＦＯ７８の他の「端部」から取り去られるからである。）本好適例においては、伝送ＦＩＦＯ７８の深さは１２８ワードであるが、より大きなまたは小さな容量とすることも可能である。マスター６０が、同報通信のためのより多きなデータを有する場合には、その状態装置６４によって、マスター６０が所定の時間停止し、各ターゲット７０がそのデータを処理することを許容し、そして、もう一つのバーストを復活させる（遅れによってバスの制御が失われていない場合には、マスター６０はバスの制御を再捕捉しなければならない）。一旦バースト同報通信が開始されると、完全なブロックが出力されるまで、マスター６０は、データを伝送し続ける。ＢＩＵ８０の状態装置６４には、呼び出し時間用タイマが含まれることがある。本好適例においては、この呼び出し時間用タイマが、トランザクションの開始時に所定の値に設定され、各８ＰＣＩバスクロック毎に減少する。ＰＣＩに従う通常の書込み動作において、バス制御の許容を取り消すため、呼び出し時間用タイマが終了し、バスアービタがＧＮＴ＃信号をアサートした場合には、マスター６０はそのトランザクションを中止しなければならない。反対に、バースト１２２を伝送するため、本実施例においては、ＰＣＩバス５０の制御を得るため、マスター６０は内部呼び出し時間用タイマ信号を無視する。列４０上のすべてのＢＩＵ８０が共同して機能するため、これは受入可能である。しかし、ＰＣＩからＰＣＩへのブリッジ３７までにとっては、これは必ずしも真ではない。代替例において、バースト同報通信トランザクションにおいて、マスター６０は、より大きな初期値を有する呼び出し時間用タイマを使用することができるため、マスター６０は、バースト同報通信を完全なものとするためより多くのデータ相を有する。一旦マスター６０がすべてのデータを伝送し、バースト同報通信トランザクションが完了すると、マスター６０はもう一つのＰＣＩ特別サイクルを実行し、ターゲット７０内のフラグ７２をリセットし、同時に自己のフラグ６２をリセットする。マスター６０は、マスター６０によって実行されるＰＣＩ特別サイクルに応答することによって、または他の内部回路によって直接自己のフラグ６２をリセットすることができる。ターゲットフラグ７２のリセットは、各フラグ７２をセットするために以前ＰＣＩ特別サイクルによって行われたものと同様の要領で行われるが、このメッセージは各フラグ７２をリセットするための指令を含んでいる。例えば、リセットメッセージは、Ａ／Ｄバスの上半分において、コード「００００」（１６進数）によって指示されることが可能である。ターゲットフラグ７２がセットされた後、バスの再アービトレーションによって、マスター６０がＰＣＩバス５０の制御を失うことも有り得る。しかし、いかなるＢＩＵ８０においても、一旦そのフラグ８２がセットされると、バースト同報通信トランザクションが許容されるのみである。ＢＩＵ８０は、マスター６０であろうとターゲット７０であろうと、リトライコマンドを発生させることによって、いかなる書込み処理に対しても応答する（すなわち、ＢＩＵ８０がアドレスされている書込みトランザクション）。本好適例においては、ＢＩＵ８０のフラグ８２がセットされている場合には、ＩＲＤＹ＃信号が低くアサートされ、ＢＩＵ８０が書込みコマンドによってアドレスされ、そしてＢＩＵ８０がＳＴＯＰ＃信号をアサートする。アサートされたＳＴＯＰ＃信号をアサートされたＴＲＤＹ＃信号と組み合わせることによって、現在のマスター６０にそのトランザクションを中止させるリトライ信号が得られる。実行すべきバースト同報通信トランザクションを有するＢＩＵ８０がＰＣＩバス５０の制御を得て、そのバーストを継続するまで、アービトレーションは強制的に何度でも行われる。各ＢＩＵ８０は通常、単一のデータ相コマンドに応答することができる。以上のように、本発明は、同報通信システムまたは電子装置が効果的に共通のＰＣＩシステムに付属の同等のネットワークにメッセージを同報通信することを可能にするとともに、いくつかの装置間でセマフォフラグを共有することを可能とするためのメカニズムを提供するものである。このコヒーレンシーフラグは、同期のために使用されるとともに、装置に今にも起ころうとしている同報通信の受信を準備させるために使用される。さらに、本発明は、本来、装置間に優先順位についての解を提供するものである。すなわち、いくつかの同等の装置が同時に同報通信を望んでいる場合に、最初にフラグがセットされた同等装置が同報通信を行うことができ、他の同等装置は、システムアービトレーションユニットで定められた順番を待たなければならない。いかなる場合にも、要求は決して廃棄されることはなく、フラグを管理することによって、システムアービトレーションを得たものが次の同報通信を行うことができる。本発明は、このメカニズムによって、１つの同等装置から他の同等装置へのバースト同報通信を行うため、１つのバス列におけるネットワーク−同等装置間の帯域幅の同等の共有が得られることであると結論付けることができる。例えば、そのバックボーンとしての（ＰＣＩ等の）共通のデータバスを有するいくつかの独立したネットワークが、それらの間で同報通信できる。従来のＰＣＩプロトコルによって、バスマスター装置が同報通信の共通のメカニズムとしての１つずつのバースト伝送を行うことができる。本発明は、バスマスターＢＩＵから、同じ列上の他のすべてのＢＩＵ装置への同報通信を許容するためのメカニズムを提供することによって、ＰＣＩプロトコルを展開するものである。例えば、１つのネットワークが修繕のために一定の時間利用できなくなる場合には、修繕が始まる前に、他のすべての同等装置に長い同報通信メッセージを送信するためバースト同報通信トランザクションを使用することができる。もう一つのメッセージを、予想される万一の場合に備えてすべてのネットワークに警告を与える同期する目的で使用することも可能である。本発明を使用することにより、ネットワーク上またはバスシステム上のすべての関係する（同等の）装置に、バースト同報通信を行うため、バスのマスターシップを得る（そうするようにバスアービタを構成する）同一の機会が与えられる。しかし、セマフォコヒーレンシーフラグメカニズムは、どの装置が同報通信をすることができるかを管理する（すなわち、すべてのフラグをセットした装置が他の装置にデータをバーストすることができる）。すべての装置が同時に同報通信することを望んでいる場合には、アクセスの順番がセマフォ管理メカニズムとの関連で、バスアービタによって決定される。優先順位が必要な場合には、バスアービタによってこれとは異なる形態で構成される。バスアービタの構成はシステム毎に異なり、使用者の好みに応じて決定される。本発明の種々の実施例を記載したが、種々の改変例は、本発明の主旨及び技術的範囲から逸脱するものではない。例えば、本発明はＰＣＩバスとの関連で記載されているが、同様の考えを、バースト同報通信トランザクションモードを有しないが、同報通信特別サイクルコマンドを介して複数フラグをセットすることができるいかなるバスに対しても適用することができる。従って、本発明は具体的に示した実施例に限定されるものではなく、添付の特許請求の範囲の記載のみによって限定されることに留意すべきである。

【手続補正書】【提出日】１９９８年２月３日【補正内容】特許請求の範囲の補正［１９９６年１０月２９日に国際事務局受領、出願当初の請求項１乃至３、及び請求項６乃至１０が補正され、残りの請求項は補正されていない（全４頁）］特許請求の範囲１．バースト同報通信データ伝送モードを有しないが同報通信コマンドサイクルを有し少なくとも一つのデータ相を含む、トランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から複数の他の装置に同時にデータを伝送する方法であって、（ａ）該イニシエータ装置によって前記バスの制御を捕捉し、（ｂ）前記複数の他の装置の各々において、バースト同報通信トランザクションの開始を指示するためにフラグを同報通信コマンドサイクルによってセットし、そして同時に、前記イニシェータ装置においてバースト同報通信トランザクションに対する準備を完了するためにフラグをセットし、（ｃ）前記イニシエータ装置から前記複数の他の装置の各々に前記バス上でデータを同時にバースト同報通信し、ここでデータのこのバースト同報通信が複数のデータ相にわたって展開され得、（ｄ）同報通信コマンドサイクルによって前記他の装置の各々のフラグをリセットし、そして同時に、前記バースト同報通信トランザクションの終了を指示するために前記イニシエータ装置における前記フラグをリセットする、ステップを備えることを特徴とする伝送方法。２．バスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から前記バスに接続された複数の他の装置に同時にデータを伝送する方法であって、前記バスは少なくとも１つのデータ相を含むトランザクションプロトコルを有し、該方法が、（ａ）該イニシエータ装置によって前記バスの制御を捕捉し、（ｂ）前記複数の他の装置の各々と、前記イニシエータ装置におけるコヒーレンシーフラグを同時にセットし、（ｃ）前記イニシエータ装置から前記複数の他の装置の各々に前記バス上でデータを同時にバースト同報通信し、ここでデータのこの同報通信が複数のデータ相にわたって展開され得、（ｄ）前記イニシエータ装置及び前記複数の他の装置における各々の前記コヒーレンシーフラグを同時にリセットする、ステップを備えることを特徴とする伝送方法。３．前記バースト同報通信するステップが、予め定められた量のデータを同報通信するステップを更に含むことを特徴とする請求項２記載の伝送方法。４．前記バスが周辺装置接続（ＰＣＩ）バスで構成されることを特徴とする請求項２記載の伝送方法。５．前記他の装置の各々の前記フラグが、ＰＣＩ特別サイクルコマンドによってセットされることを特徴とする請求項４記載の伝送方法。６．前記データをバースト同報通信するステップは、更に、アドルス相において、前記イニシエータ装置から前記バスにアドレスを伝送し、複数のそれに引き続くデータ相において、前記イニシエータ装置から前記バスにデータを伝送するステップを含むことを特徴とする請求項２記載の伝送方法。７．周辺装置接続（ＰＣＩ）バスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から複数の他の装置にデータを伝送する方法であって、（ａ）該イニシエータ装置によって前記ＰＣＩバスの制御を捕捉し、（ｂ）前記複数の他の装置の各々においてはＰＣＩ特別サイクルコマンドによって、そして前記イニシエータ装置において、フラグを同時にセットし、（ｃ）前記イニシエータ装置から前記複数の他の装置の各々に少なくとも一つのデータ相にわたって前記ＰＣＩバス上でデータを同時にバースト同報通信し、（ｄ）前記複数の他の装置の各々においてはＰＣＩ特別サイクルコマンドによって、そして前記イニシエータ装置において、フラグを同時にリセットする、ステップを備えることを特徴とする伝送方法。８．装置をＰＣＩバスに接続するバスインタフェイスユニット（ＢＩＵ）であって、（ａ）ＢＩＵがバースト同報通信トランザクションを有する場合に前記ＰＣＩバスの制御を捕捉する手段と、（ｂ）フラグと、（ｃ）前記ＰＣＩバス上で第１のメッセージと第２のメッセージを伝送し、受信する手段と、（ｄ）（１）前記ＢＩＵが前記ＰＣＩバスの制御を捕捉し、前記フラグがセットされていない場合、または（２）前記ＢＩＵが第１のメッセージ受信した場合に、前記フラグをセットする手段と（ｅ）前記フラグがセットされている場合に、前記ＰＣＩバスの少なくとも１つのデータ相にわたって展開するバースト同報通信トランザクションを、前記ＰＣＩバスに接続されている複数の他の装置に同時に伝送する手段と、（ｆ）フラグがセットされている場合に、前記ＰＣＩバス上のバースト同報通信トランザクションを受信する手段と、（ｇ）（１）前記ＢＩＵが前記バースト同報通信トランザクションを完了した場合、または（２）前記ＢＩＵが第２のメッセージ受信した場合に、前記フラグをリセットする手段と、を備えることを特徴とするバスインタフェイスユニット。９．バースト同報通信データ伝送モードを有しないが同報通信コマンドサイクルを有し少なくとも１つのデータ相を含む、トランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、複数の他の装置に同時にデータを伝送するためのバスインタフェイス装置であって、（ａ）前記バスの制御を捕捉する手段と、（ｂ）前記複数の他の装置の各々において、バースト同報通信トランザクションの開始を指示するためにフラグを同報通信コマンドサイクルによってセットし、そして同時に、バースト同報通信トランザクションに対する準備を完了するために内部フラグをセットする手段と、（ｃ）前記複数の他の装置の各々に前記バス上で、複数のデータ相にわたって展開し得るバースト同報通信データを同時に伝送する手段と、（ｄ）同報通信コマンドサイクルによって前記他の装置の各々のフラグをリセットし、そして同時に、前記バースト同報通信トランザクションの終了を指示するためにその内部フラグをリセットする手段と、を備えることを特徴とするバスインタフェイス装置。１０．バースト同報通信データ伝送モードを有しないが同報通信コマンドサイクルを有し少なくとも１つのデータ相を含む、トランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、複数のバスインタフェイス装置に同時にデータを送信するマスター装置からのデータを受信する各バスインタフェイス装置が、（ａ）マスター装置からの同報通信コマンドサイクルの受信に応答してバースト同報通信トランザクションの開始を指示するためにフラグをセットする手段と、（ｂ）前記バスに接続された他のすべてのバスインタフェイス装置と同時に、前記マスター装置から前記バス上で、複数のデータ相にわたって展開し得るバースト同報通信データを受信する手段と、（ｃ）マスター装置からの同報通信コマンドサイクルの受信に応答して前記バースト同報通信トランザクションの終了を指示するためにフラグをリセットする手段と、を備えることを特徴とするバスインタフェイス装置。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ【要約の続き】れる。本発明は、新たな動作モードを追加することにより、既存のバス技術を発展させたものである。

Claims

【特許請求の範囲】１．バースト同報通信データ伝送モードを有しないが、同報通信コマンドサイクルを有するトランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から複数の他の装置に同時にデータを伝送する方法であって、（ａ）該イニシエータ装置によって前記バスの制御を捕捉し、（ｂ）前記複数の他の装置の各々において、バースト同報通信トランザクションの開始を指示するためにフラグを同報通信コマンドサイクルによってセットし、そして同時に、前記イニシェータ装置においてバースト同報通信トランザクションに対する準備を完了するためにフラグをセットし、（ｃ）前記イニシエータ装置から前記複数の他の装置の各々に前記バス上でデータを同時にバースト同報通信し、（ｄ）同報通信コマンドサイクルによって前記他の装置の各々のフラグをリセットし、そして同時に、前記バースト同報通信トランザクションの終了を指示するために前記イニシエータ装置における前記フラグをリセットする、ステップを備えることを特徴とする伝送方法。２．バスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から他の装置に同時にデータを伝送する方法であって、（ａ）該イニシエータ装置によって前記バスの制御を捕捉し、（ｂ）前記他の装置の各々と、前記イニシエータ装置におけるコヒーレンシーフラグを同時にセットし、（ｃ）前記イニシエータ装置から前記他の装置の各々に前記バス上でデータを同時に同報通信し、（ｄ）前記イニシエータ装置及び前記他の装置における各々の前記コヒーレンシーフラグを同時にリセットする、ステップを備えることを特徴とする伝送方法。３．前記同報通信が予め定められた量のデータを含むことを特徴とする請求項２記載の伝送方法。４．前記バスが周辺装置接続（ＰＣＩ）バスで構成されることを特徴とする請求項２記載の伝送方法。５．前記他の装置の各々の前記フラグが、ＰＣＩ特別サイクルコマンドによってセットされることを特徴とする請求項４記載の伝送方法。６．前記データを同報通信するステップは、更に、アドレス相において、前記イニシエータ装置から前記バスにアドレスを伝送し、複数のそれに引き続くデータ相において、前記イニシエータ装置から前記バスにデータを伝送するステップを含むことを特徴とする請求項２記載の伝送方法。７．周辺装置接続（ＰＣＩ）バスに接続された複数の装置を有するネットワークにおいて、イニシエータ装置から他の装置にデータを伝送する方法であって、（ａ）該イニシエータ装置によって前記ＰＣＩバスの制御を捕捉し、（ｂ）前記他の装置の各々においてはＰＣＩ特別サイクルコマンドによって、そして前記イニシエータ装置において、フラグを同時にセットし、（ｃ）前記イニシエータ装置から前記他の装置の各々に前記ＰＣＩバス上でデータを同時に同報通信し、（ｄ）前記他の装置の各々においてはＰＣＩ特別サイクルコマンドによって、そして前記イニシエータ装置において、フラグを同時にリセットする、ステップを備えることを特徴とする伝送方法。８．装置をＰＣＩバスに接続するバスインタフェイスユニット（ＢＩＵ）であって、（ａ）ＢＩＵがバースト同報通信トランザクションを有する場合に前記ＰＣＩバスの制御を捕捉する手段と、（ｂ）フラグと、（ｃ）前記ＰＣＩバス上で第１のメッセージと第２のメッセージを伝送し、受信する手段と、（ｄ）（１）前記ＢＩＵが前記ＰＣＩバスの制御を捕捉し、前記フラグがセットされていない場合、または（２）前記ＢＩＵが第１のメッセージ受信した場合に、前記フラグをセットする手段と（ｅ）前記フラグがセットされている場合に、前記ＰＣＩバス上でバースト同報通信トランザクションを伝送し、受信する手段と、（ｆ）（１）前記ＢＩＵが前記バースト同報通信トランザクションを完了した場合、または（２）前記ＢＩＵが第２のメッセージ受信した場合に、前記フラグをリセットする手段と、を備えることを特徴とするバスインタフェイスユニット。９．バースト同報通信データ伝送モードを有しないが、同報通信コマンドサイクルを有するトランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、複数の他の装置に同時にデータを伝送するためのバスインタフェイス装置であって、（ａ）前記バスの制御を捕捉する手段と、（ｂ）前記複数の他の装置の各々において、バースト同報通信トランザクションの開始を指示するためにフラグを同報通信コマンドサイクルによってセットし、そして同時に、バースト同報通信トランザクションに対する準備を完了するために内部フラグをセットする手段と、（ｃ）前記複数の他の装置の各々に前記バス上でバースト同報通信データを同時に伝送する手段と、（ｄ）同報通信コマンドサイクルによって前記他の装置の各々のフラグをリセットし、そして同時に、前記バースト同報通信トランザクションの終了を指示するためにその内部フラグをリセットする手段と、を備えることを特徴とするバスインタフェイス装置。１０．バースト同報通信データ伝送モードを有しないが、同報通信コマンドサイクルを有するトランザクションプロトコルを有するバスに接続された複数の装置を有するネットワークにおいて、複数のバスインタフェイス装置に同時にデータを送信するマスター装置からのデータを受信する各バスインタフェイス装置が、（ａ）マスター装置からの同報通信コマンドサイクルの受信に応答してバースト同報通信トランザクションの開始を指示するためにフラグをセットする手段と、（ｂ）前記バスに接続された他のすべてのバスインタフェイス装置と同時に、前記マスター装置から前記バス上でバースト同報通信データを受信する手段と、（ｃ）マスター装置からの同報通信コマンドサイクルの受信に応答して前記バースト同報通信トランザクションの終了を指示するためにフラグをリセットする手段と、を備えることを特徴とするバスインタフェイス装置。