NL8300041A - Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. - Google Patents

Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. Download PDF

Info

Publication number
NL8300041A
NL8300041A NL8300041A NL8300041A NL8300041A NL 8300041 A NL8300041 A NL 8300041A NL 8300041 A NL8300041 A NL 8300041A NL 8300041 A NL8300041 A NL 8300041A NL 8300041 A NL8300041 A NL 8300041A
Authority
NL
Netherlands
Prior art keywords
digit
gate
circuit
line
access
Prior art date
Application number
NL8300041A
Other languages
English (en)
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of NL8300041A publication Critical patent/NL8300041A/nl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Bus Control (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

ψ
4¾--A
' ----- · ' * VO 4012
Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
De uitvinding heeft betrekking op een stelsel voor het toewijzen van toegang tot een voor opvragen gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid een bepaald, uit n cijfers bestaand prioriteitsgetal bezit, welk stelsel is voorzien van een 5 stelselregelaar, een arbitrage lijn, die alle eenheden met elkaar verbindt, en een superpositieschakeling in elk van de eenheden, die gp een bepaald moment om toegang verzoekt tot de wat opvragen betreft gedeelde, overeenkomstige cijfers.van de bijbehorende prioriteitsgetal op de arbitrage lijn, en wel sequentieel,cijfer voor 10 cijfer.
Bij stelsels waarin een aantal inrichtingen een gemeenschappelijke faciliteit deelt, wordt meer in het bijzonder gebruik gemaakt van inrichtingen voor het toewijzen van toegang tot de faciliteit onder omstandigheden gedurende welke een aantal bijbehorende inrichtingen 15 gelijktijdig om toegang tot de faciliteit verzoekt. Er zijn vele verschillende toewijzingsstelsels bekend. Bij informatie verwelkende en pakketschakelstelsels is het bekend gebruik te maken van een gecentraliseerde toewijzingsinrichting of regelaar voor het toewijzen van toegang tot een gemeenschappelijke informatielijn, die een aantal een-20 heden, zoals poorten, die tegelijkertijd om toegang tot de lijn kunnen vragen, met elkaar verbindt.De regelaar kan met een geschikt algorithms zijn geprogrammeerd om toegang tot de lijn toe te wijzen en te gebruiken overeenkomstig een voorafbepaald criterium, dat gewenst kan zijn.
Ofschoon gecentraliseerde regelaartoewijzingsstelsels op een geschikte 25 wijze voldoen aan hun beoogde functie, zijn zij niet altijd gewenst in verband met de inherente complexe bouw van het stelsel, die een gevolg is van het grote aantal onderlinge verbindingen, dat tussen de regelaar, de lijn en de poorten nodig is. Voorts doet zich een betrouw-baarheidsprobleem voor aangezien bij een onjuist functioneren van de 30 regelaar het gehele stelsel buiten werking kan worden gesteld. Een stelsel met een gecentraliseerde regelaar vindt men in het Amerikaanse octrooischrift 3.983.540.
Het is bekend gebruik te maken van verdeelde lijntoewijzings-stelsels waarin geen regelaar wordt gebruikt voor het bepalen van toegang 8300041 ί i -2- doch in plaats daarvan de onderlinge samenwerking van de verzoekende poorten de lijntoewijzing bepaalt in het geval van. simultane verzoeken. Dergelijke verdeelde stelsels verdienen dikwijls de voorkeur aangezien de kosten- en betrouwbaarheidsproblemen, die zich bij het gecentraliseerde 5 regelaarstelsel voordoen, worden vermeden.
Bij een dergelijk verdeeld tóewijzingsstelsel wordt aan elke poort of eenheid,die om toegang kan verzoeken tot een gemeenschappelijke lijn of faciliteit, een constant prioriteitsgetal toegewezen, dat een aantal binaire cijfers omvat. De toegang wordt door het prioriteitsgetal ver-10 leend in het geval van gelijktijdige verzoeken. Tijdens de lijnbetwis-tingsperiode, wanneer twee of meer eenheden of poorten gelijktijdig om toegang vragen, voert elke vragende eenheid de overeenkomstige bits van zijn prioriteitsgetal sequentieel, bit voor bit,in synchronisme met het toevoeren van overeenkomstige bits door alle andere geli'jk-15 tijdig vragende poorten aan een afbitragelijn toe. Wanneer elke bit wordt toegevoerd, vergelijkt elke vragende poort de waarde van de bit, die de poort op dit moment aan de arbitragelijn toevoert, met de logische combinatie van de overeenkomstige bits, die gelijktijdig door alle tegelijkertijd vragende poorten worden toegevoerd. Indien de bit, die 20 een vragende poort op een bepaald moment toevoert, een voorgeschreven relatie heeft (bijvoorbeeld gelijk is aan of groter is dan) ten opzichte van de bits, die door de andere vragende poorten aan de lijn worden toegevoerd, gaat deze handeling voort en voert de poort de volgende bit van zijn prioriteitsgetal aan de arbitragelijn toe. Een poort trekt zich 25 uit de strijd terug wanneer de poort vaststelt, dat een-bit, die deze poort toevoert, een relatie (zoals minder dan) ten opzichte van de bits, die door de andere poorten worden toegevoerd, heeft, welke aangeeft, dat een of meer van de andere poorten een hoger prioriteitsgetal hebben.
Op dat moment · trekt elke poort met een lager prioriteitsgetal zich 30 uit de strijd terug en voert deze poort geen verdere bits aan de lijn toe.
Deze strijdhandeling duurt voort; de resterende bits van de poortprioriteitsgetallen worden door alle resterende poorten aan de lijn toegevoerd; poorten met een lagere prioriteit trekken zich uit de strijd terug; en aan het eind van het be twistings interval, wanneer 35 de laatste bit aan de lijn wordt toegevoerd, blijft slechts de poort met de hoogste prioriteit in de strijd en wordt aan deze poort toegang tot de lijn verschaft.
8300041 * - ............4 -3-
Ben inrichting van het bovenbeschreven type vindt men in het Amerikaanse octrooischrift 3.796.992.
Het bovenbeschreven verdeelde betwistingsstelsel werkt op een bevredigende wijze. Een probleem echter is, dat de poortprioriteits-5 getallen vast liggen en aangezien de poorttoegang door deze getallen wordt bepaald, de poorten kunnen worden beschouwd als functioneel in een vaste preferentie reeks te zijn qpgenomen, waarbij de poort waaraan de meeste voorkeur wordt gegeven, het hoogste prioriteitsgetal heeft en de poort waaraan de minste voorkeur wordt gegeven het laagste 10 prioriteitsgetal bezit. Waar dit het geval is, is de toegang tot de lijn niet onpartijdig, aangezien de poorten met de hogere prioriteits-getallen altijd worden begunstigd in het geval van simultane verzoeken. Ofschoon deze onbillijke toewijzing van poorten in bepaalde stelsels kan worden toegestaan, vormt zij een probleem bij die stelsels, waarin 15 een billijke toegang door alle poorten is vereist.
De problemen worden volgens de uitvinding cpgelost doordat het stelsel voorts is voorzien van een polariteitsbesturingsgeleider, die de eenheden met de regelaar verbindt, een eerste schakeling in de regelaar om een omkeersignaal qp bepaalde tijdstippen aan de polari-20 teitsbesturingsgeleider toe te voeren, waarbij de superpositie-schakelingen in responsie op het feit wanneer het omkeersignaal op de polariteitsbesturingsgeleider aanwezig is, de overeenkomstige cijfers van het prioriteitsgetal omkeren voordat tegelijkertijd de cijfers op de arbitragelijn sequentieel cijfer voor cijfer worden 25 gesuperponeerd, een vergelijkingsschakeling in elk van de vragende eenheden voor het sequentieel vergelijken van de cijferwaarde op de arbitragelijn wanneer daaraan een cijfer wordt toegevoerd met de waarde van het overeenkomstige cijfer, dat elke vragende eenheid toevoert, een tweede schakeling in elk van de vragende eenheden om de zich uit de 30 faciliteitstoegangsstrijd terug te trekken bij het detecteren door de vergelijkingsschakeling van de vragende eenheid van een voorgeschreven vergelijkingsresultaat tussen de huidige cijferwaarde van de arbitragelijn en de waarde van het overeenkomstige cijfer, dat op dat moment door de betreffende eenheid aan de arbitragelijn wordt toegevoerd, en een 35 derde schakeling voor het toestaan van toegang tot de voor opvragen gedeelde faciliteit aan de vragende eenheid, die in de strijd blijft 8300041 » » -4- nadat alle cijfers van het prioriteitsgetal van de resterende eenheid aan de arbitragelijn zijn toegevoerd.
Verder verkrijgt men volgens de uitvinding een flexibiliteit in de poortpreferentie door te voorzien in een geleider, een polariteits-5 geleider genoemd, die zich vanuit een stelselregelaar naar elke poort uitstrekt. De regelaar kan op elk moment tijdens een lijnbetwistings-interval, een signaal aan de polariteitsgeleider toevoeren om te veroorzaken, dat elke op dat moment vragende poort het omgekeerde van zijn toegewezen prioriteitscijfer aan de arbitragelijn toevoert.
10 Aangenomen wordt, dat de poorten met de prioriteitsgetallen 111 en 000 gelijktijdig om toegang verzoeken. Het.is duidelijk, dat de poort 111 normaliter toegang tot de lijn zal verkrijgen aangezien dit priori teitsgetal een grotere waarde heeft dan dat van de poort 000. Volgens de uitvinding echter kan de preferentie worden gewijzigd 15 door de regelaar, die aan de polariteitsgeleider een zodanige potentiaal kan aanleggen, dat tijdens een bepaald betwistingsinterval elke poort de bits, die deze poort anders aan de lijn zal toevoeren, omkeert. Derhalve voert de poort 111 dan de bits 000-aan de lijn toe, terwijl de poort 000 de bits 111 toevoert. Dit veroorzaakt, dat aan de poort 20 000 de meeste voorkeur wordt gegeven en dat deze toegang tot de 1'ijn verkrijgt. Het is ook mogelijk, dat de regelaar volgens één zodanige modus werkt, dat de polariteitslijn slechts wordt geactiveerd tijdens een gedeelte van het betwistingsinterval, bijvoorbeeld gedurende het eerste toegevoerde cijfer. Wanneer dit het geval is, zal de poort met het toe-25 gewezen prioriteitsgetal 111 het bitpatroon 011 aan de lijn toevoeren; de poort met het nummer 000 zal het bit patroon 100 aan de lijn toevoeren. Dit veroorzaakt dat de poort 000 de voorrang verkrijgt in een stelsel, waarin de eerst toegevoerde bit de meest significante bit van het poortgetal is.
30 Met de bovenbeschreven inrichting wordt het probleem van de bekende inrichtingen opgelost doordat wordt voorzien in een grotere flexibiliteit en een meer billijke toewijzing van poorten voor toegang tot een faciliteit of lijn in stelsels, waarin aan elke poort een vast prioriteitsgetal is toegewezen waarvan de waarde de lijntoegangsprioriteit 35 bepaalt.
8300041 . . * -5-
De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening. Daarbij toont: fig. 1 een vereenvoudigd blokschexaa ter illustratie van de componenten van een typerend stelsel waarin de uitvinding kan worden 5 toegepastj fig. 2 verdere details van de poortketen volgens fig. 1; fig. 3 een tijddiagram; fig.4 de ketendetails van de logische arbitrageschakeling van de poort volgens fig.2; en 10 fig. 5, 6 en 7 inrichtingen in de regelaar voor het toevoeren van signalen aan de omkeerlijn.
Fig. 1 toont een pakketschakelstelsel volgens de uitvinding. In fig.1 is weergegeven een regelaar 100 met een polariteitsgenerator 122, poorten 110-1 tot en met 110-n, een schakelaar 107, en een aantal lijnen die 15 de regelaar 100 met de poorten 110 verbinden. Deze lijnen omvatten een pakketlijn 105, welke de informatie ontvangt, die vanuit de uitgang 111 van elke poort wordt toegevoerd. De pakketlijn 106 ontvangt deze informatie nadat de2e via de schakelaar 107 is gevoerd en voert deze informatie aan de ingang 112 van elke poort toe. Een kloklijn 103 voert 20 de signalenj aangegeven in fig. 3, uit de regelaar aan de poorten toe.De arbitragelijn 102 ontvangt tegelijkertijd de overeenkomstige prioriteitsbit^· die sequentieel door elke vragende poort gedurende de lijnbetwistingstijd wordt toegevoerd. De polariteitsgeleider 101 voert een potentiaal uit de regelaar 100 aan de poort 110 op gekozen 25 tijdstippen toe teneinde te veroorzaken, dat deze poorten aan de lijn 102 het omgekeerde van elk cijfer van hun prioriteitsgetal toevoeren.
De informatieprocessor 120-1 en de postregelaar 120-n zijn tezamen met de posten 121 illustratief voor het type aam faciliteiten, dat door de poorten kan worden bediend. Zoals typerend is bij een 30 pakketteerschakeling, zendt een zendende poort, die toegang tot de pakketlijn 105 verkrijgt, elke informatie^ die gewenst is, over de pakketlijn 105, via de schakelaar 107, en via de pakketlijn 106 naar de ingang 112 van de poort waarnaar de informatie is gericht.
Fig. 2 toont verdere details van de poorten 110 volgens fig.1.
35 Elke poort omvat een I/O-koppelinrichting 200, een ingangslijn-koppelinrichting 210, en een uitgangslijnkoppelinrichting 220.
8300041 *· » -6-
De ingangslijnkoppelinridating 210 omvat een logische arbitrageketen 218 en een bufferketen 213, die informatie aan de pakketlijn 105 toevoert. De uitgangslijnkoppelinrichting 220 bevat de schakeling door middel, 'waarvan de poort"informatie van de pakketlijn 106 ontvangt.
5 Meer in het bijzonder voert de informatieprocessor 120, die door de poort volgens fig. 2 wordt bediend, een pakket van informatie, dat.
naar een andere poort moet worden gezonden, over de baan 116-1, via de 1/0 koppelinrichting 200 en via de baan 201 aan de FIFO 211 toe. De FIFO-rege- laar 214 detecteert de ontvangst van een volledig pakket door de FIFO 211, 10 en zendteen verzoek voor lijntoegang naar de logische arbitrageketen 218, die dan tijdens het volgende betwistings- of arbitrageinterval werkt voor het verkrijgen van toegang voor de poort tot de lijn 105.
Bij het verkrijgen van een dergelijke toegang veroorzaakt de FIFO-regelaar 214, dat de FIFO 211 de pakketinformatie .die deze bevat, via de buffer 15 213 aan de pakketlijn 105 toevoert. Deze informatie omvat inleidende informatie, welke de poort identificeert waarnaar hst pakket wordt gezonden. Na het passeren van de schakelaar 107van fig. 1 wordt de informatie aan de pakketlijn 106 via de baan 112 van de ontvangende poort en via de buffer 221 daarvan aan de bijbehorende FIFO 221' en 20 de bijbehorende pakketherkenningsinrichting 223 toegevoerd. Het element 223 detecteert, dat de informatie, welke zich thans in de FIFO 227 bevindt, inderdaad naar deze poort is gericht en veroorzaakt daarna door middel van de FIFO-regelaar 225. dat de FIFO 227 de informatie via de baan 202, de 1/0 koppelinrichting 200 en via de baan 117 naar de inrichting ( 25 richt, die door de ontvangende poort wordt bediend.
Fig. 3 toont de golfvormen van de tempeer- en besturingssignalen, die via de kick lijn 103 aan de poorten worden toegevoerd. Het bovenste signaal is een positieve rasterpuls en identificeert het begin van elk raster. Een lijnbetwistingsinterval begint met de rasterpuls . Het 30 onderste signaal is het bit-kloksignaal en dit signaal wordt gebruikt voor een aantal besturingsdoeleinden tijdens het betwistings- of arbitrageinterval en voor het besturen van het toevoeren en afvoeren van informatie uit de poortketen naar de pakketlijn 105.
De details van de logische arbitragelijn 218 van fig. 2 35 zijn weergegeven in fig. 4 . Bij het begin van een raster, als aan gegeven in fig. 3, veroorzaakt een BEGIN-VAN-RASTER-puls op de baan 426 8300041 -7- ' * dat het toegewezen poort ge tal parallel vanuit het element 427 via banen 428 aan het schuifregister 400 wordt toegevoerd. Indien een poort-VEEZOEK HANGENDE signaal, een Hl, op de baan 216 aanwezig is, worden dit signaal en het START VAN EASTER signaal 426 door de NEN-poort 5 430 omgekeerd in een LO. Deze LO wordt op de P -voorinstelingang van de flip-flop 410 en op de S-ingang van de flip-flop 412 omgekeerd tot Hl.
Het P-signaal op de flip-flop 410 veroorzaakt, dat de flip-flop de instel-toestand aanneemt (Q=HI). Het lage signaal op de S-ingang stelt de flip-flop 412 in. Door het instellen van de flip-flop 412 en het hoge 10 signaal op de Q-uitgang daarvan wordt de rechtse ingang van de NEN-poort 406 over de baan 413 in werking gesteld. Hierdoor wordt de poort gedeeltelijk in werking gesteld, zodat de poort de uit het schuifregister 400 uitgelezen poortnummerJbits aan de arbitragelijn 102 via de poorten 404 en 406, kan toevoeren.
15 De inhoud van het schuifregister wordt nu sequentieel uitgelezen onder bestuur van de klokpulsen op de baan 425. De bovenste ingang van de poort 404 is laag omdat een laag signaal op de lijn 101 aanwezig is en derhalve worden de uit het schuifregister 400 uitgelezen bits ongewijzigd over de poort 404 gevoerd en aan de linkeringang van de poort 406 toegevoerd.
20 De rechteringang van de poort 406 wordt ingeschakeld door het hoge signaal uit de Q-uitgang van de flip-flop 412. Derhalve worden de door de linker ingang van de poort 406 ontvangen bits omgekeerd en aan de lijn 102 toegevoerd.
De niet-omgekeerde poortnummer bits worden ook door de poort 25 404 aan de lage ingang van de exclusieve OF-poort 409 toegevoerd.'
De bovenste ingang van de poort 409 is verbonden met de lijn 102.
Wanneer elke bit uit het schuifregister wordt uitgelezen en aan de lijn 102 wordt toegevoerd nadat deze door de poort 406 is omgekeerd, vergelijkt de exclusieve OF-poort 409 de cijferwaarde, die thans op de 30 afbitragelijn 102 aanwezig is, met datgene, dat deze poort aan de lijn toevoert na omzetting door de poort 406. De vergelijking^werking wordt gedetailleerd besproken in de hierna volgende alinea, indien er geen onjuiste aanpassing aanwezig is, wordt het volgende cijfer uit het schuifregister uitgelezen en in omgekeerde vorm door 35 de poort 406 aan de lijn 102 toegevoerd. Er is geen onjuiste aanpassing 8300041 f -8- aanwezig wanneer het cijfer, dat de poort volgens fig. 4 aan de lijn toevoert, gelijk is aan of groter is dan het cijfer, dat door andere meestrijdende poorten aan de lijn wordt toegevoerd.
Indien een onjuiste aanpassing aanwezig is, zijn de ingangs-5 signalen van de poort 409 aan elkaar gelijk en wordt het uitgangssignaal van de poort 409 laag. Er is een onjuiste aanpassing aanwezig wanneer de lijn 102 laag is en het poortsignaal uit de poort 404 laag is. Deze toestand doet zich voor wanneer dé poort volgens fig.4 een O als een Hl aan de lijn 102 vanuit de poort 406 toevoert, ter-10 wijl een andere poort een 1 als een LO aan de lijn toevoert. Aangezien de lijn een bedrade poort is, overwint de toegevoerde LO(de 1) uit een andere poort de Hl (de O) van de poort volgens fig. 4 en wordt de lijn laag getrokken. De andere poort, die de 1 als een LO aan de lijn toevoert^ wint de strijd en hieraan wordt toegang tot de lijn gegeven, aangezien 15 de bijbehorende toegevoerde priori te its get al«b it groter is dan die van de zojuist beschreven poort. Bij de stijgende rand van de volgende bit klok puls wordt de LO uit de poort 409 op de D-ingang van de flip-flop 410 naar de Q-uitgang. daarvan overgedragen. Het resulterende lage uitgangssignaal bij Q van flip-flop 410 wordt over de baan 411 20 toe gevoerd en bij R van de flip-flop 412 naar laag omgekeerd teneinde de flip-flop terug te stellen. Het lage uitgangssignaal bij Q van de terugstel flip-flop 412 wordt over de baan 413 gevoerd en verwijdert op een doeltreffende wijze de poort 406 van de lijn doordat de rechterjLngang daarvan buiten werking wordt gesteld. Derhalve 25 slaagt de poort volgens fig. 4 er niet in de lijnarbitrage onder de bovenbeschreven onjuiste-aanpassingstoestand te winnen.
De poort met het hoogste poortgetal, waarbij ook een. verzoek hangende is, is de enige poort waarvan de bijbehorende flip-flop 412 nog steeds is ingesteld nadat alle bits uit het schuifregister 400 30 over de baan 401 zijn uitgelezen, via de poort 404 zijn overgedragen, door de poort 406 zijn omgekeerd en aan de .lijn 102 zijn toegevoerd. Deze poort wint de lijnartitrage. De bijbehorende flip-flop 412 bevindt zich nog steeds in een. insteltoestand op het tijdstip van de volgende rasterpuls en de flip-flop 412 stelt dan de flip-flop 421 in, waar— 35 van het bijbehorende Q-uitgangssignaal hoog wordt als een poort-kiessignaal op de baan 217.
83 0 0 0 4 1 .........................................- * * -9-
Het bovenbesproken arbitrageschema leidt tot een vaste prioriteit van poorten voor lijntoegang, waarbij de hoogste prioriteit gaat naar de poort met het grootste poortgetal. Men kan argumenteren, dat indien de bezetheid van de lijn 105 voldoende gering is, deze vaste prioriteit van 5 de poorten acceptabel is aangezien zeer weinig poorten op een bepaald moment op toegang tot de lijn wachten. Het tegenargument is, dat wanneer de bezettingsgraad toeneemt, de werking niet dient te worden gedegradeerd omdat de werking tijdens de omstandigheden met grote bezettingsgraad het meest kritisch is.
10 De flexibiliteit van de poortprioriteit kan volgens de uitvinding worden verkregen door het selectieve gebruik van de polariteitsgeleider 101 om een of meer bits van het tijdens de lijnbetwistingstijd uit het schuifregister uitgelezen poortprioriteitsgetal om te keren. Aangenomen wordt, dat elk poortgetal symbolisch wordt voorgesteld als- - 15 Pq, p^,--PN, waarbij P een bit voorstelt. Omdat de poortgetallen in het element 427 zijn "hard-wired" is elk stel pg p^---PN uniek voor elke poort. Indien dezelfde bit^omkering wordt uitgevoerd bij een of meer bits van aLle poorten, heeft dit geen invloed op deze bepaaldheid. Derhalve is de vorm Pg P^-— PN nog steeds uniek voor 20 alle poorten.
Indien er N bits in het poortgetal aanwezig zijn, dan zijn er 2N
wijzen om een onderstel van de bits van alle poorten om te keren en de rest
N
van de bits niet om te keren. Door alle 2 verschillende poortprioriteits-stelsels te gebruiken, zou elke poort de hoogste prioriteit in één stelsel, 25 de op een na hoogste prioriteit in een ander stelsel, --, en de laagste Drioriteit in een verder stelsel hebben.
Dit kan voor N = 3 als volgt worden geïllustreerd;
Poort no P2PlP0 P2P1P0 P2P1P0 P2P1P0 P2P1P0 F2PiPQ P2P1P0 2Q 0 le 2e 3e 4e 5e 6e 7e 8e 1 2e le 4e 3e 6e 5e 8e 7e 2 3e 4e le 2e 7e 8e 5e 6e 3 4e 3e 2e le 8e 7e 6e 5e 4 5e 6e 7e 8e le 2e 3e 4e i 22 5 6e 5e 8e 7e 2e le 4e 3e 6 7e 8e 5e 6e 3e 4e le 2e 7 8e 7e 6e 5e 4e 3e 2e le 8300041.............................................
-10-
De polariteitslijn 101 maakt het mogelijk, dat de poortprioriteiten op een flexibele wijze uit de polariteitsgenerator 122 in de lijn 101 kunnen.worden gewijzigd. Het meest eenvoudige systeem is het alterneren Van de polariteitslijn voor het geheel van afwisselende rasters.
5 Indien de poortnummers sequentieel worden toegewezen, leidt dit tot twee prioriteitssys temen 1) door de waarde van het prioriteitsgetal en 2) door het omgekeerde van het prioriteitsgetal. Dit stelsel alleen kan een voldoende variatie van prioriteiten verschaffen.
De polariteitslijn 101 is LO vooreen niet-omkeerwerking en 10 Hl voor een omkeerwerking. Het signaal van de polariteitslijn 101 uit de lijn 101 wordt over de baan 113 en via de poort 402 aan de bovenste ingang van de exclusieve OF-poort 404 toegevoerd. Het lage signaal, dat normaliter op de baan 426 aanwezig is, stelt de poort 402 bij de onderste ingang daarvan gedeeltelijk in werking, zodat de poort 15 het signaal op de lijn 101 doorlaat. De onderste ingang van de exclusieve OF-poort 404 ontvangt de poortprioriteitbits uit. het schuifregister 400. Wanneer de bovenste ingang van de poort 404 laag is, voor een niet-omkeertoestand van de lijn 101, en de poortprioriteitsbit van het schuifregister LO is,is het uitgangssignaal van de poort 404 LO. Indien 20 het polari texts lijnsignaal Hl is voor een omkeertoestand, en de poort-prioriteitbit L0 is, zal het uitgangssignaalpoort 404 Hl zijn.
Derhalve voert een LO signaal op de polariteitslijn 101 een LO aan de bovenste ingang van de poort 404 toe en maakt het mogelijk, dat de poortprioriteitsbits uit het schuifregister 400 de poort 404 25 ongewijzigd passeren. Een HI-signaal op de polariteitslijn naar de bovenste ingang van de poort 404 veroorzaakt, dat de poort 404 de aan de onderste ingang daarvan toegevoegde schuifregisterbits omkeert.
Deze omgekeerde bits worden toegevoerd, aan de linkeringang van de poort 406, door de poort 406 omgekeerd en aan de .lijn 102 toegevoerd. 30 De uitgangssignalen van de exclusieve (F-poort 404 worden ook toegevoerd aan de onderste ingang van de exclusieve OF-poort 409. De poortprioriteits-signalen worden derhalve sequentieel tijdens de arbitrageperiode aan beide poorten 406 en 409 toegevoerd, zodat de poort 409 een aanpassings-of niet-aanpassingstoestand voor elk door de poort aan de lijn toege-35 voerd cijfer kan detecteren.
Zoals reeds is besproken, is de poort met het hoogste poort-getal, welke poort ook een verzoek hangende heeft, de enige poort waarvan 830 0 04 1 —- . * * -11- de flip-flop 412 in een insteltoestand blijft nadat ile bits over de baan 401 uit het schuifregister zijn uitgelezen en aan de lijn 102 zijn toegevoerd. Deze poort wint de lijnarbitrage. De insteltoestand van de flip-flop 412 en de Hl op de Q-uitgang daarvan stelt de flip-5 flop 421 bij de voorrand van de volgende rasterpuls in. Door het instellen van de flip-flop 421 wordt een signaal uit de Q-uitgang daarvan naar de baan 217 gevoerd om de poort daarvan op de hoogte te stellen, dat deze toegang heeft verkregen tot de informatielijn 105. De flipflop 421 maakt het mogelijfc, dat de serie arbitrage naar de tijd wordt 10 overlapt met de informatieoverdracht, die bij de voorafgaande arbitrage periode behoort.
Man kan een totale flexibiliteit van de poortpre ferentie ver-
N
krijgen, door de polariteitslijn 101 alle 2 reeksen te laten doorlopen, welke mogelijk zijn, waarbij de polariteitslijnovergangen met de
15 bitklok gesynchroniseerd worden gehouden.Er zijn twee wijzen om de N
2 reeksen te verkrijgen. De eerste methode is sequentieel in raster.
N
Bij deze methode met 2 rasters kan het gehele stel prioriteitsstelsels worden doorlopen. Bij een andere methode wordt gebruik gemaakt van een lineair koppelschuif register voor het opwekken van een 20 pseudo willekeurige bitstroom voor elke bit van elk raster.
N N
Eventueel worden alle 2 prioriteitsstelsels gebruikt doch niet bij 2 rasters.
Het prioriteits^algorithine (waarbij gebruik wordt gemaakt N
van alle 2 omkeerpatronen om te veroorzaken, dat elke poort eenmaal s 25 een eerste prioriteit, eenmaal een tweede prioriteit, enz. heeft), kan als volgt worden bewezen;
De volgende aanduidingen: ?N--Pj = N bits van het aan den poort toegewezen poortgetal worden aangenomen. Dit getal is uniek omdat geen andere poort dit poortgetal bezit.
30 IN —— = reeks waarden op de polariteitslijn. Deze zelfde volgorde geldt voor alle poorten.
B — B_ = reeks van waarden, die door een poort aan de N U
arbitragelijn worden aangeboden.
PN--- wordt in B^--Bg getransformeerd door het algorithme 35 B .= P. φ X. voor 1 £ j £ N.
3 3 3
Een bepaalde lijnprioriteit wordt voorgesteld door een bepaalde reeks --Bg. Zo is bijvoorbeeld de eerste prioriteit 000 --- 000. De tweede prioriteit is 000 --- 001.
8300041 4 , -12-
De laatste prioriteit is 111 --— 111. Wil een bepaalde poort een
N
bepaalde prioriteit hébben dan is er slechts een van de. 2 reeksen IN —— ïg waarbij dit wordt verkregen. Bij wijze van voorbeeld is het voor een poort met e 101 voor het verkrijgen van een eerste 5 prioriteit (B,B0B.=000) vereist, dat de polariteitlijnvolgorde
* ^ N
I3I2I1 “ 101 is. Dit is de enige reeks van de 2 polariteitslijn- reeksen, welke aan de poort de eerste prioriteit geeft. Hieruit vo-lgt, dat er ook juist een polariteitslijnvolgorde is, welke aan de poort de 2e. prioriteit, de 3e prioriteit ,enz. zal geven. Derhalve zal elke bepaalde 10 poort slechts eenmaal een eerste prioriteit, eenmaal de tweede prioriteit enz. bezitten. Indien de polariteitslijn alle 2 mogelijke omkeezpatronen doorloopt, is de arbitragelijnvolgorde --- Bq voor elke poort uniek. Er zal nooit een conflict zijn waarbij twee poorten op hetzelfde moment dezelfde lijnprioriteit zullen hebben. Dit is juist aangezien ^2 B_. = 0 1^ voor 1·/ j 1 N en aangezien het poortgetal ----Pq voor elke poort uniek is en de polariteitslijn 1^----IQ voor alle poorten identiek is.
Een extra raffinement voor het wijzigen van het pakketjschakel-prioriteitsstelsel bestaat daarin, dat alle hangende lijnverzoeken op een 2Q bepaald moment worden vergrendeld en daarna al deze verzoeken worden bediend voordat eventuele nieuwe verzoeken worden bediend. Dit geschiedt door te voorzien in een flip-flop 422, welke kan worden ingesteld om een poortverzoek-hangende toestand aan te geven en welke flip-flop wanneer deze wordt ingesteld via de baan 423 een 1 aan. het schuifregister 22 400 toevoert. Deze 1 wordt de snapshot bit' (SSB) genoemd en wordt als de meest significante bit van de poort vóór de meest significante bit (MSB) van het toegewezen prioriteitsgetal uit het element 427 ingevoerd.
De flip-flop 422 wordt in elke poort, die om dienstverlening 2Q verzoekt, tijdens de snapshottijd ingesteld op een wijze als hierna zal worden besproken. De eerste bit (SSB)g die gedurende elk volgend betwistingsinterval naar de arbitragelijn wordt gepoort, is de SSB uit de flip-flop 422 van elke poort waarbij een verzoek hangende is op het laatste moment, dat een snap-shot werd genomen. Aangezien de 22 SSB de hoogste prioriteit heeft, verkrijgen alle poorten met deze bit-instelling een prioriteit ten opzichte van alle andere poorten totdat elke poort waarvan de bijbehorende flip-flop 422 is ingesteld, 8300041 - ' Μ -13- is bediend.
Men neemt een nieuw snapshot wanneer al deze poorten zijn bediend.
Op dat moment en aan het eind van de SSB-tijd. voor die tijdperiode is de arbitrage lijn laag, aangezien van geen enkele poort de bijbehorende 5 flip-flop 422 is ingesteld, de SSE gelijk is aan 0 en via de omkeerpoort 406 de arbitragelijn hoog is.Deze hoge toestand op de lijn 114-1 wordt aan de bovenste ingang van de poort 417“ medegedeeld. Indien een poort een verzoek-hangend-signaal 216 (een hoog signaal) bezit, is de onderste ingang van de EN-poort 417 hoog en is het uitgangssignaal van de EN-poort 10 417 Hl. Deze Hl en de achterrand van de rasterpuls drijft de Q-uitgang van de flip-flop 418 Hl. Deze Hl stelt via de baan 419 de flip flop 422 in.
Dit is in wezen een nieuw snapshot aangezien de flip-flop 422 thans is ingesteld in elke poort met een verzoek-hangend-signaal op de baan 216 wanneer de lijn 102 tijdens zijn SSB-tijd Hl is.
15 Vervolgens wordt het HI-uitgangssignaal van de flip-flop 422 van een poort als een SSB aan het schuif register van de poort via de baan 423 toegevoerd. Slechts poorten waarvan de flip-flop 422 is ingesteld zullen worden bediend. Wanneer al deze poorten zijn bediend, wordt het volgende snapshot/· dat als een Hl optreedt, aan de lijn 102 20 toegevoerd wanneer de SSB van elk schuifregister gelijk is aan 0.
Door het kiezen van een poort voor lijntoegang wordt de bijbehorende flip-flop 422 vrijgegeven wanneer de bijbehorende flip-flop 421 wordt ingesteld. De EN-poort 402 wordt belemmerd door de baan 426 teneinde te beletten, dat de polariteitslijn 101 de aan de lijn 102 25 toegevoerde snapshot bits omkeert. De START-RASTER-puls over de baan 426 wordt bij de onderste ingang van de BHTiBMMERINGS-EN poort 402 omgekeerd voor het opwekken, van een LO-uitgangssignaal voor de exclusieve OF-poort 404. Hierdoor wordt een onkering door de exclusieve OF-poort 404 van de SSB-bit voorkomen, welke het schuifregister 400 over de baan 423 uit 30 de flip-flop 422 ontvangt.
Fig.5,6 en 7 tonen andere constructies voor het realiseren van de polariteit van ce generator 122 van fig. 1. Fig. 5 toont -een flip-flop, die door de rasterklok zodanig wordt aangedreven, dat de Q-uit-gang daarvan afwisselend Hl en LO is voor sequentiele rasters. Hierdoor 35 worden bij afwisselende rasters Hls en LOs aan de bovenste ingang van de exclusieve poort 404 toegevoerd. Hierdoor laat‘.de poort 404 8300041 -14- de schuifregisterbits ongewijzigd door wanneer de bovenste ingang van de poort LO gedurende een raster is en worden de schuifregisterbits omgekeerd voor de rasters waarvoor de bovenste.ingang van de poort Hl is.
Pig. 6 toont een aantal flip-flops, die een pseudo willekeurige 5 generator omvatten, welke door de bit^klok. wordt aangedreven. Deze keten maakt de aan de polariteitsbus bij opeenvolgende kloksignalen toegevoerde potentiaal willekeurig. Dit .maakt op zijn beurt de omstandigheden willekeurig, waaronder de verschillende schuifregisterbits worden omgekeerd en daardoor wordt de poortpreferentiewhierarchie voor toegang 10 tot <je lijn 105 willekeurig gemaakt.
Fig.. 7 toont een inrichting voorzien van een teller 700 en een RDM 701. De teller wordt door de bit>klok aangedreven en voert adressignalen aan de ROM toeadie in responsie op de ontvangst van elk van deze adresignalen de inhoud van de geadresseerde lokatie uitleest naar 15 de polariteitslijn. Door een geschikte programmering van de ROM kan elk gewenst systeem voor het variëren van de poortprioriteitspreferentie in de ROM worden geprogrammeerd.
8300041

Claims (8)

1. Stelsel -voor het toewijzen van toegang aan een wat opvragen betreft gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid een bepaald uit n cijfers bestaand prioriteitsgetal. bezit, welke stelsel is voorzien van een stelselregelaar, een arbitragelijn, 5 die alle eenheden met elkaar verbindt, en een superpositieschakeling in elk van de eenheden, welke op een bepaald moment toegang tot de faciliteit vraagt, voor het gelijktijdig s up exponeren van de overeenkomstige cijfers van het bijbehorende prioriteitsgetal,sequentieel, cijfer-voor-cijfer, op de arbitrageli jn geke merkt door een polariteits-10 besturingsgeleider (101) die de eenheden (110) met de regelaar (100) ver bindt, een eerste schakeling (122) in de regelaar (100) voor het toevoeren van een omkeeraignaal op bepaalde tijdstippen aan de polariteits-. besturingsgeleider (101), waarbij de superpositieschakeling (*.06) wanneer het omkeersignaal op de polariteitsbesturingsgeleider aan-15 wezig is in responsie daarop de overeenkomstige cijfers van het prioriteitsgetal omkeert voordat de cijfers op de arbitragelijn sequentieel,cijfer voor cijfertgelijktijdig worden gesuperponeerd, een vergelijkingsschakeling (409) in elk van de verzoekende eenheden voor het sequentieel vergelijken van de cijferwaarde op de arbitragelijn wanneer 20 een cijfer daaraan wordt toegevoerd met de waarde van het overeenkomstige cijfer, dat elke verzoekende eenheid toevoert, een tweede schakeling (412) in elk van de verzoekende eenheden voor het verwijderen van de eenheid uit de faciliteitstoegangsstrijd bij de detectie door de vergelijkingsschakeling (409) van de verzoekende eenheid van de voor-25 geschreven vergelijkingsresultaten tussen de huidige cijferwaarden van de arbitragelijn (102) en de waarde van het overeenkomstige cijfer dat op dat moment door de eenheid (110) aan de arbitragelijn (102) wordt toegevoerd, en een derde schakeling (421) voor het verlenen van toegang tot de faciliteit (105) aan de verzoekende eenheid 30 (110), welke in de strijd blijft, nadat alle cijfers van het prioriteitsgetal van de resterende eenheid aan de arbitragelijn (102) zijn toegevoerd.
2. Stelsel volgens conclusie 1, met het kenmerk, dat de prioriteits-getallen een aantal binaire cijfers omvatten en de superpositiesschakeling 35 (406)is voorzien van een poortschakeling voor het sequentieel opwekken 8300041 ’ V -16- van de logische vereniging van overeenkomstige prioriteits-getalcijfers, die de verzoekende eenheden gelijktijdig aan de arbitragelijn toevoeren.
3. Systeem volgens conclusie 2, met het kenmerk# dat elk 5 van de eenheden (110) is voorzien van een kqppelschakeling (404), een schuifregister (400), dat bestemd is om de prioriteitsgetal-cijfers aan de koppelschakeling (404) in een voorgeschreven volgorde sequentieel cijfer voor cijfer toe te voeren, een inschakelschakeling (430.412) welke door de bijbehorende eenheid tijdens een verzoek voor faciliteitstoegang wordt geactiveerd teneinde koppelschakeling (404) in werking te stellen teneinde de cijfers sequentieel uit het schuifregister 404 aan de arbitragelijn (102J toe te voeren, en de derde schakeling (410,412) in responsie op de vergelijkings-schakeling (409) het voorgeschreven vergelijkingsresultaat detecteert ^ voor het buiten werking stellen van de inschakelschakeling (430) .
4. Systeem volgens conclusie 3, met het kenmerk, dat de logische schakeling (404) een logische poort omvat en de inschakel· schakeling (430.412) is voorzien van een inrichting (412) met twee toestanden die door de bijbehorende eenheid in een eerste toestand kan worden ge- 20 bracht voor het activeren van de logische poort en door de derde schakeling (410,412) in de toestand kan worden gébracht.
5. Systeem volgens conclusie 4, met het kenmerk, dé:de vergeli jkingsschakeling is voorzien van een logische poort (409), die gecombineerd op signalen uit arbitragelijn (102) en uit het 25 schuifregister reageert.
6. Systeem volgens conclusie 5, met het kenmerk, dat de inschakelschakeling is voorzien van een logische inrichting die in.responsie op een stuursignaal (216) uit een bijbehorende eenheid en op de vergeli jkingsschakeling (409) de toestand van de logische inrichting 30 bestuurt.
7. Werkwijze voor het toewijzen van toegang tot een wat opvragen betreft gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid een bepaald toegewezen uit n-djfers bestaand faciliteits- toegangsgetal bezit voor het bepalen van de faciliteittoegang wanneer een aantal eenheden gelijktijdig om toegang verzoekt, gekenmerkt door de volgende stappen: 1. het toevoeren van een omkeersignaal op bepaalde tijdstippen 830004f 35 V %« -17- uit een regelaar over een polariteitsbesturingsgeleider aan alle eenheden, 2. het gelijktijdig superponeren op een arbitragelijn, sequentieel en cijfer voor cijfer, van de overeenkomstige cijfers van het priori- 5 teitsgetal van elk van de eenheden die 'op dat moment verzoeken om een faciliteittoegang wanneer een omkeersignaal niet op dat moment aan de polariteitsbesturingsgeleider wordt toegevoerd; 3. het gelijktijdig superponeren op de arbitragelijn, sequentieel en cijfer voor cijfer, van het omgekeerde van ®JLk cijfer van het priori- 10 teitsgetal van elk van de eenheden, die om faciliteitstoegang verzoeken wanneer het omkeersignaal gelijktijdig aan de polariteitsbesturingsgeleider wordt toegevoerd, 4. het sequentieel vergelijken van de cij ferwaarden op de arbitragelijn met de overeenkomstige cijferwaarden, die door elk van de verzoekende 15 eenheden worden toegevoerd, 5. het uit de faciliteitstoegangsstrijd verwijderen van een verzoekende eenheid van de eenheden bij het detecteren van een. voorgeschreven vergelij-kingsresultaat tussen de arbitragelijn cijferwaarde en de waarde van het overeenkomstige cijfer, dat dan door de ene eenheid wordt toegevoerd, 20 en het verschaffen van toegang tot de faciliteit aan de eenheid die in de strijd blijft, nadat alle toegewezen prioriteitsgetalcijfers daarvan aan de arbitragelijn zijn toegevoerd.
8. Werkwijze volgens conclusie 7, met het kenmerk, dat bovendien 1. een snapshottijd wordt bepaald, 25 2) een logische inrichting in elke eenheid, welke toegang vraagt tijdens het optreden van de snapshottijd vanuit een eerste naar een tweede toestand wordt omgeschakeld, .een snapshot bit aan de lijn als een meest significant cijfer voor de toegewezen prioriteitsgetalcijfeos in elke eenheid, welke toegang verzoekt, tijdens de snapshottijd wordt toe-30 gevoerd, en 4. de logische inrichting in elke eenheid, welke toegang heeft verkregen tot de faciliteit, vanuit een tweede naar een eerste toestand wordt omgeschakeld wanneer de snapshot dit aan de arbitragelijn wordt toegevoerd. 8 30 0 0 4 1
NL8300041A 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. NL8300041A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/337,673 US4470112A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand-shared bus
US33767382 1982-01-07

Publications (1)

Publication Number Publication Date
NL8300041A true NL8300041A (nl) 1983-08-01

Family

ID=23321524

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8300041A NL8300041A (nl) 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.

Country Status (8)

Country Link
US (1) US4470112A (nl)
KR (1) KR880001200B1 (nl)
CA (1) CA1193689A (nl)
DE (1) DE3300263A1 (nl)
FR (1) FR2519441B1 (nl)
GB (1) GB2114333B (nl)
NL (1) NL8300041A (nl)
SE (1) SE450054B (nl)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
GB2125257B (en) * 1982-08-04 1986-03-26 Plessey Co Plc Improved local area network systems
US5142689A (en) * 1982-09-27 1992-08-25 Siemens Nixdort Informationssysteme Ag Process for the preparation of the connection of one of several data processor devices to a centrally synchronized multiple line system
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4511968A (en) * 1983-03-24 1985-04-16 Mds-Qantel, Inc. Communication channel interface unit
GB2143349B (en) * 1983-06-16 1987-12-02 Secr Defence 'priority resolution in bus orientated computer system'
GB8316463D0 (en) * 1983-06-16 1983-07-20 Secr Defence Priority resolution in bus oriented computer systems
EP0340347B1 (en) * 1983-09-22 1994-04-06 Digital Equipment Corporation Bus arbitration system
US4631534A (en) * 1984-11-13 1986-12-23 At&T Information Systems Inc. Distributed packet switching system
US4656627A (en) * 1984-11-21 1987-04-07 At&T Company Multiphase packet switching system
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4791562A (en) * 1985-12-02 1988-12-13 Unisys Corporation Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus
GB8613152D0 (en) * 1986-05-30 1986-07-02 Int Computers Ltd Computer network system
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5150466A (en) * 1990-10-05 1992-09-22 Bull Hn Information Systems Inc. Flexible distributed bus priority network
US5132967A (en) * 1990-10-29 1992-07-21 International Business Machines Corporation Single competitor arbitration scheme for common bus
GB2250161B (en) * 1990-11-23 1995-04-26 Sony Corp Arbitration circuits for processors and processing systems having pluralities of processors
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
AU5845896A (en) * 1995-05-26 1996-12-11 Jin Young Cho Sequential polling/arbitration method using signal bisection and device therefor for multinode network
JP3346999B2 (ja) * 1996-01-08 2002-11-18 株式会社東芝 入出力装置
US5935234A (en) * 1997-04-14 1999-08-10 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing pseudo-random priorities
US5896539A (en) * 1997-04-14 1999-04-20 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities
US5931924A (en) * 1997-04-14 1999-08-03 International Business Machines Corporation Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US6501765B1 (en) * 1998-09-01 2002-12-31 At&T Corp. Distributed method and apparatus for allocating a communication medium
US6608813B1 (en) * 1998-11-04 2003-08-19 Agere Systems Inc Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
US7180861B2 (en) * 2001-07-23 2007-02-20 Intel Corporation Strict priority distributed coordination function in wireless networks
JP2003110587A (ja) * 2001-09-30 2003-04-11 Yoshiki Mori 電源供給とデータ伝送を共有する2線バス式伝送方法とその装置
EP1748361A1 (en) * 2004-08-23 2007-01-31 Sun Microsystems France S.A. Method and apparatus for using a USB cable as a cluster quorum device
EP1632854A1 (en) * 2004-08-23 2006-03-08 Sun Microsystems France S.A. Method and apparatus for using a serial cable as a cluster quorum device
US20070094664A1 (en) * 2005-10-21 2007-04-26 Kimming So Programmable priority for concurrent multi-threaded processors
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (nl) * 1971-12-27 1973-09-27 Hitachi Ltd
DE2210426C2 (de) * 1972-03-03 1973-11-08 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry

Also Published As

Publication number Publication date
DE3300263A1 (de) 1983-07-14
KR880001200B1 (ko) 1988-07-02
SE450054B (sv) 1987-06-01
SE8207440D0 (sv) 1982-12-28
CA1193689A (en) 1985-09-17
GB2114333A (en) 1983-08-17
FR2519441A1 (fr) 1983-07-08
FR2519441B1 (fr) 1985-07-12
SE8207440L (sv) 1983-07-08
DE3300263C2 (nl) 1989-12-14
GB8300290D0 (en) 1983-02-09
KR840003565A (ko) 1984-09-08
US4470112A (en) 1984-09-04
GB2114333B (en) 1985-07-10

Similar Documents

Publication Publication Date Title
NL8300041A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
US4488218A (en) Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4463445A (en) Circuitry for allocating access to a demand-shared bus
US4621342A (en) Arbitration circuitry for deciding access requests from a multiplicity of components
US4402040A (en) Distributed bus arbitration method and apparatus
US4320467A (en) Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority
US5862353A (en) Systems and methods for dynamically controlling a bus
US4779089A (en) Bus arbitration controller
US3978451A (en) Controlling communications between computer devices over common bus
US3710351A (en) Data transmitting apparatus in information exchange system using common bus
US3553656A (en) Selector for the dynamic assignment of priority on a periodic basis
JP2613005B2 (ja) デバイスのアービトレーション優先レベルを切り換える方法並びに多優先レベルのアービトレーションを行うためのアダプタ及びシステム
US4374413A (en) Arbitration controller providing for access of a common resource by a plurality of central processing units
EP0046203A1 (en) Multiprocessor arrangement with a common bus
US4374414A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
US4395753A (en) Allocation controller providing for access of multiple common resources by a plurality of central processing units
US4394728A (en) Allocation controller providing for access of multiple common resources by a duplex plurality of central processing units
US5644733A (en) Dual coupled partitionable networks providing arbitration logic for managed access to commonly shared busses
US5313621A (en) Programmable wait states generator for a microprocessor and computer system utilizing it
AU611964B2 (en) Inter and intra priority resolution network for an asynchronous bus system
EP0996068A2 (en) Deterministic arbitration of a serial bus using arbitration addresses
US5450591A (en) Channel selection arbitration
US5086505A (en) Selective individual reset apparatus and method
US20100122000A1 (en) Method for Accessing a Data Transmission Bus, Corresponding Device and System
CA2145553C (en) Multi-processor system including priority arbitrator for arbitrating request issued from processors

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed