SE450054B - Anleggning for att tilldela access till en behovsdelad anleggningsdel - Google Patents

Anleggning for att tilldela access till en behovsdelad anleggningsdel

Info

Publication number
SE450054B
SE450054B SE8207440A SE8207440A SE450054B SE 450054 B SE450054 B SE 450054B SE 8207440 A SE8207440 A SE 8207440A SE 8207440 A SE8207440 A SE 8207440A SE 450054 B SE450054 B SE 450054B
Authority
SE
Sweden
Prior art keywords
bus line
digit
access
circuit
gate
Prior art date
Application number
SE8207440A
Other languages
English (en)
Other versions
SE8207440L (sv
SE8207440D0 (sv
Inventor
J O Dimmick
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of SE8207440D0 publication Critical patent/SE8207440D0/sv
Publication of SE8207440L publication Critical patent/SE8207440L/sv
Publication of SE450054B publication Critical patent/SE450054B/sv

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values

Description

15 25 30 35 40 450 054 E 2 Enligt ett dylikt fördelat tilldelningsarrangemang är varje port eller enhet, som kan begära access till en gemensam bussledning eller utrustning tilldelad ett fast prioritetstal, som innefattar ett flertal binära siffror. Access,bevi1jas genom prioritetstal vid samtidig begäran. Under bussöverbe- läggningstíd, när tva eller flera enheter eller portar sam- tidigt begär access, sänder varje begärande enhet de mot- svarande bitarna av sitt prioritetstal till en arbitragebuss- ledning i serieföljd bit för bit synkront med sändningen av motsvarande bitar genom alla andra samtidigt begärande portar.
Allteftersom varje bit sändes jämför varje begärande port styrkan av den bit, som den för närvarande sänder till arbitragebuss- ledningen med den logiska unionen av de motsvarande bitar, som samtidigt sändes av alla samtidigt begärande portar. Om den bit, som en begärande port just sänder, har ett föreskrivet förhållande.(t ex är lika med eller större än) till de bitar, som sändes till bussledningen av de andra begärande portarna, så fortgår denna operation och porten sänder den nästa biten i sitt prioritetstal till arbitragebussledningen.
En port drar sig själv ur överbeläggningen, när den bestäm- mer att en bit, som den sänder, har ett förhållande (t ex lägre än) till de bitar, som sändes av de andra portarna, vilket för- hållande indikerar att en eller flera av de andra portarna har ett högre prioritetstal. Vid denna tidpunkt drar sig varje port, som har ett lägre prioritetstal, själv ur överbeläggningen och sänder inte några ytterligare bitar till bussledningen.
Denna överbeläggningsoperation fortsätter; de återstående bitarna av prioritetstalen sändes till bussledningen av alla återstående portar; portar med en lägre prioritet drar sig själva ur överbeläggningen; och vid slutet av överbeläggníngsinterval- let, när den sista biten sändes till bussledningen, kvarblir endast den port, som har den högsta prioriteten, i överbelägg- ningen och den beviljas access till bussledníngen.
Ett arrangemang av den ovan beskrivna typen visas i de amerikanska patenten nr 3 796 992 och nr 3 818 447.
Det ovan beskrivna fördelade överbeläggningsarrangemanget ar- betar tillfredsställande. Emellertid är det problem, som det presenterar, att portprioritetstalen är fasta och eftersom portaccess bestämmes av dessa tal kan portarna anses vara funktionellt arrangerade i en bestämd preferenskedja, varvid 10 15 20 25 30 35 40 3 450 054 den mest föredragna porten har det högsta prioritetstalet och den minst föredragna porten det lägsta prioritetstalet. Enär detta gäller är accessen till bussledningen inte rättvis, eftersom de portar, som har de högsta prioritetstalen, alltid favoriseras i händelse av samtidig begäran. Ehuru denna orätt- visa tilldelning av portar kan tolereras i vissa anläggningar är den ett problem i de anläggningar, i vilka rättvis access krävs av alla portar. _Problemen löses enligt uppfinningen, varvid anläggningen vidare innefattar en polaritetsstyrledare, som hopkopplar en- heterna med kontrollern, en i kontrollern belägen första krets- koppling för sändande av en växlingssignal vid valda tid- punkter till polaritetsstyrledaren, varvid den övervakande kretskopplingen reagerar närhelst växlingssignalen finns kvar på polaritetsstyrledaren för att omkasta de motsvarande siffrorna i prioritetstalet före samtidig överlagring av siffrorna på arbitragebussledningen i serieföljd siffra för siffra, en jämförande kretskoppling i var och en av de be- gärande enheterna för att i serieföljd jämföra siffervärdet på arbitragebussledníngen, när en siffra sändes till densamma, med styrkan av den motsvarande siffra, som varje begärande enhet sänder, en andra kretskopplíng i var och en av de be- gärande enheterna för att själv dra sig ur anläggningsdel- access-överbeläggning vid detekteringen genom de begärande enheternas jämförande kretskoppling av ett föreskrivet jämförelseresultat mellan arbitragebussledningens förekommande siffervärde och värdet av den motsvarande siffra, som just sändes till arbitragebussledningen av enheten, samt en tredje kretskoppling för att bevilja access till den behovsdelade anläggningsdelen för den begärande enhet, som blir kvar på överbeläggningen efter det att alla siffror i priorítetstalet hos den återstående enheten har sänts till arbitragebussledningen.
Såsom tidigare sändes de motsvarande siffrorna hos varje begärande port samtidigt till en bussledning under överbeläggningstid i serieföljd bit för bit. Bitvärdena hos varje överbeläggnings- port jämföres i en föreskriven ordning med det motsvarande bussledningssiffervärdet. En enhet avlägsnas från busslednings- överbeläggningen om, vid varje sifferjänlförelse, em? fÖPß-Skriß/et resultat erhålles, vilket indikerar att en annan port med högre prioritet begär access. Speciellt är, vid den visade utförings- 10 15 20 25 30 35 40 450 054 4 formen av uppfinningen, prioritetstalen binärt kodade bitar och prioriteten är baserad på styrkan av det överförda - prioritetstalet. I en anläggning med ett flertal portar, varvid en första port har ett binärt prioritetstal 111 och var- " vid den sista porten i sekvensen\har ett priorítetstal 000, är sålunda den första porten normalt den, som mest föredrages vid begäran om access; den port, som har prioritetstalet 000, är normalt den minst föredragna.
Vidare åstadkommes enligt uppfinningen flexibilitet i portpreferensen genom åstadkommande av en ledare, betecknad såsom en polaritetsledare, vilken sträcker sig från en anlägg- ningskontroller till varje port. Kontrollern kan sända en signal till polaritetsledaren vid varje tidpunkt under ett buss- ledningsöverbeläggningsintervall för.att bringa varje just be- gärande port att sända motsatsen till sin tilldelade piiorítets- siffra till arbitragebussledningen.
Antag nu att portar, som har príoritetstalen 111 och 000, överbelägger samtidigt. Det torde inses att porten 111 normalt kom- mer att erhålla access till bussledningen, eftersom dess prioritetstal har större styrka än talet för porten 000. Enligt uppfinningen kan emellertid preferensen ändras av kontrollern, vilken kan påtrycka en spänning på polaritetsledaren, så att *varje port under ett givet överbeläggningsintervall omkastas de bitar, som den eljest skulle sända till bussledningen. Porten 111 sänder således/bitarna 000 till bussledningen, under det att porten 000 sänder bitarna 111. Detta gör att porten 000 blir den mest föredragna, vilken erhåller access till bussledningen.
Kontrollern kan även arbeta i ett sådant tillstånd, att polaritetsbussledningen endast aktiveras under en del av överbe- läggningsíntervallet, t ex för den först sända siffran. Om detta gäller kommer den port, som har det tilldelade prioritetstalet 111, att sända bitmönstret 011 till bussledningen; den port, som har talet 000, kommer att sända bitmönstret 100 till buss- ledningen. Detta gör att porten 000 erhåller preferens i en anläggning, där den först sända biten är den mest signifikanta biten av porttalet.
Det ovan beskrivna arrangemanget löser problemet enligt känd teknik, eftersom arrangemanget tillhandahåller ökad flexibilitet och en mera rättvis tilldelning av portar för access till en anläggningsdel eller en bussledning i anlägg- g: 10 15 20 25 30 35 40 43U UO4 ningar, i vilka varje port är tilldelad ett fast prioritets- tal, vars styrka bestämmer bussledningens accessprioritet: Kort beskrivning av ritningen.
Uppfinningen beskrives närmare nedan i form av ett före- draget utföringsexempel under hänvisning till den bifogade ritningen. §ig_l visar ett förenklat blockschema, som åskådliggör komponenterna i en vanlig anläggning, i vilken uppfinningen kan utnyttjas. ~ ' §ig_¿ visar ytterligare detaljer avseende portkretsen en- ligt fig 1. §ig_§ visar ett tidsstyrningsdiagram. §ig¿§ visar kretsdetaljerna i arbitragelogiken hos porten enligt fig 2.
Pig S2 6 och 7 visar arrangemang i kontrollern för att sända signaler till inversionsbussledningen.
Detaljerad beskrivning. 1 Fig 1 visar en datapaketomkopplingsanläggning enligt upp- finningen. I fig 1 visas en kontroller 100, som har en polaritetsgenerator 122, portar 110-1 - 110-n, omkopplaren 107 samt ett flertal bussledníngar, som sammankopplar kontrollern 100 med portarna 110. Dessa bussledningar inne- fattar paketbussledningen 105, som mottager data, som sänts från utgången-110 hos varje port. Paketbussledningen 106 mot- tagar dessa data efter det att den har förlängts via omkopp- laren 107 och sänder dem till ingången 112 hos varje port.
Klockbussledningen 103 för fram de i fig 3 visade signalerna från kontrollern till portarna. Arbitragebussledningen 102 mottager samtidigt motsvarande prioritetsbitar, som sändes sekventiellt av varje begärande port under bussledningsöverbeläggnings- tiden. Polaritetsledaren 101 pâtrycker en spänning från kontrollern 100 på portarna 110 vid valda tidpunkter för att bringa dessa att på bussledningen 102 applicera det motsatta av varje siffra hos portarnas prioritetstal.
Databehandlíngsapparaten 120-1 och terminalkontrollern 120-1 åskådliggör tillsammans med terminalerna 121 den typ av anläggningsdelar, som kan betjänas av portarna. Såsom är vanligt vid paketomkoppling sänder en sändande port, som er- håller access till paketbussledningen 105, all önskvärd data via paketbussledningen 105, genom omkopplaren 107 och via 10 15 20 25 30 35 40 luv UJH- paketbussledningen 106 till ingången hos den port, till vilken informationen är riktad. ' Fig 2 visar ytterligare detaljer hos portarna 110 i fig 1. Varje port innefattar ett I/0-gränssnitt 200, ett in- gángsbussledningsgränssnitt 210 samt ett utgångsbusslednings- gränssnitt 220. Ingångsbussledningsgränssnittet 210 innefattar arbitragelogik 218 samt buffert 213, som sänder data till paketbussledningen 105. Utgångsbussledningsgränssnittet 210 innehåller den kretskoppling, medelst vilken porten mottager information från paketbussledningen 106.
Normalt sänder databehandlingsapparaten 120, som betjänas av porten i fig 2, ett informationspaket, vilket skall över- föras till en annan port via vägen 116-1, genom I/0-gräns- snittet 200 och via vägen 201 till FIFO 211. FIFO-kontrollern 211 detekterar mottagandet av ett komplett paket genom FIFO 211, sänder en begäran om bussledningsaccess till arbitragelogiken 218, som sedan fungerar under den nästföljande överbeläggningen eller arbitrageintervallet för att erhålla access för porten till bussledningen 105. Vid erhållande av dylik access bríngar FIFO-kontrollern 214 FIFO 211 att sända den däri förekommande paketínformationen via bufferten 213 till paketbussledningen 105. Denna information innefattar förin- formation, som identifierar den port, till vilken paketet sändes. Efter det att informationen passerat genom strömstäl- laren 107 i fig 1 sändes den till paketbussledningen 106 via väg 112 hos mottagningsporten och via dess buffert 221 till dess FIFO 227 och dess paketigenkännare 223. Elementet 223 detek- terar att den nu i FIFO 227 förekommande informationen verk- ligen är riktad till denna port och bríngar sedan, medelst FIFO-kontrollern 225, FIFO 227 att sända ut informationen via vägen 202, I/O-gränssnittet 200 samt via vägen 117 till den anordning, som betjänas av den mottagande porten.
Fig 3 visar vàgformerna hos deztidgivnings- och styrnings- signaler, som via klockbussledningen 103 sändes till portarna.
Den övre signalen är en positiv rampuls och identifierar börj an av val-ja ram, 'Ett bussledningsöverbeläggningsintervall börjar med rampulsen. Den undre signalen är bitklocksignalen och den användes för ett anta1 styrändamàl under överbeläggnings- eller arbitrageintervâllet samt för att styra inmatningen och utmat- ningen av data från portkretsen till paketbussledningen 105. 10 15 20 25 30 35 40 7 450 054 Detaljerna hos arbitragelogiken 218 enligt fig 2 är àskådliggjorda i fig 4. Vid början av en ram, såsom visas'i fig 3, bringar en BÖRJAN-AV-RAM-PULS på väg 426 det tilldelade porttalet att parallelladdas från element 427 till skift- registret 400 via vägar 428. Om en port-BEGÄRAN-PÅGÅENDE-sig- nal, en HI, förekommer på väg 216 så inverteras denna signal och BÖRJAN-AV-RAM-signalen 426 till en LO av NAND-grinden 430.
Denna LO inverterar HI på den Ü-förinställda ingången till vippan 410 och på š-ingången till vippan 412. P-signalen på vippan 410 bringar vippan att anta det inställda läget (Q=HI].
Den låga signalen på S-ingången inställer vippan 412. Inställ- ningen av vippan 412 och signalen HI på dess Q-utgång öppnar den högra ingången hos NAND-grinden 406 via väg 413. Detta öppnar partiellt grinden, så att den kan överföra de av skift- registret 400 utlästa porttalbitarna till arbitragebussled- ningen 102 via grindarna 404 och 406.
Innehållet i skiftregistret utläses nu sekventiellt under styrning av klockpulserna på väg 425. Den övre ingången hos grind 404 är låg på grund av en låg signal på bussledningen 101 och sålunda passerar de av skiftregistret 400 utlästa bitarna genom grinden 404 oförändrade och sändes till den vänstra ingången hos grinden 406. Den högra ingången hos grinden 406 öppnas av den högra signalen från Q-utgången hos vippan 412. Sålunda inverteras de av den vänstra ingången hos grinden 406 mottagna bitarna och sändes till bussledningen 102.
De icke inverterade porttalbitarna sändes också av grinden 404 till den undre ingången hos EXOR-grinden 409. Den övre ingången hos grinden 409 är ansluten till bussledningen 102. Allteftersom varje bit utläses av skiftregistret och överföres till bussledningen 102 efter att ha inverterats av grinden 406 jämför EXOR-grinden 409 det siffervärde, som nu förekommer på arbitragebussledningen 102, med vad denna port applicerar på bussledningen efter inverteríng medelst grinden 406. Jämförelsen är detaljerad i det följande stycket. Om det inte förekommer någon missanpassning utläses den följande siffran av skiftregistret och sändes till bussledningen 102 i inverterad form av grind 406. En missanpassning förekommer inte när den siffra, som porten i fig 4 applicerar på buss- ledningen, är lika med eller högre än den, som appliceras på 10 15 20 25 30 35 40 450 054 8 bussledningen av andra överbeläggande portar. _ Om det förekommer en missanpassning är insignalerna hos grind 406 lika och grindens 409 utsignal blir LO. En míssan- passning förekommer när bussledning 102 är LO och portsignalen från grind 404 är LO. Detta tillstånd förekommer när porten i fig 4 applicerar 0 såsom en HI på bussledning 102 från grind 406, under det att en annan port applicerar 1 såsom en LO på bussledningen. Eftersom bussledningen är en hårdansluten grind eliminerar den sända LO-signalen (1) från en annan port HI- -signalen (0) genom porten i fig 4 och för bussledningen till LO. Den andra porten som sänder 1 såsom en LO till bussledningen vinner överbeläggningen och beviljas bussledningsaccess, eftersom dess applicerade prioritetstalbit är högre än den hos den just beskrivna porten. Vid den stigande kanten av den nästa bitklockpulsen överföres LO-signalen från grinden 109 på D-in- gången hos vippan 410 till dess Q-utgång. Den resulterande LO-utsignalen vid Q hos vippan 410 sändes via väg 411 och in- verteras till LO vid R hos vippan 412 för att återställa denna.
LO-utsignalen vid Q hos den återställda vippan 412 framföres Via väg 415 och avlägsnar effektivt grind 406 från bussledningen genom bortkoppling av dess högra ingång. Sålunda misslyckas porten enligt fig 4 med att vinna bussledningsarbitrage under det det ovan beskrivna míssanpassningstillståndet.
Porten med det högsta porttalet, vilken även har en BEGÄRAN-PÅGÅENDE, är den enda port, vars vippa 412 fortfarande är inställd efter det att alla bitarna har utlästs av skift- registret 400 via väg 401, framförts via grind 404, inverte- rats av grind 406 och sänts till bussledning 102. Denna port vinner bussledningsarbitraget. Dess vippa 412 är fortfarande i ett inställt tillstånd vid tidpunkten för den nästa ram- pulsen och vippan 412 inställer sedan vippan 421, som driver sin Q-utgång hög såsom en portutväljningssignal på väg 217.
Det ovan diskuterade artitrageschemat resulterar i en be- stämd prioritet av portar för bussledningsaccess, varvid den högsta prioriteten går till porten med det största porttalet.
Man kan invända att om busslèdningens 105 upptaget-tid är tillräckligt låg så är denna bestämda prioritet för portarna acceptabel, eftersom mycket få portar väntar pà busslednings- access i varje ögonblick. Motargumentet är att när upptaget- -tiden ökar så bör inte arbetet försämras, eftersom arbetet är 10 15 20 25 9 450 054 mest kritiskt under tillstånd med hög upptaget-tid. flexibilitet till portprioritet kan uppnås enligt denna uppfinning genom den selektiva anvàuhüngen av polaritetsledaren 101 för att invertera en eller flera bitar av det port- príoritetstal, som utläses av skiftregistret under bussled- ningsöverbeläggningstiden. Antag att varje porttal representeras symboliskt såsom P0, P1, ... PN, där P.representerar en bit.
Eftersom porttalen är härdkopplade i elementet 427 är varje grupp PO PI ...:PN unik för varje port. Om samma bittomkast- ningsoperation utföres på en eller flera bitar hos alla portar- na så är det inte någon effekt av detta unika förhållande.
Sålunda är formen P0 P1 ... PN fortfarande unik för alla portar.
Om det finns N bitar i porttalet så finns det ZN sätt att invertera en undergrupp av bitarna hos alla portarna och att inte invertera återstoden av bitarna. Genom att använda alla de ZN olika portprioritetsarrangemangen kommer varje port att ha högsta prioritet vid ett arrangemang, näst högsta prioritet i ett arrangemang, ... , och lägsta prioritet i ett annat arrangemang .
Detta kan åskâdliggöras för N = 3 enligt följande: Pm* n* PzP1Po P2P1§o :Pzïilpo Pzíïb ïzffipo _5291? _7151 PzP1Po 0 1:a 2:a 3:e 4:e Sze 6:e 7:e 8:e 1 2:a 1:a 4:e 3:e 6:e 5:e 8:e 7:e 2 3:e 4:e 1:a 2:a 7:e 8:e 5:e 6:e 3 4:e 3:e 2:a 1:a 8:e 7:e 6:e 5:e 4 5:e 6:e 7:e 8:e 1:a 2:a 3:e 4:e 5 6:e 5:e 8:e 7:e 2:a 1:a 4:e 3:e 6 7:e 8:e 5:e 6:e 3:e 4:e 1:a 2:a 7 8:e 7:e 6:e 5:e 4:e 3:e 2:a 1:a Polarítetsbussledningen 101 tillåter portprioriteterna att flexibelt ändras av polaritetsgeneratorn 122 i bussled- ningen 101. Det enklaste arrangemanget är att alternera polari- tetbussledningen för helheten av alternativa ramar. Om port- talen tilldelas sekventiellt så skulle detta resultera i två prioritetsarrangemang 1) genom styrkan av prioritetstalet och 2) genom omkastningen av prioritetstalet. Detta arrangemang 10 15 20 25 30 35 40 450 054 10 ensamt kan åstadkomma en tillräcklig variation av prioriteter.
Dolaritetsbussledningen 101 är LO för en icke-omkastnings- operation och HI för en omkastningsoperation. Polaritetsbuss- ledningens 101 signal från bussledningen 101 sändes via väg 113 och genom grind 402 till EXOR-grindens 404 övre ingång. Den lågsignal, som normalt förekommer på väg 426 öppnar partiellt grind 402 vid dess nedre ingång, så att den släpper igenom signalen på ledning 101. EXOR-grindens 404 undre ingång mot- tager portprioritetsbitarna från skiftregistret 400. När den övre ingången hos grinden 404 är LO för ett icke-inversions- tillstånd hos bussledning 101 och när portprioritetbiten är LO från skiftregistret så är grindens 404 utgång LO om polaritetsbussledningssignalen är HI för ett inversionstill- stånd och portprioritetsbiten är LO så kommer grindens 404 ut- gång att vara HI. Sålunda applicerar en LO-signal på prioritets- bussledningen 101 en LO-signal på den övre ingången hos grind 404 och tillåter portprioritetsbitarna från skiftregistret 400 att passera genom grinden 404 oförändrad. En HI-signal på polaritetsbussledningen till den övre ingången hos grind 404 bringar grind 404 att omkasta de till dess undre ingång sända skiftregisterbitarna. Dessa omkastade bitar appliceras på den vänstra ingången hos grind 406, inverteras av grind 406 och sändes till bussledningen 102. Utsignalerna från EXOR-grinden 404 framföres även till den undre ingången hos EXOR-grinden 409. Portprioritetssignalerna sändes sålunda sekventiellt till de båda grindarna 406 och 409 under arbitragesekvensen, så att grind 409 kan detektera ett anpassnings- eller míssan- passningstillstånd för varje siffra, som sändes av porten till bussledningen 102.
Såsom diskuterats ovan är den port, som har det högsta' porttalet och som även har en BEGÄRAN-PÅGÅENDE, den enda port, vars vippa 412 förblir i ett inställt tillstånd efter det att alla bitarna här lästs av skiftregistret via väg 401 och sänts till bussledningen 102. Denna port vinner busslednings- arbitragen. Det inställda tillståndet hos vippan 412 och HI- -insignalen på dess Q-utgång inställer vippan 421 vid den främre kanten av den följande rampulsen. Inställningen av vippan 421 sänder en signal från dess Q-utgång till väg 217 för att meddela porten att den har beviljats access till data- bussledningen 105. Vippan 421 tillåter seriearbitragen att c I <1 10 15 20 25 30 35 40 11 450 054 överlappas i tid med den dataöverföring, som hör samman med den tidigare arbitragecykeln. ' Total flexibilitet av portpreferens kan uppnås genom att lata polaritetsbussledningen 101 genomgå alla.2N möjliga sekvenser under det att polaritetsbussledningsövergångarna hålles synkroniserade med bítklockan. Det finns två sätt att fa de zN ring. Denna metod tillåter i ZN ramar hela gruppen av prioritets- sekvenserna. Denna första metod innebär ramsekvensie- arrangemang att genomcyklas. En annan metod utnyttjar ett linjärt återmatningsskiftregister för att generera en pseudo- -slumpbitström för varje bit hos varje ram. Till slut användes alla ZN prioritetsarrangemang men inte i ZN ramar.
Prioritetsalgoritmen (som använder alla ZN inversions- mönster för att få varje port att erhålla första prioritet en gång, andra prioritet en gång etc) kan provas enligt följande: Förutsätt följande beteckningssätt: PN ... P1 = N bitar av det till en port tilldelade porttalet. Detta tal är unikt, eftersom inte någon annan port har detta porttal.
IN ....I1 = Sekvens av värden pá polaritetsbussledningen.
Denna sekvens går till alla portar.
BN ... Bo = Sekvens av värden, som presenteras för arbitragebussledningen av en port.
PN ... P1 mmbrmas till BN ... BO av algoritmen Bj = Pj CD Ij för 1 ¿ j ¿ N.
En given bussledningsprioritet presenteras av en välkänd sekvens BN ... Bo. Exempelvis är 1:a prioritet 000 ... 000. 111.
För att en given port skall ha en viss prioritet finns det 2:a prioritet är 000 ... 001. Sista prioritet är 111 ... endast en av de ZN sekvenserna IN ... I0, som kommer att upp- nå detta. För att exempelvis en port med PSPZP1 = 101 skall ha första prioritet (BSBZB1 = 000) kräves att polaritetsbuss- ledningssekvensen skall vara 151211 = 101. Detta är den enda av de ZN polaritetsbussledningssekvenserna, som kommer att ge porten första prioritet. Härav följer att det även är endast en polaritetsbussledningssekvens, som kommer att ge porten 2:a prioritet, 3:e prioritet etc. För varje given port kommer det därför att vara första prioritet en gång, andra prioritet en gång etc. Om polaritetsbussledningen går igenom alla ZN möjliga inversionsmönster är arbitragebussledníngssekvensen BN ... BO unik för varje port. Det kommer aldrig att vara någon 10 15 20 25 30 35 40 450 054 12 konflikt med att två portar kommer att ha samma bussledningsw prioritet samtidigt. Detta gäller eftersom Bj = Pj C)Ij för 1 5 j 3 N och eftersom porttalet PN ... Po är unik för varje port och polaritetsbussledningen IN ... lo är identiskt lika- dan för alla portar.
Tidskivning (Snabbspår).
En ytterligare förfining för att modifiera paketomkopp- 1ingsprioritetsarrangemanget är att åstadkomma låsning vid varje pågående bussledníngsbegäran i varje ögonblick och att sedan betjäna varje sådan begäran innan någon nyare begäran be- tjänas. Detta åstadkommes genom anordnande av vippan 422, som kan inställas för att indikera ett pågående portbegärantíll- stånd och som, när den är inställd, via väg 423 sänder en siffra 1 till skiftregistret 400. Denna siffra 1 benämnes snabb- spårbiten (SSB) och laddas såsom den mest signifikanta biten hos porten framför den mest signifikanta biten (MSB) hos det tilldelade portprioritetstalet från element 427. _ Vippan 422 i varje port, som begär service, inställes under snabbspårtid, såsom diskuteras: nedan. Den första bit (SSB), som grindstyres till arbitragebussledningen under varje efterföljande överbeläggningsintervall, är SSB-biten från vippan 422 hos varje port, som hade en begäran-pågående den sista gång ett snabbspår togs. Eftersom SSB-biten har den högsta prioriteten ges alla portar med denna bitinställning prioritet framför alla andra portar, till dess varje port har betjänats med sin inställda vippa 422.
Ett nytt snabbspår tages när alla sådana portar har be- tjänats. Vid denna tidpunkt och vid slutet av SSB-bittiden för .en överbeläggning är arbitragebussledningen låg, eftersom ingen port har sin vippa 422 inställd, varvid SSB-biten är 0, och via inverteringsgrinden 406 är arbitragebussledningen hög. Detta hög-tillstànd på väg 114-1 överföres till den övre ingången hos gfina 417. om en porr har en BBGARAN-PAGAsNnE-sig- nal 216 (en högsignal) är den undre ingången hos AND-grinden 417 hög och utgången hos AND-grinden 417 HI. Denna HI-signal och bakkanten av rampulsen driver vippans 418 Q-utgång till HI. Denna HI-utsignal via väg 419 inställer vippan 422. Detta är i själva verket ett nytt snabbspår, eftersom vippan 422 nu är inställd i varje port med en begäran-pågående-signal på väg 216, när bussledningen 102 är HI under en SSB-bittid. v! 10 15 20 25 30 35 40 13 450 054 Senare laddas HI-utsignalen hos vippan 422 i en port så- som en SSB-bit i skiftregistret hos porten via väg 423. Endast portar med vippan 422 inställd kommer att betjänas. När alla dylika portar har betjänats sändes den följande snabbspårbit, som uppträder såsom en HI-signal, till bussledningen 102, när SSB-biten hos varje skiftregister är 0.
Utväljningen av en port för bussledningsaccess tömmer dess víppa 422, när dess vippa 421 är.inställd. AND-grinden 402 inhiberas via väg 426 för att hindra polaritetsbussledningen 101 från att invertera de till bussledningen 102 sända snabb- spårbitarna. START-AV-RAM-pulserna via väg 426 inverteras vid den undre ingången av INHIBAND-grind 402 för åstadkommande av en LO-utsígnal till EXOR-grind 404. Detta hindrar omkastníng via EXOR-grind 404 hos den SSB-bit, som skiftregistret 400 mottager via väg 423 från vippan 422.
Fig S, 6 och 7 visar alternativa arrangemang för att realisera polarítetsgeneratorn 122 i fig 1. Fig 5 visar en vippa, som dríves av ramklockan, så att dess Q-utsignal är alternerande HI och LO för sekventiella ramar. Detta medför sändandet av HI- och LO-signaler på alternativa ramar till den övre ingången hos EXOR-grinden 404. Detta medför att grind 404 släpper igenom skiftregisterbitarna oförändrade, när grindens övre ingång är LO för en ram, och inverterar skift- registerbitarna för de ramar, för vilka grindens övre ingång är HI.
Fig 6 visar ett flertal vippor, som innefattar en pseudo- slumpgenerator, vilken dríves av bitklockan. Denna krets randomiserar den spänning, som pátryckes på polaritetsbussled- ningen vid successiva klockpulser. Detta i sin tur randomiserar de tillstånd, under vilka de olika skiftregísterbitarna in- verteras, och randomiserar därigenom portpreferenshierarkien för access till bussledníng 105.
Fig 7 visar ett arrangemang, som innefattar en räknare 700 samt ett läsminne 701. Räknaren dríves av bitklockan och sänder adressígnaler till läsminnet, som i beroende av mot- tagandet av varje sådan adressignal läser ut innehållet hos det adresserade stället till polaritetsbussledningen. Genom lämplig programmering av läsminnet kan varje önskat arrange- mang för ändring av portprioritetspreferensen inprogrammeras i läsminnet.

Claims (8)

450 054 14 Batentkrav
1. Anläggning för att tilldela access till en behovs- delad anläggningsdel bland ett flertal enheter (110), varvid varje enhet har ett unikt n-sifferprioritetstal (427), var- vid anläggningen innefattar: en anläggningskontroller (100); en arbitragebussledning (102), som hopkopplar alla en- heterna; en övervakande kretskoppling (406) i var och en av de enheter (110), som just begär access till den behovsdelade an- läggningsdelen (105) för samtidig överlagring av de motsvarande siffrorna hos det tillhörande prioritetstalet (427) på arbitragebussledningen sekventiellt siffra för siffra; k ä n n e t e c k n a d därav, att anläggningen vidare inne- fattar: en polaritetsstyrledare (101), som hopkopplar enheterna (110) med kontrollern (100); en första kretskoppling (122) i kontrollern (100) för att sända en inversionssignal vid valda tidpunkter till polaritets- styrledaren (101), varvid den överlagrande kretskopplingen (406) reagerar närhelst inversionssignalen finns kvar på polaritetsstyrledaren för invertering av de motsvarande siffror- na hos prioritetstalet före samtidig överlagring av siffrorna på arbitragebussledningen sekventiellt siffra för siffra; en jämförande kretskoppling (409) i var och en av de be- gärande enheterna för att sekventiellt jämföra siffervärdet på arbitragebussledningen när en siffra sändes till densamma med styrkan av den motsvarande siffra, som varje begärande enhet sänder; ' en andra kretskoppling (412) i var och en av de begärande enheterna_för att själv dra sig ur anläggningsdelaccessöver- beläggning vid detekteringen genom den jämförande kretskopp- lingen (409) hos den begärande enheten av ett föreskrivet jäm- förelseresultat mellan det förekommande siffervärdet hos arbitragebussledningen (102) och värdet av den motsvarande siffra, som just sändes till arbitragebussledningen (102) av enheten (110), och en tredje kretskoppling (421) för att bevilja access till den behovsdelade anläggníngsdelen (105) för den begärande en- 15 _ 450 054 het (110), som är kvar i överbeläggning efter det att alla siffror i prioritetstalet hos den motsvarande enheten har sänts till arbitragebussledningen (102).
2. Anläggning enligt kravet 1, k ä n n e t e c k n a d därav, att prioritetstalen innefattar ett flertal binära siffror och att den överlagrande kretskopplíngen (406) inne- fattar: r en grindkretskoppling för att sekventiellt generera den logiska föreningen av motsvarande prioritetstalsiffror, som de begärande enheterna samtidigt sänder till arbitragebussledningen.
3. Anläggning enligt kravet 2, k ä n n e t e c k n a d därav, att var och en av enheterna (110) vidare innefattar: en kopplande kretskoppling (404), ett skiftregister (400), som är anordnat att sända prioritetstalsíffrorna till den kopplande kretskopplíngen (404) i en föreskriven ordning sekventiell siffra för siffra, en istàndsättande kretskoppling (430,412), som aktiveras av den tillhörande enheten under en begäran om anläggningsdel- access för att möjliggöra för den kopplande kretskopplíngen (404) att sända sifforna sekventiellt från skiftregistret (400) till arbitragebussledningen (102), och en tredje kretskoppling (410,412), som reagerar för den jämförande kretskopplíngen (409) detekterande det förskrivna jämförelseresultatet för avaktivering av den iståndsättande kretskopplíngen (430).
4. Anläggning enligt kravet 3, k ä n n e t-e c k n a d därav, att den kopplande kretskopplíngen (404) innefattar en logisk grind; samt att den istândsättande kretskopplíngen (430,412) innefat- tar en två-tillstândsanordning (412), som är påverkbar till ett första tillstànd av sin tillhörande enhet för aktivering av den logiska grinden och till ett andra tillstånd av den tredje kretskopplíngen (410,41Z).
5. Anläggning enligt kravet 4, k ä n n e t e c k n a d därav, att den jämförande kretskopplíngen innefattar: en logisk grind (409), som reagerar för signaler både från arbitragebussledningen (102) och från skiftregistret.
6. Anläggning enligt kravet 5, k ä n n_e t e c k n a d därav, att den iståndsättande kretskopplíngen innefattar: en logisk anordning, som reagerar för en styrsignal (216) 450 054 16 från en tillhörande enhet och för den jämförande kretskopp- lingen (409) för att styra den logiska anordningens tillstånd.
7. Förfarande för att tilldela access till en behovs- delad anläggningsdel bland ett flertal enheter, varvid varje enhet har ett unikt tilldelat n-síffer-prioritetstal för att bestämma anläggningsdelaccess, när ett flertal enheter sam- tidigt begär access, k ä n n e t e c k n a t av att det innefattar följande steg: a) att sända en inversionssignal vid valda tidpunkter från en kontroller via en polaritetsstyrledare till alla enheterna, b) att på en arbitragebussledning samtidigt överlagra sekventiellt siffra för siffra de motsvarande siffrorna i prioritetstalet hos var och en av de enheter, somjust begär an- läggningsdelaccess, när en inversionssignal inte för närvarande sändes till polaritetsstyrledaren; c) att på arbitragebussledningen samtidigt överlagra sekventiellt siffra för siffra inversvärdet av varje siffra i príoritetstalet hos var och en av de enheter, som begär an- läggningsdelaccess, närhelst inversionssignalen samtidigt sändes på polaritetsstyrledaren; d) att sekventiellt jämföra siffervärdena på arbitrage- bussledningen med de motsvarande av var och en av de begärande enheterna sända siffervärdena; e) att ur anläggningsdelaccessöverbeläggningen avlägsna varje begärande enhet av enheterna vid detekteringen av ett föreskrivet jämförelseresultat mellan arbitragebusslednings- siffervärdet och värdet hos den motsvarande siffra, som då sändes av den ena enheten, samt f) att bevilja access till anläggningsdelen för den enhet, som blir kvar i överbeläggningen efter det alla dess tilldelade prioritetstalsiffror har sänts till arbitragebussledningen.
8. Förfarande enligt kravet 7, k ä n n e t e c k n a t därav, att det dessutom innefattar följande steg: a) att definiera en snabbspårtid, b) att från ett första till ett andra tillstånd omkoppla en logisk anordning i varje enhet, som begär access under snabbspärtiden, c) att sända en snabbspàrbit till bussledningen såsom en mest signifikant siffra för de tilldelade prioritetstalsiffrorna i varje anläggningsdel, som begär access under snabbspårtiden, 1D: 4; 17 450 054 samt 4) att från ett andra till ett första tillstånd omkoppla den logiska anordníngen í varje enhet, som beviljats access till anläggníngsdelen, under det att snabbspårbíten sändes gill grbítragebussledningen.
SE8207440A 1982-01-07 1982-12-28 Anleggning for att tilldela access till en behovsdelad anleggningsdel SE450054B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/337,673 US4470112A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand-shared bus

Publications (3)

Publication Number Publication Date
SE8207440D0 SE8207440D0 (sv) 1982-12-28
SE8207440L SE8207440L (sv) 1983-07-08
SE450054B true SE450054B (sv) 1987-06-01

Family

ID=23321524

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8207440A SE450054B (sv) 1982-01-07 1982-12-28 Anleggning for att tilldela access till en behovsdelad anleggningsdel

Country Status (8)

Country Link
US (1) US4470112A (sv)
KR (1) KR880001200B1 (sv)
CA (1) CA1193689A (sv)
DE (1) DE3300263A1 (sv)
FR (1) FR2519441B1 (sv)
GB (1) GB2114333B (sv)
NL (1) NL8300041A (sv)
SE (1) SE450054B (sv)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
GB2125257B (en) * 1982-08-04 1986-03-26 Plessey Co Plc Improved local area network systems
US5142689A (en) * 1982-09-27 1992-08-25 Siemens Nixdort Informationssysteme Ag Process for the preparation of the connection of one of several data processor devices to a centrally synchronized multiple line system
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4511968A (en) * 1983-03-24 1985-04-16 Mds-Qantel, Inc. Communication channel interface unit
GB8316463D0 (en) * 1983-06-16 1983-07-20 Secr Defence Priority resolution in bus oriented computer systems
GB2143349B (en) * 1983-06-16 1987-12-02 Secr Defence 'priority resolution in bus orientated computer system'
EP0340347B1 (en) * 1983-09-22 1994-04-06 Digital Equipment Corporation Bus arbitration system
US4631534A (en) * 1984-11-13 1986-12-23 At&T Information Systems Inc. Distributed packet switching system
US4656627A (en) * 1984-11-21 1987-04-07 At&T Company Multiphase packet switching system
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4791562A (en) * 1985-12-02 1988-12-13 Unisys Corporation Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus
GB8613152D0 (en) * 1986-05-30 1986-07-02 Int Computers Ltd Computer network system
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5150466A (en) * 1990-10-05 1992-09-22 Bull Hn Information Systems Inc. Flexible distributed bus priority network
US5132967A (en) * 1990-10-29 1992-07-21 International Business Machines Corporation Single competitor arbitration scheme for common bus
GB2250161B (en) * 1990-11-23 1995-04-26 Sony Corp Arbitration circuits for processors and processing systems having pluralities of processors
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
WO1996037849A1 (en) * 1995-05-26 1996-11-28 Jin Young Cho Sequential polling/arbitration method using signal bisection and device therefor for multinode network
JP3346999B2 (ja) * 1996-01-08 2002-11-18 株式会社東芝 入出力装置
US5935234A (en) * 1997-04-14 1999-08-10 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing pseudo-random priorities
US5931924A (en) * 1997-04-14 1999-08-03 International Business Machines Corporation Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights
US5896539A (en) * 1997-04-14 1999-04-20 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US6501765B1 (en) * 1998-09-01 2002-12-31 At&T Corp. Distributed method and apparatus for allocating a communication medium
US6608813B1 (en) * 1998-11-04 2003-08-19 Agere Systems Inc Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7180861B2 (en) * 2001-07-23 2007-02-20 Intel Corporation Strict priority distributed coordination function in wireless networks
JP2003110587A (ja) * 2001-09-30 2003-04-11 Yoshiki Mori 電源供給とデータ伝送を共有する2線バス式伝送方法とその装置
EP1632854A1 (en) * 2004-08-23 2006-03-08 Sun Microsystems France S.A. Method and apparatus for using a serial cable as a cluster quorum device
EP1748361A1 (en) * 2004-08-23 2007-01-31 Sun Microsystems France S.A. Method and apparatus for using a USB cable as a cluster quorum device
US20070094664A1 (en) * 2005-10-21 2007-04-26 Kimming So Programmable priority for concurrent multi-threaded processors
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (sv) * 1971-12-27 1973-09-27 Hitachi Ltd
DE2210426C2 (de) * 1972-03-03 1973-11-08 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry

Also Published As

Publication number Publication date
NL8300041A (nl) 1983-08-01
KR840003565A (ko) 1984-09-08
DE3300263A1 (de) 1983-07-14
GB8300290D0 (en) 1983-02-09
SE8207440L (sv) 1983-07-08
GB2114333A (en) 1983-08-17
KR880001200B1 (ko) 1988-07-02
CA1193689A (en) 1985-09-17
FR2519441A1 (fr) 1983-07-08
DE3300263C2 (sv) 1989-12-14
GB2114333B (en) 1985-07-10
SE8207440D0 (sv) 1982-12-28
FR2519441B1 (fr) 1985-07-12
US4470112A (en) 1984-09-04

Similar Documents

Publication Publication Date Title
SE450054B (sv) Anleggning for att tilldela access till en behovsdelad anleggningsdel
SE450055B (sv) Anleggning for att tilldela access till en behovsdelad anleggningsdel
US4488218A (en) Dynamic priority queue occupancy scheme for access to a demand-shared bus
US5155856A (en) Arrangement in a self-guarding data processing system for system initialization and reset
US4663708A (en) Synchronization mechanism for a multiprocessing system
SE450302B (sv) Anleggning for att tilldela access till en behovsdelad anleggningsdel
US20060106578A1 (en) Machine management device, communication line diagnosis device and machine management method
EP0473452A2 (en) Work station having multiprocessing capability
SE442352B (sv) Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorer
JPS63118856A (ja) シリアル・バス・インタフエ−ス回路
SE461687B (sv) Anordning foer elektrisk matning av mikroprocessorer
US5030904A (en) Diagnostic system for integrated circuits using existing pads
GB2214334A (en) Integrated circuit
JP2804611B2 (ja) 並列競合制御回路
KR890013568A (ko) 데이타 전송 제어장치
SU1180890A1 (ru) Устройство дл вы влени тупиковых ситуаций при обслуживании запросов на ресурсы вычислительной системы
SU842791A1 (ru) Устройство дл сравнени чисел
US20030061527A1 (en) Method and apparatus for realigning bits on a parallel bus
SU1295393A1 (ru) Микропрограммное устройство управлени
SE425441B (sv) Mikroprocessoranordning for informationsutbyte
SU1226464A1 (ru) Устройство дл обслуживани запросов
SU1254483A2 (ru) Устройство приоритета
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1297069A1 (ru) Устройство дл сопр жени внешних устройств с общей пам тью
US6060908A (en) Databus

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8207440-2

Format of ref document f/p: F

NUG Patent has lapsed